JPH07311752A - 分散データ処理システム及び初期プログラムロード方法 - Google Patents

分散データ処理システム及び初期プログラムロード方法

Info

Publication number
JPH07311752A
JPH07311752A JP7057823A JP5782395A JPH07311752A JP H07311752 A JPH07311752 A JP H07311752A JP 7057823 A JP7057823 A JP 7057823A JP 5782395 A JP5782395 A JP 5782395A JP H07311752 A JPH07311752 A JP H07311752A
Authority
JP
Japan
Prior art keywords
node
microcode
functional
nodes
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7057823A
Other languages
English (en)
Inventor
David Tar-Wei Wang
ディビッド・タア−ウェイ・ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH07311752A publication Critical patent/JPH07311752A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4403—Processor initialisation

Abstract

(57)【要約】 【目的】 機能マイクロコードに割当てられるメモリ資
源を最小限にする多重ノードネットワークを提供する。 【構成】分散データ処理システムは、ネットワーク内で
相互接続された複数のプロセッサ内蔵ノード(1〜12) を
備える。１つのノードのみが基本マイクロコードのほか
に機能マイクロコードのコピーを含む。各ノードは、そ
のノードのプロセッサが、プログラムロード機能及び隣
接ノードとの通信機能を含む部分的な動作能力を電源オ
ンのとき明示できる、基本マイクロコードを記憶するメ
モリを備える。ノードのプロセッサは、基本マイクロコ
ードと一緒に、そのノードのメモリが機能マイクロコー
ドのコピーを記憶するかどうかを判定し、その結果がイ
エスの場合には、機能マイクロコードがロードされ、ノ
ーの場合には、隣接ノードが機能マイクロコードを含む
かどうかに関係なく、そのノードは機能マイクロコード
のダウンロード要求を隣接ノードに出す。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は多重ノードネットワーク
に含まれたノードへのマイクロコードのローディング制
御のための方法及び装置に関する。より詳しくは、本発
明は前記ネットワークを完全に機能させるためにマイク
ロコードの単一コピーを用いるマイクロコードローディ
ング手順に関する。
【０００２】
【従来の技術】最初に電力が供給されるか、又はプロセ
ッサのリセット機能が使用可能になると、プロセッサで
初期プログラムローディング(IPL) が起きる。IPL はプ
ロセッサの全面的な動作を可能にするように基本及び機
能マイクロコードの両者のローディングをなし遂げる。
一般に、(ブートストラップコードとも呼ばれる)基本マ
イクロコードは、電力がオフになったときに消えないよ
うに、不揮発性の形式でプロセッサに記憶される。電源
がオンになると、基本マイクロコードが自動的にロード
され、これにより機能マイクロコードをロードすること
ができ、プロセッサの完全な動作が可能になる。一般
に、基本マイクロコードはプロセッサを構成するための
データを含み、入出力ノード通信を可能にし、診断ルー
チンを実行し、そしてオペレーティングシステムソフト
ウェアのローディングを可能にするコードを含む。Daws
onによる米国特許 第4,663,707号に、複数レベルの基本
マイクロコードを含むコンピュータシステムが記述され
ている。基本レベル以外のマイクロコードレベルは、基
本マイクロコードの変更を可能にするように書込み可能
な不揮発性メモリに含まれる。
【０００３】一般に、機能マイクロコードは基本マイク
ロコードよりもずっと多くのメモリ空間を占有し、たい
ていディスク装置に記憶されている。そして基本マイク
ロコードがロードされた後に機能マイクロコードがプロ
セッサにロードされる。従来の技術では、複数のプロセ
ッサを備えるシステムにおいて、１つのプロセッサのみ
が機能マイクロコードを含み、それを関連プロセッサに
引渡すことを提案している。Koizumi 他による米国特許
第4,785,397号では、ネットワークに接続された１つの
コンピュータでプログラムローディングが起こり、そし
て、それが正しくロードされたことが確認された後に、
そのネットワークに接続された他のプロセッサに前記プ
ログラムが引渡される。
【０００４】Cullison 他による米国特許 第5,155,833
号 には、マスタ／スレーブマイクロプロセッサ構成が
示されている。スレーブプロセッサは、初期設定時にそ
のスレーブプロセッサの基本マイクロコードメモリとし
て働くランダムアクセスメモリを含む。マスタプロセッ
サは、システムリセットに続いて"ブート"メモリとして
作用する時は、自身のメモリアレイにスレーブプロセッ
サの基本メモリを書込む。Curley 他による米国特許 第
5,230,065号 では、複数の中央処理装置が全てのシステ
ム資源にアクセスするが、初期設定中は、システム資源
は、予め選択された分散手順に従って、中央処理装置に
割当てられる。
【０００５】Svinicki 他による米国特許 第4,896,289
号及びSujakuによる米国特許 第4,491,914号の両者は初
期プログラムロード機能を考慮している。Svinicki 他
の特許は不揮発性メモリへの全初期設定プログラムの記
憶を要せずに初期設定を可能にするマイクロコードの事
前ローディングを提案している。Sujakuの特許は、プロ
セッサの初期プログラムロード装置が誤動作したとき、
迅速な初期動作を可能にするように、少なくとも１つの
並列プロセッサが初期プログラムロードを処理すること
を提案している。
【０００６】更に従来の技術では、ネットワークに接続
されたコンピュータ間で基本及び機能マイクロコードの
両者並びにオペレーティングシステムをダウンロードす
る種々の方法が考慮されている。Ottman 他による米国
特許 第5,142,680号 は、オペレーティングシステムを
構成するファイルを、ネットワーク上の１つのコンピュ
ータから当該ネットワーク上の別のコンピュータにダウ
ンロードできる。Dayan他による米国特許 第5,230,052
号には、１つのプロセッサがネットワーク内の遠隔の場
所に位置するプロセッサの不揮発性記憶装置からマイク
ロコードをアクセスできる、ローカルエリアネットワー
クに接続されたシステムが記述されている。Maxwell 他
による米国特許 第4,335,426号でも、ネットワークに接
続されたプロセッサ間で初期プログラムロードデータを
転送できる手順を記述している。Maxwell 他の特許は、
各プロセッサがソースステーション又はアクセプタステ
ーションとして指定されることを示す。これらの状態は
手動でセットされるがその変更は手動によってのみ可能
である。初期プログラムロードデータはソースプロセッ
サからアクセプタプロセッサに転送されるので、アクセ
プタプロセッサは初期プログラムロードデータを記憶し
なくてもよい。
【０００７】Matsumura による米国特許 第4,752,870号
は、システム制御装置及び複数のワークステーションを
備える分散されたコンピュータシステムを記述してい
る。初期プログラムローディングは、ワークステーショ
ンの１つから、システム制御装置、又は初期プログラム
ロードの要求を出している別のワークステーションへ
の、前記プログラムの転送によって行われる。Matsumur
a のシステムは分散されているが、システム制御装置
は、システム内の、そしてシステム制御装置に接続され
たワークステーション間の、データの流れを制御する。
従って、システム内の処理は分散されているが、システ
ム制御及びデータ転送は集中的に管理される。
【０００８】今日では、多くの分散処理ネットワーク
は、中央制御ノードを備えないネットワークで相互接続
されている複数のノードを用いる。ネットワーク管理及
び制御はノード間に分散されるので、１つの機能エレメ
ントにシステム制御が接続される時に起きる隘路が回避
される。このようなシステムでは、各ノードが基本及び
機能マイクロコードの両者を含む場合に、初期プログラ
ムロードが起こりうる。このような構成は、各ノードが
基本及び機能マイクロコードの両方のコピーを記憶する
不揮発性メモリを有することを必要とするので、ネット
ワーク全体でかなりのコードが重複して記憶される。そ
れにもかかわらず、電源がオンになると、ネットワーク
内の各ノードは最小限の時間で完全に動作できるように
なる。
【０００９】
【発明が解決しようとする課題】本発明の第１の目的
は、機能マイクロコードに割当てられるメモリ資源を最
小限にする多重ノードネットワークを提供することにあ
る。本発明の第２の目的は、分散され、集中制御に依存
しない機能マイクロコードロード手順を有する多重ノー
ドネットワークを提供することにある。本発明の第３の
目的は、ネットワーク内の不揮発性メモリに多数の重複
した機能マイクロコードを記憶しなくてもよい初期プロ
グラムロード機能を有する多重ノードネットワークを提
供することにある。
【００１０】
【課題を解決するための手段】分散データ処理システム
は、ネットワーク内で相互接続されている複数のプロセ
ッサ内蔵ノードを備える。各ノードは、直接リンクを介
して接続されている、複数の隣接ノードを有する。１つ
のノードは基本マイクロコードに加えて機能マイクロコ
ードのコピーを含む。更に、各ノードは基本マイクロコ
ードを記憶するためのメモリを備え、電源がオンになる
と、そのノード内のプロセッサは、プログラムロード機
能及び隣接ノードとの通信機能を含む部分的な動作機能
を明示することができる。ノードのプロセッサは、ノー
ドのメモリが基本マイクロコードと組合わせて機能マイ
クロコードのコピーを記憶しているかどうかを判定し、
それがイエスの場合には、機能マイクロコードがロード
される。ノードのメモリに機能マイクロコードが存在し
ないと判定される場合には、そのノードは、隣接ノード
が機能マイクロコードを含んでいることが分かっている
かどうかに関係なく、隣接ノードに機能マイクロコード
をダウンロードする要求を出す。タイムアウト後は、ダ
ウンロードする要求が反復される。ネットワーク内で、
機能マイクロコードを記憶しているノードは、その隣接
ノードに当該コードをダウンロードし、そして前記隣接
ノードはそれらの隣接ノード等に機能マイクロコードを
ダウンロードするので、最終的には、ネットワーク内の
全てのノードが機能マイクロコードを取得することがで
きる。
【００１１】
【実施例】図１は、ノード1〜12 を含む多重ノードの分
散データ処理ネットワークを示す。ノード間の相互接続
線は、どれか１つのノードがどれか他のノードと通信で
きるトーラス様の構造を形成する。ノード1〜12 の各々
は、プロセッサと、基本マイクロコードを記憶する不揮
発性メモリとを備える。上記のように、基本マイクロコ
ードは、ノードが入出力機能、自己診断機能及びその他
の基本的な処理動作を処理できるように、ノード内のプ
ロセッサの部分的な機能を可能にする。ノード６は、そ
の不揮発性メモリに機能マイクロコードが記憶されてい
る唯一のノードである。ノード６が故障したときに機能
マイクロコードの脱落を防ぐために、ネットワーク内の
ほかの場所(図示せず)に機能マイクロコードを複製して
おいてもよい。
【００１２】ノード1〜12 の各々は独立した動作が可能
であり、そのオペレーティングソフトウェアにはネット
ワーク及びそれに含まれたプロセッサの分散制御を実現
できる機能が含まれる。より詳しくは、１つのノードが
ネットワーク全体を制御することはできない。ノード1
〜12 の各々は独立して動作し且つ、各ノードの内部の
コードにより、他のノードから供給されるパラメータで
動作するように制御される。
【００１３】図２は、データ処理機能を実行できるため
に必要なモジュールを含むノード（ここではノード６）
のブロック図を示す。マイクロプロセッサ20はノード６
の全体にわたる動作を制御し、電源がオンになると、基
本マイクロコードを読取り専用メモリ(ROM) 22からラン
ダムアクセスメモリ(RAM) 制御記憶26内の基本マイクロ
コード記憶領域24に読込む。基本マイクロコードが制御
記憶26に読込まれると、マイクロプロセッサ20は限定さ
れた動作を開始できる。これらの動作は、ディスク装置
32に記憶された機能マイクロコードを装置インタフェー
ス30がアクセスするためのメモリインタフェース28の制
御を含む。前記動作はディスク装置32上の機能マイクロ
コードを制御記憶領域34に書込む。この段階で、マイク
ロプロセッサ20は、基本及び機能マイクロコードと一緒
に、ノード６に割当てられた全てのデータ処理機能を実
行できる。上述のように、基本マイクロコードにより、
マイクロプロセッサ20はメモリインタフェース28及び入
出力ポート36を介してメッセージ転送を実行することが
できる。機能マイクロコードにより、マイクロプロセッ
サ20は、入出力ポート36がバッファインタフェース38を
介してデータバッファ40に供給する、他のノードからの
全転送データを受取ることができる。ノード６は、他の
ノードと同様に、図１のネットワークの外部にあるホス
トプロセッサとの通信に適合する。前記通信はシステム
アダプタ42を介して行われる。
【００１４】図３は、初期プログラムロードを行うため
に図１のノード1〜12 の各々で用いられる手順を示す。
判定ブロック50に示すように、電源がオンになるか又は
リセットが起きるまで、動作は必要でない。電源がオン
になるか又はリセットされると、ブロック52で、ノード
1〜12 の各々が並行してその基本マイクロコードを制御
記憶26にロードする。基本マイクロコードがロードされ
ると、ブロック54で、各ノードのマイクロプロセッサ20
は、それに常駐する不揮発性メモリに機能マイクロコー
ドが存在するかどうかを調べる。もしイエスならば、ブ
ロック56で、機能マイクロコードが制御記憶26にロード
される。この動作は、ディスク装置32に機能マイクロコ
ードが存在するとき、ノード６で起きる。従って、ノー
ド６は図１のネットワーク内の全ての他のノードよりも
先に完全に動作可能になる。そしてブロック58で、ノー
ド６は、マイクロコードのコピーを伝送してマイクロコ
ードのダウンロード要求に適応することができる。
【００１５】ノード1〜5及び7〜12 の場合のように、判
定ブロック54で、局所の不揮発性メモリに機能マイクロ
コードが存在しない場合、ブロック60で、各ノードは、
実質的に並行して、その隣接ノードからの機能マイクロ
コードのダウンロードを要求する。従って、例えば、ノ
ード８はノード４、７及び12からの機能マイクロコード
のダウンロードを要求する。そしてノード７はノード
３、８、11及び６からの機能マイクロコードのダウンロ
ードを要求する。ダウンロードの要求に先立って、各ノ
ードはその隣接ノードが同じタイプ及び技術変更(ＥＣ)
レベルであるかどうかを調べる。タイプ及び技術変更レ
ベルが同じでない場合には、一致しないノードに対する
要求は出されない。図１で、全てのノードは同じタイプ
であり且つ同じ技術変更レベルであると仮定されてい
る。従って、全てのノードは同時に機能マイクロコード
のダウンロード要求を出す。
【００１６】図３に示すように、各ノードは、判定ブロ
ック62で前記要求された機能マイクロコードが受取られ
るか又はタイムアウトが起きるまで待ち状態に入る。前
記要求された機能マイクロコードが受取られずにタイム
アウトが起きる場合、要求ノードはＮ回の要求を送った
かどうかを判定する。まだＮ回要求していない場合は、
手順はブロック60に戻り、次のダウンロード要求が出さ
れる。要求がＮ回行われている場合にのみ、手順は終了
し、要求されたマイクロコードのダウンロードは行われ
ない。マイクロコードが受取られると、ブロック58で、
要求ノードは他のノードからの、マイクロコードのダウ
ンロード要求に応答できる。
【００１７】図１で、ノード８が、その最初の、マイク
ロコードのダウンロード要求を出すと、ノード４、７及
び12は即座には応答しない。しかしながら、ノード７
は、同時に、ノード３、８、11及び６にマイクロコード
のダウンロード要求を出す。ノード６はノード７に応答
して機能マイクロコードをダウンロードするので、ノー
ド７はノード３、８及び11から受取っている要求に応答
できる。そして後者の３つのノード各々は、機能マイク
ロコードのダウンロードを要求しているそれらの隣接ノ
ードに応答できる。このように、ネットワーク内の全て
のノードは機能マイクロコードのコピーを迅速に取得
し、そしてネットワーク全体が動作可能になる。
【００１８】本発明を用いることにより、ただ１つのノ
ード (そして場合によっては少なくとも１つの複製ノー
ド) しか機能マイクロコードの不揮発性記憶容量の保持
を要求されない。機能マイクロコードを記憶するノード
と同じメモリ特性を、全ての残りのノードが有する場
合、残りのノードはそれらの未使用の不揮発性記憶領域
を他のコードの記憶のために使用できる。
【００１９】以上の記述は本発明の説明のためのものに
過ぎないことが理解されるべきである。当業者は本発明
の範囲内で種々の代替及び変形を考案することができ
る。例えば、本発明は全てのノードが同時にリセットさ
れるか又は電源オンにされる状況で記述されているが、
全てのノードが動作しているかどうかに関係なく、本発
明はどれか１つのノードがリセットされるか又は電源オ
ンにされるときにも適用される。更に、本発明は新たに
ノードがシステムに付加されるときにも適用できる。従
って、本発明は、本明細書の特許請求の範囲内に入る全
ての前記代替、変形及び派生を包含することを意図する
ものである。
【００２０】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００２１】(１) ネットワーク内で相互接続された複
数のプロセッサ内蔵ノードを備え、前記各ノードは複数
の隣接ノードを有し且つ直接リンクを介して前記隣接ノ
ードに接続され、前記複数のノードのうちの少なくとも
１つのノードは、前記１つのノードが割当てられたデー
タ処理タスクを完全に実行できる機能マイクロコードの
コピーを含む分散データ処理システムであって、前記ノ
ードの各々は、リセット動作または電源オンの際に、前
記ノード内のプロセッサが、少なくともプログラムロー
ド機能及び隣接ノードとの通信能力を含む部分的な動作
能力を可能にする、基本マイクロコードを記憶するメモ
リと、前記メモリが前記機能マイクロコードのコピーも
記憶するかどうかを判定し、その結果がイエスの場合に
は、前記機能マイクロコードをメモリにロードするため
に、前記基本マイクロコードとともに動作する前記プロ
セッサ内の処理手段を備え、前記処理手段は前記プロセ
ッサ内で、前記機能マイクロコードが前記メモリに存在
しないとの判定に応答して、前記機能マイクロコードを
ダウンロードする要求を隣接ノードに出し且つ隣接ノー
ドが前記機能マイクロコードをダウンロードすることに
よって応答するまで、又は更に制御機能が前記要求を出
すことを止める動作を起こすまで、前記ダウンロード要
求を反復して出すことを特徴とする、分散データ処理シ
ステム。 (２) 前記ノードは、機能マイクロコードのダウンロー
ド要求を隣接ノードに出す際に、前記隣接ノードが同じ
タイプであり且つ同じ技術変更レベルで走行しているか
どうかを判定し、その結果がイエスの場合には、前記ダ
ウンロード要求を前記隣接ノードに出す、上記(１)に記
載の分散データ処理システム。 (３) 前記ノードは、隣接ノードからの機能マイクロコ
ードのダウンロード要求に応答して、前記ノードに前記
機能マイクロコードのコピーが存在するかどうかを判定
し、その結果がイエスの場合には、前記機能マイクロコ
ードを前記隣接ノードにダウンロードするように動作す
る手段を更に備える、上記(１)に記載の分散データ処理
システム。 (４） 各々がデータプロセッサを備える複数のノード
と、隣接ノードとの間の通信を可能にするように、前記
ノードを相互接続するデータリンク手段と、プログラム
ローディング機能及び隣接ノードとの通信機能を含む部
分的な動作能力を、ノード内のデータプロセッサが実行
することを可能にする基本マイクロコードのコピーを記
憶する、各ノード内の不揮発性記憶手段と、少なくとも
１つの前記ノードに設けられ、割当てられたデータ処理
タスクを完全になし遂げることを可能にする機能マイク
ロコードを記憶するメモリ手段と、前記各ノード内で、
前記各ノード内に存在する前記データプロセッサ及び基
本マイクロコードとともに、前記ノードに前記機能マイ
クロコードが存在するかどうかを判定し、その結果がノ
ーの場合には、前記データリンクを介して隣接ノードに
対して前記機能マイクロコードをダウンロードする要求
を出し、前記機能マイクロコードのダウンロードにより
隣接ノードが応答するまで、又は制御機能が使用不能に
なるまで、前記機能マイクロコードのダウンロード要求
を出し続ける手段とを備える、分散データ処理システ
ム。 (５) 前記各ノードは実質的に同時に前記ダウンロード
要求を出す、上記(４)に記載の分散データ処理システ
ム。 (６) 前記各ノードは同じタイプであり且つ同じ技術変
更レベルであると証明されたノードに対してのみ前記ダ
ウンロード要求を出す、上記(４)に記載の分散データ処
理システム。 (７) 分散データ処理システムのノードにおいて各ノー
ドが実行する初期プログラムロードの方法であって、リ
セットまたは電源オンの信号に応答して前記ノードに存
在する読取り専用メモリから基本マイクロコードをロー
ドするステップと、前記ノードにある不揮発性メモリに
機能マイクロコードが存在するかどうかを判定し、その
結果がイエスの場合には、前記ノードが完全なデータ処
理動作ができるように前記機能マイクロコードをランダ
ムアクセスメモリにロードし、そして前記結果がノーの
場合には、隣接ノードに前記機能マイクロコードのダウ
ンロード要求を出すステップと、所定の時間内に前記機
能マイクロコードのダウンロードが受取られない場合
に、前記機能マイクロコードの前記ダウンロード要求を
再び出すステップとを含む方法。
【００２２】
【発明の効果】本発明を用いることにより、ただ１つの
ノード (そして場合によっては少なくとも１つの複製ノ
ード) しか機能マイクロコードの不揮発性記憶容量の保
持を要求されない。機能マイクロコードを記憶するノー
ドと同じメモリ特性を、全ての残りのノードが有する場
合、残りのノードはそれらの未使用の不揮発性記憶領域
を他のコードの記憶のために使用できる。
【図面の簡単な説明】
【図１】多重ノードネットワークを示す高レベルのブロ
ック図である。
【図２】図１のネットワーク内の、基本マイクロコード
及び基本マイクロコードの両者を含むノードの高レベル
のブロック図である。
【図３】本発明の手順を示す高レベルの流れ図である。
【符号の説明】
1 ノード 2 ノード 3 ノード 4 ノード 5 ノード 6 ノード 7 ノード 8 ノード 9 ノード 10 ノード 11 ノード 12 ノード 20 マイクロプロセッサ 22 読取り専用メモリ(ROM) 24 基本マイクロコード記憶領域 26 ランダムアクセスメモリ(RAM) 制御記憶 28 メモリインタフェース 30 装置インタフェース 32 ディスク装置 34 制御記憶領域 36 入出力ポート 38 バッファインタフェース 40 データバッファ 42 システムアダプタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 13/00 ３５１ Ｈ 7368−5Ｂ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】ネットワーク内で相互接続された複数のプ
    ロセッサ内蔵ノードを備え、前記各ノードは複数の隣接
    ノードを有し且つ直接リンクを介して前記隣接ノードに
    接続され、前記複数のノードのうちの少なくとも１つの
    ノードは、前記１つのノードが割当てられたデータ処理
    タスクを完全に実行できる機能マイクロコードのコピー
    を含む分散データ処理システムであって、 前記ノードの各々は、 リセット動作または電源オンの際に、前記ノード内のプ
    ロセッサが、少なくともプログラムロード機能及び隣接
    ノードとの通信能力を含む部分的な動作能力を可能にす
    る、基本マイクロコードを記憶するメモリと、 前記メモリが前記機能マイクロコードのコピーも記憶す
    るかどうかを判定し、その結果がイエスの場合には、前
    記機能マイクロコードをメモリにロードするために、前
    記基本マイクロコードとともに動作する前記プロセッサ
    内の処理手段を備え、前記処理手段は前記プロセッサ内
    で、前記機能マイクロコードが前記メモリに存在しない
    との判定に応答して、前記機能マイクロコードをダウン
    ロードする要求を隣接ノードに出し且つ隣接ノードが前
    記機能マイクロコードをダウンロードすることによって
    応答するまで、又は更に制御機能が前記要求を出すこと
    を止める動作を起こすまで、前記ダウンロード要求を反
    復して出すことを特徴とする、 分散データ処理システム。
  2. 【請求項２】前記ノードは、機能マイクロコードのダウ
    ンロード要求を隣接ノードに出す際に、前記隣接ノード
    が同じタイプであり且つ同じ技術変更レベルで走行して
    いるかどうかを判定し、その結果がイエスの場合には、
    前記ダウンロード要求を前記隣接ノードに出す、請求項
    １に記載の分散データ処理システム。
  3. 【請求項３】前記ノードは、隣接ノードからの機能マイ
    クロコードのダウンロード要求に応答して、前記ノード
    に前記機能マイクロコードのコピーが存在するかどうか
    を判定し、その結果がイエスの場合には、前記機能マイ
    クロコードを前記隣接ノードにダウンロードするように
    動作する手段を更に備える、請求項１に記載の分散デー
    タ処理システム。
  4. 【請求項４】各々がデータプロセッサを備える複数のノ
    ードと、 隣接ノードとの間の通信を可能にするように、前記ノー
    ドを相互接続するデータリンク手段と、 プログラムローディング機能及び隣接ノードとの通信機
    能を含む部分的な動作能力を、ノード内のデータプロセ
    ッサが実行することを可能にする基本マイクロコードの
    コピーを記憶する、各ノード内の不揮発性記憶手段と、 少なくとも１つの前記ノードに設けられ、割当てられた
    データ処理タスクを完全になし遂げることを可能にする
    機能マイクロコードを記憶するメモリ手段と、 前記各ノード内で、前記各ノード内に存在する前記デー
    タプロセッサ及び基本マイクロコードとともに、前記ノ
    ードに前記機能マイクロコードが存在するかどうかを判
    定し、その結果がノーの場合には、前記データリンクを
    介して隣接ノードに対して前記機能マイクロコードをダ
    ウンロードする要求を出し、前記機能マイクロコードの
    ダウンロードにより隣接ノードが応答するまで、又は制
    御機能が使用不能になるまで、前記機能マイクロコード
    のダウンロード要求を出し続ける手段とを備える、分散
    データ処理システム。
  5. 【請求項５】前記各ノードは実質的に同時に前記ダウン
    ロード要求を出す、請求項４に記載の分散データ処理シ
    ステム。
  6. 【請求項６】前記各ノードは同じタイプであり且つ同じ
    技術変更レベルであると証明されたノードに対してのみ
    前記ダウンロード要求を出す、請求項４に記載の分散デ
    ータ処理システム。
  7. 【請求項７】分散データ処理システムのノードにおいて
    各ノードが実行する初期プログラムロードの方法であっ
    て、 リセットまたは電源オンの信号に応答して前記ノードに
    存在する読取り専用メモリから基本マイクロコードをロ
    ードするステップと、 前記ノードにある不揮発性メモリに機能マイクロコード
    が存在するかどうかを判定し、その結果がイエスの場合
    には、前記ノードが完全なデータ処理動作ができるよう
    に前記機能マイクロコードをランダムアクセスメモリに
    ロードし、そして前記結果がノーの場合には、隣接ノー
    ドに前記機能マイクロコードのダウンロード要求を出す
    ステップと、 所定の時間内に前記機能マイクロコードのダウンロード
    が受取られない場合に、前記機能マイクロコードの前記
    ダウンロード要求を再び出すステップとを含む方法。
JP7057823A 1994-05-11 1995-03-16 分散データ処理システム及び初期プログラムロード方法 Pending JPH07311752A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US24197594A 1994-05-11 1994-05-11
US241975 1994-05-11

Publications (1)

Publication Number Publication Date
JPH07311752A true JPH07311752A (ja) 1995-11-28

Family

ID=22912963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7057823A Pending JPH07311752A (ja) 1994-05-11 1995-03-16 分散データ処理システム及び初期プログラムロード方法

Country Status (3)

Country Link
US (1) US5671356A (ja)
EP (1) EP0682310A1 (ja)
JP (1) JPH07311752A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007257408A (ja) * 2006-03-24 2007-10-04 Fujitsu Ltd 複数制御装置からなるシステムにおけるシステムプログラムデータメモリアクセス方式
US10691542B2 (en) 2013-01-17 2020-06-23 Toshiba Memory Corporation Storage device and storage method

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5815718A (en) * 1996-05-30 1998-09-29 Sun Microsystems, Inc. Method and system for loading classes in read-only memory
US5935242A (en) * 1996-10-28 1999-08-10 Sun Microsystems, Inc. Method and apparatus for initializing a device
US5974258A (en) * 1997-07-18 1999-10-26 International Business Machines Corporation Method and apparatus for performing single-function software operations on a server processor for a target of one or more processors in a network of processors
US6460175B1 (en) 1997-07-18 2002-10-01 International Business Machines Corporation Program product for modular, parallel, remote software installation with repeatable, externally-invocable steps
US6021276A (en) * 1998-03-11 2000-02-01 International Business Machines Corporation Method and apparatus for microcode downloading
US6460136B1 (en) 1999-07-12 2002-10-01 Hewlett-Packard Co., Method and apparatus for loading an operating system kernel from a shared disk memory
US6601183B1 (en) * 1999-09-30 2003-07-29 Silicon Graphics, Inc. Diagnostic system and method for a highly scalable computing system
US6718428B2 (en) * 2000-12-18 2004-04-06 Sun Microsystems, Inc. Storage array interconnection fabric using a torus topology
US7401161B2 (en) * 2000-12-18 2008-07-15 Sun Microsystems, Inc. High performance storage array interconnection fabric using multiple independent paths
US7072976B2 (en) * 2001-01-04 2006-07-04 Sun Microsystems, Inc. Scalable routing scheme for a multi-path interconnection fabric
US7051093B1 (en) 2001-01-24 2006-05-23 Lockheed Martin Corporation QNX operation system network auto configuration
US20020147941A1 (en) * 2001-04-05 2002-10-10 Robert Gentile Network based BIOS recovery method
WO2002095581A2 (en) * 2001-05-19 2002-11-28 International Business Machines Corporation Electronic system and method for booting of an electronic system
US7111050B2 (en) 2001-08-02 2006-09-19 International Business Machines Corporation Private memory access in multi-node system
US6988155B2 (en) 2001-10-01 2006-01-17 International Business Machines Corporation Aggregation of hardware events in multi-node systems
KR20030083978A (ko) * 2002-04-24 2003-11-01 삼성전자주식회사 마이크로코드 관리 장치 및 그 방법
US7171568B2 (en) * 2003-06-13 2007-01-30 International Business Machines Corporation Remote power control in a multi-node, partitioned data processing system
EP1510915A1 (de) * 2003-08-26 2005-03-02 Siemens Aktiengesellschaft Vorrichtung und Verfahren zur Anpassung einer Hardware-Plattform an beliebige Applikationsprogramme
US7734873B2 (en) * 2007-05-29 2010-06-08 Advanced Micro Devices, Inc. Caching of microcode emulation memory
US7743232B2 (en) * 2007-07-18 2010-06-22 Advanced Micro Devices, Inc. Multiple-core processor with hierarchical microcode store
EP2129041A1 (en) * 2008-05-27 2009-12-02 Siemens Milltronics Process Instruments Inc. A network and method for updating a plurality of devices in such a network
US11467838B2 (en) 2018-05-22 2022-10-11 Advanced Micro Devices, Inc. Fastpath microcode sequencer
US10884751B2 (en) 2018-07-13 2021-01-05 Advanced Micro Devices, Inc. Method and apparatus for virtualizing the micro-op cache
US11016763B2 (en) 2019-03-08 2021-05-25 Advanced Micro Devices, Inc. Implementing a micro-operation cache with compaction

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4335426A (en) * 1980-03-10 1982-06-15 International Business Machines Corporation Remote processor initialization in a multi-station peer-to-peer intercommunication system
JPS5897724A (ja) * 1981-12-04 1983-06-10 Mitsubishi Electric Corp 初期プログラムロ−ド方法
DE3374964D1 (en) * 1982-09-29 1988-01-28 Toshiba Kk Decentralized information processing system and initial program loading method therefor
US4663707A (en) * 1984-05-25 1987-05-05 Scientific Micro Systems, Inc. Multilevel bootstrap apparatus
JPH06103481B2 (ja) * 1985-11-15 1994-12-14 株式会社日立製作所 プログラムロ−デイング方式
US5155833A (en) * 1987-05-11 1992-10-13 At&T Bell Laboratories Multi-purpose cache memory selectively addressable either as a boot memory or as a cache memory
US4914571A (en) * 1987-06-15 1990-04-03 International Business Machines Corporation Locating resources in computer networks
US4896289A (en) * 1987-07-29 1990-01-23 Xitron, Inc. Expansion interface board system for connecting several personal computers to an electronic typesetter connected to a host personal computer
US4953162A (en) * 1987-08-26 1990-08-28 Lyons Paul J Multipath local area network
US5367688A (en) * 1987-09-04 1994-11-22 Digital Equipment Corporation Boot system for distributed digital data processing system
US5136718A (en) * 1987-09-04 1992-08-04 Digital Equipment Corporation Communications arrangement for digital data processing system employing heterogeneous multiple processing nodes
US5390297A (en) * 1987-11-10 1995-02-14 Auto-Trol Technology Corporation System for controlling the number of concurrent copies of a program in a network based on the number of available licenses
JP2753706B2 (ja) * 1987-12-09 1998-05-20 富士通株式会社 計算機におけるｉｐｌ方法
IL88165A (en) * 1987-12-21 1993-01-31 Honeywell Bull Apparatus and method for a data processing system having a peer relationship among a plurality of central processing units
JPH01194054A (ja) * 1988-01-29 1989-08-04 Hitachi Ltd 分散処理システムのプログラムローデイング方式
US5146568A (en) * 1988-09-06 1992-09-08 Digital Equipment Corporation Remote bootstrapping a node over communication link by initially requesting remote storage access program which emulates local disk to load other programs
US5247659A (en) * 1988-10-06 1993-09-21 International Computers Limited Method for bootstrap loading in a data processing system comprising searching a plurality of program source devices for a bootstrap program if initial data indicating a bootstrap program source device fails a validity check
US5142680A (en) * 1989-04-26 1992-08-25 Sun Microsystems, Inc. Method for loading an operating system through a network
JPH03148749A (ja) * 1989-07-28 1991-06-25 Toshiba Corp マスタ／スレーブシステム及びその制御方法
DE4019040A1 (de) * 1990-06-14 1991-12-19 Philips Patentverwaltung Multirechnersystem
US5222242A (en) * 1990-09-28 1993-06-22 International Business Machines Corp. System for locating a node containing a requested resource and for selectively verifying the presence of the resource at the node
US5230052A (en) * 1990-10-01 1993-07-20 International Business Machines Corp. Apparatus and method for loading bios into a computer system from a remote storage location
JPH0752437B2 (ja) * 1991-08-07 1995-06-05 インターナショナル・ビジネス・マシーンズ・コーポレイション メッセージの進行を追跡する複数ノード・ネットワーク
US6101321A (en) * 1992-04-10 2000-08-08 Eastman Kodak Company Method and apparatus for broadcasting data in a ring connected multiprocessor
US5511208A (en) * 1993-03-23 1996-04-23 International Business Machines Corporation Locating resources in computer networks having cache server nodes

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007257408A (ja) * 2006-03-24 2007-10-04 Fujitsu Ltd 複数制御装置からなるシステムにおけるシステムプログラムデータメモリアクセス方式
US10691542B2 (en) 2013-01-17 2020-06-23 Toshiba Memory Corporation Storage device and storage method

Also Published As

Publication number Publication date
EP0682310A1 (en) 1995-11-15
US5671356A (en) 1997-09-23

Similar Documents

Publication Publication Date Title
JPH07311752A (ja) 分散データ処理システム及び初期プログラムロード方法
US11755435B2 (en) Cluster availability management
US5649112A (en) Method and apparatus for modifying microcode in a distributed nodal network while the network continues operation
JP3206247B2 (ja) 動的に資源を再構成するための方法及びシステム
US7743372B2 (en) Dynamic cluster code updating in logical partitions
US7774785B2 (en) Cluster code management
US7043604B2 (en) Disk array system
US6529978B1 (en) Computer input/output (I/O) interface with dynamic I/O adaptor processor bindings
US5574914A (en) Method and apparatus for performing system resource partitioning
US7930371B2 (en) Deployment method and system
US5287453A (en) Fast remote file access facility for distributing file access requests in a closely coupled computer system
US6460136B1 (en) Method and apparatus for loading an operating system kernel from a shared disk memory
NO175123B (no) Fremgangsmåte for å tilveiebringe et databehandlingssystem, samt databehandlingssystem
CA2078609C (en) Upgrade method and system
US20040153738A1 (en) Redundancy management method for BIOS, data processing apparatus and storage system for using same
US5146605A (en) Direct control facility for multiprocessor network
US11934886B2 (en) Intra-footprint computing cluster bring-up
US7039736B2 (en) Systems and methods for accessing bus-mastered system resources
JP3790717B2 (ja) クラスタ化コンピュータ・システムでの入出力ブリッジ・デバイスのアトミック所有権変更動作
JPH0415491B2 (ja)
JP3809548B2 (ja) 計算機システムおよびプログラムのインストール方法
US20100043006A1 (en) Systems and methods for a configurable deployment platform with virtualization of processing resource specific persistent settings
US6701360B1 (en) Method and system for independent console access with tracking in a server system
JPS6215898B2 (ja)
EP0316251B1 (en) Direct control facility for multiprocessor network