PT81380B - Receptor de televisao com gerador de caracteres com relogio de bloqueio de disparo de pixels e correccao para sinais de video nao normalizados - Google Patents

Receptor de televisao com gerador de caracteres com relogio de bloqueio de disparo de pixels e correccao para sinais de video nao normalizados Download PDF

Info

Publication number
PT81380B
PT81380B PT81380A PT8138085A PT81380B PT 81380 B PT81380 B PT 81380B PT 81380 A PT81380 A PT 81380A PT 8138085 A PT8138085 A PT 8138085A PT 81380 B PT81380 B PT 81380B
Authority
PT
Portugal
Prior art keywords
signal
character
clock
delay
character generator
Prior art date
Application number
PT81380A
Other languages
English (en)
Other versions
PT81380A (en
Original Assignee
Rca Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rca Corp filed Critical Rca Corp
Publication of PT81380A publication Critical patent/PT81380A/pt
Publication of PT81380B publication Critical patent/PT81380B/pt

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Processing Of Color Television Signals (AREA)
  • Television Systems (AREA)
  • Studio Circuits (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

DESCRIÇÃO DOS DESENHOS
0 invento está ilustrado nos desenhos anexos em que ele mentos idênticos estão identificados pela mesma referência e nos quais:
FIGURAS ΙΑ, 1B e 2 são esquemas que mostram certos aspectos do problema para os quais o invento está dirigido;
FIGURA 3 é um esquema de blocos de um receptor de televisão digital que á representativo do invento;
FIGURA 4 é um esquema de bloco, detalhado, de parte do receptor da FIGURA 3;
FIGURA 5 ê um esquema de blocos detalhado de um elemento de retardamento adequado para utilização no receptor da FIGLJ RA 1; e
FIGURA 6 ê um esquema de blocos que mostra uma modificação do receptor da FIGURA 1.
Na FIGURA 2 a forma de onda B representa a saída do relógio que é bloqueado por fase para funcionar com quatro vezes a frequência da componente da ruptura ds cor de um sinal de vídeo representado pela forma de onda A para o caso em que o sinal de vídeo está de acordo com as normas NTSC na qual são exa£ tamente 227,5 ciclos de subportadora de cor por linha. Como es tá indicado, existem exactamente 910 ciclos de relógio durante um intervalo de linha e, deste modo, a posição (X) do primeiro impulso de relógio N9. l) em relação ao centro do impulso de sincronização horizontal ê o mesmo na linha N e nas linhas seguintes N+l, Assim, se o relógio for utilizado para temporizar os pixels produzidos pelo gerador de carácteres num receptor no qual o varrimento horizontal estiver bloqueado no valor de forma de onda A, então os pontos dos carácteres afixados estarão verticalmente alinhados. Por exemplo, um ponto de carácter ini ciado por um dado impulso de relógio na linha N terá exactamente
64 145
RCA 81454
-6a mesma posição na linha seguinte N+l o que está indicado na FI GURA IA. Para este caso de "sinal normalizado” o afastamento ou diferença de tempo "X" entre o relógio e o sinal de sincroni zação horizontal não tem consequências porque é constante de li nha para linha.
Para sinais "não normalizados", como está indicado ante riormente, o afastamento não ê constante de linha para linha (forma de onda C da FIGURA 2) e esta variação de afastamento ou "deslizamento de fase" causa distorções espacial e temporal dos carácteres, como está indicado na FIGURA IB. Isto resulta porque o sistema de deflexão ê limitado pelo sincronismo (forma de onda A) mas o relógio de pixels sendo limitado para ruptura está continuamente processando (ou "deslizando") uma grandeza Y em relação ao sincronismo para sinais não normalizados (forma de onda C). Isto provoca o avanço dos pixels do carácter afixado, também, em relação à deflexão. Quando um ciclo de relógio completo "desliza" aparecerá uma descontinuidade abrupta (salto na FIGURA IB) θ esta descontinuidade deslocará verticalmente para cima ou para baixo os carácteres afixados porque eles aparecerão em diferentes linhas de campos diferentes. Esta distorção está indicada na FIGURA IB.
0 problema da distorção temporal e espacial dos carácteres afixados ê resolvido, de acordo com o invento, no receptor da FIGURA 3 pela medição do afastamento e pela sua divisão efectiva pelos carácteres de acordo com o valor medido. Deste modo, as posições dos pixels do carácter são levadas a eliminar o afastamento e dar uma posição fixa na linha a ambos os sinais, normalizados ou não, sempre que o relógio não estiver limitado à componente de sincronização horizontal do sinal de vídeo de entrada.
0 receptor inclui um terminal de entrada de antena (ANT.), 10, ligado através de um sintonizador, de um amplificador de frequência intermédia (IF) e de uma unidade de detecção de vídeo, 12, de construção convencional e à entrada de um conversor analógico-digital (A/D) 14. A unidade 12 processa os si nais de RF de vídeo modelados aplicados ao terminal 10 para for
64 145
RCA 81454
eo;§-QOj
itiMlMwj
aBKSIi
-7necer sinais de vídeo analógicos na banda de base SI que são convertidos em forma digital (sinal S2) no conversor analógico-digital (A/D) 14· 0 sinal de RF pode ser ou um sinal de radio
difusão normalizado fornecido por uma fonte normal de difusão ou uma fonte de cabo, ou pode ser um sinal não normalizado (como definido anteriormente) fornecido por um gravador de fita, jogo de vídeo, computador ou outra fonte. Um terminal auxiliar de entrada (AUX) 16 S estabelecido para obter o sinal de video analógico com uma banda de base, Sl, a partir de uma fonte com dispositivos para saída em banda de base de vídeo.
0 sinal de video digitalizado S2 ê aplicado a um relógio 18, a um processador de video 20 e a uma unidade de sincronização horizontal/vertical (H-V SYNC.) 22 através de um circui. to múltiplo (bus) 24. 0 relógio 18 com dispositivo de bloqueio
de ruptura por fase (PLL) dá um sinal de saída de relógio (CL) com frequência bloqueada para um múltiplo (p. exemplo, 4 vezes) da frequência da componente subportadora de croma do sinal de video S2. Para os sinais normalizados de NTSC e PAL as frequêr» cias do relógio são cerca de 14,318 MHz e 17,734 MHz respectiva mente. Para os sistemas SECAM o relógio deve ser bloqueada para quatro vezes a frequência central do filtro de campainha (bell) (p. exemplo, cerca de 17,144 MHz).
0 sinal CL do relógio é fornecido através de um circuito múltiplo (bus) 26 (indicado pela seta) ao conversor A/D 14 para controlar a amostragem do sinal S2 e ê também aplicado com o sinal de vídeo digitalizado S2 a um processador digital de vj deo 20 em que o sinal CL controla a temporização das várias fun ções de processamento (p. exemplo, separação de cor, picos, co_n trolo de contraste, controlo de tonalidade e de saturações, etc.), fornecidas pelo processador 20. Os livros técnicos referidos descrevem um receptor de televisão digital completo, incluindo um processador digital de vídeo para as normas NTSC, PAL e SECAM convenientes para utilização com o processador 20.
0 sinal de video processado S3 fornecido pelo processador 20 é convertido para a forma analógica R, G, B num conver64 145
RCA 81454
-8sor digital analógico (D/A) e unidade matricial 28 sendo os sinais S4 R', G, B aplicados por três amplificadores R, G, B na unidade 30 e daqui a um cinescÓpio 32 para ser feita a vizualização. Os sinais de deflexão para o cinescópio 32 são gerados pela unidade de sincronização horizontal/vertical 22 e amplificada na unidade de comando 34. Os caracteres a afixar no cines, cópio 32 são fornecidos pelo gerador de caracteres 36 tendo uma entrada de relógio ligada, através de um circuito múltiplo (bus) 26, da saida do referido relógio 18 para controlar a temporização dos ''pontos” dos caracteres ou elementos de imagem (pixels) e uma entrada de dados 38 para ligação a uma fonte conveniente de dados a ser afixados (p. exemplo, um descodificador de teletexto, relógio de tempo, indicador de canal, computador externo, etc.). 0 sinal do carácter S5 produzido pelo gerador 36 compre ende, ilustrativamente, sinais R, G, B e de apagamento e é apli. cado através dos amplificadores R, G e B à unidade 30 através da unidade de retardamento 40. 0 sinal de apagamento é utiliz^
do para apagar o sinal de vídeo processado S4 na unidade 30 nos locais em que os caracteres sejam afixados. 0 gerador 36 e as unidades 22, 30 e 34 são do tipo convencional e podem ser melho radas como está referido no referido livro técnico.
A função da unidade de retardamento 40, de acordo com o invento, é a de fornecer um retardamento efectivo aos caracteres dados pelo gerador 36 em que o retardamento é proporcional ao afastamento entre o sinal do relógio CL e a componente de sincronização horizontal do sinal de vídeo digitalizado S2. Nes. te exemplo do invento o afastamento compensado pelo retardamento ê realizado pelo atraso do sinal de saída S5 (R, G, B e apagamento) produzido pelo gerador de caracteres 36. Pode obter-se um resultado semelhante, como será discutido em ligação com a FIGURA 6, pela aplicação do retardamento de compensação do afastamento ao sinal do relógio CL fornecido ao gerador 36. 0
valor de afastamento para cada caso ê dado por um comparador de fase na unidade de sincronização 22 a qual fornece um valor que representa uma fracção do período do relógio. Esta fracção é a porção de ciclo de relógio igual à diferença de tempos entre o centro do impulso de sincronização horizontal e a última extremi
64 145
RCA 81454
-9dade do impulso do relógio (transição positiva) a qual precede o centro, como está indicado pelo intervalo X na FIGURA 2B ou no intervalo X+Y na FIGURA 2C. Alternativamente, pode-se seleccionar outro ponto no impulso de sincronização horizontal ou período de apagamento para fazer a medida do afastamento.
Uma vantagem da utilização do centro do impulso de sincronização comparada, por exemplo, com a utilização de apenas um extre mo, ê que, quando o centro é utilizado o impulso pode ser filtrado mais apertadamente (o que poderá perturbar a precisão de utilizar um extremo) e o centro calculado pela média dos extremos de repouso e trabalho, reduzindo portanto os efeitos do ruí do na medida.
FIGURA 4 ê um esquema de blocos detalhado de uma unidade de retardamento 40 e unidade de sincronização 22 do receptor da FIGURA 1. A unidade 40 compreende 4 unidades individuais de retardamento variável 402-408, tendo as respectivas entradas li gadas para receber os sinais R, G, B e de apagamento (S5 IN) do gerador de carâcteres 36 e tendo as saídas ligadas para fornecer os sinais de R, G, B e de apagamento (S5 OUT) compensados em afastamento para o amplificador 30. Os terminais de controlo de entrada das unidades 402-408 estão todos ligados ao circuito múltiplo (bus) de cinco bits 410 para receber os dados de afastamento da unidade 22. Como foi explicado anteriormente, a uni dade 40 modifica (atrasa) os dados de carácter com um valor pro porcional ao afastamento do relógio (CL) em relação ao sincronismo horizontal. A medida do afastamento é feita na unidade 22 no início de cada linha, tomada em valor médio para reduzir os valores de ruído e a compensação do retardamento da unidade 40 ê escolhida para o valor médio de afastamento efectivamente compensado para □ efeito de avanço de fase do relógio quando re cebe o sinal de entrada de vídeo não normalizado.
0 esquema de blocos da unidade 22 ê uma representação simplificada do circuito integrado tipo MAA 2500 "Unidade processadora de deflexão" que está descrita com mais detalhe no re ferido livro técnico da ITT. A unidade 22 inclui elementos para fazer as medidas dos afastamentos, determinação do seu valor
64 145
RCA 81454
-10médio θ inutilizar o valor do afastamento quando são recebidas "sinais normalizados". Na unidade 22 o sinal de vídeo S2 é aplicado a uma unidade de separadora síncrona 420 a qual fornece um sinal de sincronismo vertical, V, para uma unidade de pro cessamento vertical 422 e um sinal de sincronismo horizontal, H, para um divisor programável 424, para um detector de sinal normalizado 426 e para um comparador de fase I, 428. A unidade 422 inclui uma adequada integração de impulsos verticais e circuitos de sincronização para processamento do sinal de sincronismo vertical V para aplicação ao cinescópio 32. A unidade 424 divide o sinal do relógio para dar uma cadência de impulsos de saída "P" que são comparados pelo comparador de fase I 428, com os impulsos do sinal de sincronismo de Video 52. 0 sinal
de saída do comparador, S6 está aplicado a uma unidade de filtro de realimentação e de processamento do valor de afastamento 430 na qual um filtro passa baixo estabelece a média das medidas de fase. A parte inteira S7 do sinal médio ê aplicado atra vês do circuito múltiplo (bus) 431 ao divisor 424 para modificar o factor de divisão num sentido que bloqueia a fase do impulso P para o componente de entrada de sincronismo do sinal de video S2. Quando bloqueado o impulso P diferirá no tempo do sincronismo não mais do que uma fracção de um ciclo do sinal de relógio CL. A parte fraocionária de cada medida de fase representa o intervalo de tempo entre o sinal do relógio CL e o sincronismo horizontal em termos de fracção de um ciclo de relógio. 0 valor do sinal de dados de afastamento, que representa o atraso linha por linha do sinal de relógio relativamente ao sincronismo é pré-determinado para uma dada linha pelo armazenamento da parte fraccionária da média da medida de fase da linha anterior e somando o número armazenado ao valor prévio dos dados de afas. tamento. A parte fraccionária da soma resultante é aplicada co mo sinal de corrente de dados de afastamento 58 à unidade de re tardamento 40. Se um excesso resulta da soma, então o sinal S7 é aumentado de um para retardar o impulso P por ciclo inteiro do relógio. 0 valor do sinal de dados de afastamento assim fojr mado ê também aplicado aos comparadores de fase 428 e 432 para dar uma resolução fina da comparação de fase visto que o impulso
64 145
RCA 81454
-11P apenas aparece nos extremos do impulso do relógio representaji do assim uma grosseira informação de fase. 0 detector de sinal normalizado 426 é, em essência, um detector de bloqueio que imo biliza o filtro de realimentação 430 quando a relação existente entre a frequência da subportadora de cor e a frequência horizontal corresponde a uma relação normal (910:1 para NTSC ou 1135:1 para o PAL).
Com o objectivo de igualizar as variaçães de fase no an dar de saída horizontal devido às tolerâncias na resposta de co, mutação ou carga dos circuitos de deflexão, o impulso "P” passa através de um outro circuito de bloqueio de fase que contém um comparador de fase II 432, e o filtro de realimentação 434 e a unidade de retardamento 436. No comparador de fase II, 432, ê medida a posição de fase entre o sinal de saída do divisor programável 424 e o extremo de subida do impulso de retorno horizontal (com a resolução fina fornecida pelo valor do sinal S8).
0 desvio da desejada posição de fase é filtrada no filtro 434 e alimenta a unidade de retardamento 436 que varia a fase do impulso P de modo a dar o sinal de comando horizontal H-saída ("H-OUT") para o comando horizontal de tal modo que o impulso de retorno horizontal adquire uma posição de fase fixa em relação ao impulso Ρ o qual, por sua vez, mantêm uma posição de fase fixa em relação à componente de sincronismo horizontal do si, nal de vídeo. Para evitar flutuaçães de fase no circuito horizontal PLL, a unidade 436 inclui uma porta adicional de linha de retardamento para o impulso P que é controlado pelo sinal de dados de afastamento S8 para dar uma resolução fina do sinal de comando horizontal.
As unidades de comando 402-408 da FIGURA 4 da receptor da FIGURA 1 podem ser melhoradas como mostra a FIGURA 5. 0 cir
cuito múltiplo (bus) de cinco bits de dados de afastamento 410 é aplicado a um descodificador 1 de 32, 502, que fornece saídas descodificadas através de um circuito múltiplo (bus) 504 para um comutador multiplex 506. Um sinal de entrada a ser retardado (p. exemplo, RGB ou apagamento) ê aplicado ao terminal de eri trada 505 de uma ligação em cascata de elementos de retardamento
64 145
RCA 81454
-12-
508-512-N os quais podem ser feitos com dispositivos passivos (p. exemplo circuitos RC) ou dispositivos activos (p. exemplo, portas de não inversão ou amplificadoras separadores). As saídas ou tomadas da ligação em cascata estão ligadas ã entrada do comutador 506 o qual liga a saída de um elemento seleccionado a um terminal de saída 514 em resposta aos valores dos afastamentos descodificados fornecidos pelo circuito múltiplo (bus) 504. Se, por exemplo o valor de afastamento é nulo o comutador 506 liga o terminal 505 ao terminal de saída 414. Se o valor do dja do ê "3" (valor binário 00011) o comutador 506 liga a saída do elemento 512 ao terminal 514 atribuindo assim um retardamento ao sinal de entrada de 3 "unidades". Uma unidade de retardameri to, como exemplo pode ser da ordem de um dezasseis avos do peri odo do sinal do relógio CL (p. exemplo, cerca de quatro nanosegundos para 14,3 MHz do relógio), para deste modo fornecer uma faixa total de retardamento com cerca de dois períodos completos do relógio.
A FIGURA 6 representa a modificação do receptor da FIGjJ RA 1 em que o sinal de saída 55 do gerador de caracteres 36 é efectivamente retardado pelo retardamento do sinal de relógio CL fornecido ao gerador 36 em vez de um retardamento individual dos sinais de saída R, G, Β e apagamento, S5. Isto faz-se pela ligação de saída do gerador 36 direetamente à unidade amplifica dora de R, G, B, 30 e interpondo uma unidade de retardamento 600 na linha do relógio (circuito múltiplo 26) para o gerador 36. A unidade de retardamento 600,como exemplo, pode ser do ti po indicado na FIGURA 5.

Claims (3)

  1. REIVINDICAÇÕES
    1 - Receptor de televisão compreendendo: meios de afixação;
    meios de processamento de vídeo (20) ligados para forne cer um sinal de saída de vídeo aos referidos meios de afixação (32) tendo o referido sinal de saída uma componente de sincroni zação horizontal;
    64 145
    RCA 81454
    -13oscilador (18) para fornecer um sinal de relógio assíncrono com o referido componente de sincronização horizontal;
    gerador de caracteres (36) tendo uma saída ligada aos referidos meios de afixação (32) para fornecer àqueles um sinal de carácter na forma de varrimento para afixar o referido sinal de video nos referidos meios de afixação, compreendendo cada li nha do referido sinal de carácter uma diversidade de elementos de carácter, tendo o referido gerador de caracteres (36) um rel& gio de temporização ligado através de um circuito de sinais de relógio, ao referido oscilador (18) para controlar a temporização dos referidos elementos de carácter de acordo com o sinal de relógio a ele fornecido através do referido circuito de sinais de relógio?
    caracterizado por compreender meios de sincronização (22, 34, 40; 22, 34, 600) para atribuir um retardamento a um dos referidos sinais de relógio fornecido ao referido gerador de caracteres e ao referido sinal de carácter gerado pelo referido gerador de caracteres em resposta à relação de tempos entre o referido componente de sincronização horizontal e o referido sinal de relógio gerado pelo referido oscilador.
  2. 2 - Receptor de televisão de aoordo com a reivindicação
    1, caracterizado por os referidos meios de sincronização (22,
    34, 40) para atribuir um retardamento estarem inseridos num cir cuito entre o referido gerador de caracteres (36) e os referidos meios de afixação (32).
  3. 3 - Receptor de televisão de acordo com a reivindicação
    2, caracterizado por os referidos meios geradores de caracteres (36) serem de um tipo que fornece sinais de saída R, G, B e apa gamento e os referidos meios de sincronização para atribuir um retardamento compreenderem meios de retardamento respectivos (402, 404, 406, 408) para cada um dos sinais de saída R, G, B e apagamento e circuitos (410) para aplicação dos referidos sinais indicativos de afastamento (dados de afastamento Bj/-B4 e uma entrada de controlo de cada um dos referidos meios de retajr damento.
    64 145
    RCA 81454
    -144 - Receptor de televisão de acordo com a reivindicação 1, caracterizado por os referidos meios de sincronização (22, 34, 600) para atribuir um retardamento estarem inseridos num cir cuito entre o referido oscilador (l8) e os referidos meios gera dores de caracteres (36) e produzem um sinal de relógio retarda do que á aplicado ao referido gerador de caracteres para contro lar a temporização do referido elemento de carácter.
PT81380A 1984-10-31 1985-10-25 Receptor de televisao com gerador de caracteres com relogio de bloqueio de disparo de pixels e correccao para sinais de video nao normalizados PT81380B (pt)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/666,861 US4595953A (en) 1984-10-31 1984-10-31 Television receiver having character generator with burst locked pixel clock and correction for non-standard video signals

Publications (2)

Publication Number Publication Date
PT81380A PT81380A (en) 1985-11-01
PT81380B true PT81380B (pt) 1987-09-18

Family

ID=24675806

Family Applications (1)

Application Number Title Priority Date Filing Date
PT81380A PT81380B (pt) 1984-10-31 1985-10-25 Receptor de televisao com gerador de caracteres com relogio de bloqueio de disparo de pixels e correccao para sinais de video nao normalizados

Country Status (13)

Country Link
US (1) US4595953A (pt)
JP (1) JP2838402B2 (pt)
KR (1) KR930001447B1 (pt)
CN (1) CN1003414B (pt)
AU (1) AU584646B2 (pt)
CA (1) CA1239215A (pt)
DD (1) DD237045A5 (pt)
DK (1) DK168844B1 (pt)
ES (1) ES8707833A1 (pt)
FI (1) FI79228C (pt)
NZ (1) NZ214001A (pt)
PT (1) PT81380B (pt)
ZA (1) ZA858345B (pt)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680632A (en) * 1985-07-31 1987-07-14 Rca Corporation Television display system with flicker reduction processor having burst locked clock and skew correction
DE3641303A1 (de) * 1986-12-03 1988-06-16 Thomson Brandt Gmbh Fernsehempfaenger mit einem mikroprozessorgesteuerten bedienteil und mit einem schaltnetzteil
JPS63187875A (ja) * 1987-01-30 1988-08-03 Canon Inc 同期信号発生装置
EP0550420B1 (en) * 1987-03-31 1999-10-27 RCA Thomson Licensing Corporation Television receiver having skew corrected clock
US4736237A (en) * 1987-03-31 1988-04-05 Rca Corporation Chroma demodulation apparatus for use with skew corrected clock signal
US4864399A (en) * 1987-03-31 1989-09-05 Rca Licensing Corporation Television receiver having skew corrected clock
US5027211A (en) * 1989-06-07 1991-06-25 Robertson Bruce W Multi-channel message display system and method
US4992874A (en) * 1989-07-03 1991-02-12 Rca Licensing Corporation Method and apparatus for correcting timing errors as for a multi-picture display
US5072300A (en) * 1990-08-02 1991-12-10 Thomson Consumer Electronics, Inc. Beam scan velocity modulation apparatus with disabling circuit
US5404172A (en) * 1992-03-02 1995-04-04 Eeg Enterprises, Inc. Video signal data and composite synchronization extraction circuit for on-screen display
US5367337A (en) * 1992-04-30 1994-11-22 Image Data Corporation Method and apparatus for capturing video images
US5309111A (en) * 1992-06-26 1994-05-03 Thomson Consumer Electronics Apparatus for measuring skew timing errors
US5489947A (en) * 1994-06-17 1996-02-06 Thomson Consumer Electronics, Inc. On screen display arrangement for a digital video signal processing system
US5534942A (en) * 1994-06-17 1996-07-09 Thomson Consumer Electronics, Inc. On screen display arrangement for digital video signal processing system
JPH09163257A (ja) * 1995-12-04 1997-06-20 Sony Corp 文字表示装置
US5675355A (en) * 1996-06-18 1997-10-07 The United States Of America As Represented By The Secretary Of The Army Automated coherent clock synthesis for matrix display
US5963267A (en) * 1996-09-20 1999-10-05 Thomson Consumer Electronics, Inc. Delay correction circuit
US6292225B1 (en) * 1999-05-07 2001-09-18 Sony Corporation Precision horizontal positioning system
US6567553B1 (en) * 1999-05-28 2003-05-20 Mustek Systems Inc. Method for generating diversified image frame
US6943844B2 (en) * 2001-06-13 2005-09-13 Intel Corporation Adjusting pixel clock
CN109218237B (zh) * 2017-07-07 2021-02-19 扬智科技股份有限公司 实体层电路、时钟恢复电路与其频偏纠正方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE411007B (sv) * 1979-03-30 1979-11-19 Globe Computers Ab Forfarande och anordning for synkronisering av ett digitalt minne med ett befintligt tv-system
US4346407A (en) * 1980-06-16 1982-08-24 Sanders Associates, Inc. Apparatus for synchronization of a source of computer controlled video to another video source
JPS5792984A (en) * 1980-12-01 1982-06-09 Seikosha Co Ltd Circuit for generating synchronizing signal
US4464679A (en) * 1981-07-06 1984-08-07 Rca Corporation Method and apparatus for operating a microprocessor in synchronism with a video signal
US4477841A (en) * 1981-10-06 1984-10-16 Rca Corporation Video player with caption generator having character background provisions
JPS59140485A (ja) * 1983-01-31 1984-08-11 シャープ株式会社 テレビジヨン文字表示装置
US4631585A (en) * 1984-05-07 1986-12-23 Rca Corporation Apparatus for synchronizing the operation of a microprocessor with a television synchronization signal useful in generating an on-screen character display
US4727362A (en) * 1984-07-16 1988-02-23 International Business Machines Corporation Digital display system

Also Published As

Publication number Publication date
AU4902185A (en) 1986-05-08
CN1003414B (zh) 1989-02-22
US4595953A (en) 1986-06-17
AU584646B2 (en) 1989-06-01
KR860003734A (ko) 1986-05-28
JP2838402B2 (ja) 1998-12-16
FI79228C (fi) 1989-11-10
FI854165A0 (fi) 1985-10-24
DK498885D0 (da) 1985-10-30
ES8707833A1 (es) 1987-08-16
ZA858345B (en) 1986-07-30
FI79228B (fi) 1989-07-31
KR930001447B1 (ko) 1993-02-27
NZ214001A (en) 1989-06-28
CN85107503A (zh) 1986-04-10
DK168844B1 (da) 1994-06-20
FI854165L (fi) 1986-05-01
JPS61109381A (ja) 1986-05-27
DD237045A5 (de) 1986-06-25
DK498885A (da) 1986-05-01
CA1239215A (en) 1988-07-12
ES548162A0 (es) 1987-08-16
PT81380A (en) 1985-11-01

Similar Documents

Publication Publication Date Title
PT81380B (pt) Receptor de televisao com gerador de caracteres com relogio de bloqueio de disparo de pixels e correccao para sinais de video nao normalizados
US4018990A (en) Digital video synchronizer
KR0129532B1 (ko) 클럭 신호 발생 시스템
WO2000054519A1 (en) Time base corrector
JPS59105791A (ja) デイジタルテレビジヨン受像機
US4268853A (en) Synchronizing signal generator for a PAL television signal processing system
US4782391A (en) Multiple input digital video features processor for TV signals
GB1597485A (en) Television picture positioning apparatus
US6714717B1 (en) Time base corrector
US4490741A (en) Synchronization signal stabilization for video image overlay
JPS6276885A (ja) 周期信号位相合せ装置
PT81381B (pt) Receptor de televisao com gerador de caracteres sem oscilador de relogio de linha bloqueada
KR930012093B1 (ko) 순차 주사 비데오 표시장치
EP0185503B1 (en) Digital scan converters
JP2974301B2 (ja) トリガ生成回路及び波形表示装置
US5278651A (en) Method and apparatus for synchronizing respective phases of high definition television signal components
EP0353725A2 (en) Raster deflection signal generation apparatus
GB2181019A (en) Video signal processor for plural video signals
EP0573295B1 (en) Level detection circuit and automatic color control circuit
KR100272168B1 (ko) 음극선관을 위한 디지탈 편향처리장치 및 그의 편향처리방법
KR960013315B1 (ko) 비디오 디스플레이 장치
EP0966153B1 (en) Video signal synchronizing apparatus
KR950002666B1 (ko) 문자 표시 장치
KR960001516B1 (ko) 화상압축처리장치
GB1468465A (en) Timing correction for electrical pulse signals