KR930001447B1 - 문자 발생기를 구비한 텔레비젼 수상기 - Google Patents

문자 발생기를 구비한 텔레비젼 수상기 Download PDF

Info

Publication number
KR930001447B1
KR930001447B1 KR1019850008042A KR850008042A KR930001447B1 KR 930001447 B1 KR930001447 B1 KR 930001447B1 KR 1019850008042 A KR1019850008042 A KR 1019850008042A KR 850008042 A KR850008042 A KR 850008042A KR 930001447 B1 KR930001447 B1 KR 930001447B1
Authority
KR
South Korea
Prior art keywords
signal
character generator
character
clock
delay
Prior art date
Application number
KR1019850008042A
Other languages
English (en)
Other versions
KR860003734A (ko
Inventor
헨리 윌리스 도날드
Original Assignee
알 씨 에이 라이센싱 코포레이션
글렌 에이취.브르스틀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알 씨 에이 라이센싱 코포레이션, 글렌 에이취.브르스틀 filed Critical 알 씨 에이 라이센싱 코포레이션
Publication of KR860003734A publication Critical patent/KR860003734A/ko
Application granted granted Critical
Publication of KR930001447B1 publication Critical patent/KR930001447B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Processing Of Color Television Signals (AREA)
  • Studio Circuits (AREA)
  • Television Systems (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

내용 없음.

Description

문자 발생기를 구비한 텔레비젼 수상기
제1a도, 제1b도 및 제2도는 본 발명이 제기하는 문제의 어떤 양상을 도시하는 다이어그램.
제3도는 본 발명을 구체화시킨 디지털 텔레비젼 수상기 블록 다이어그램.
제4도는 제3도의 수상기 부분의 상세한 블록 다이어그램.
제5도는 제1도의 수상기용에 적당한 지연 소자의 상세한 블록 다이어그램.
제6도는 제1도 수상기의 변형을 도시한 블록 다이어그램.
* 도면의 주요부분에 대한 부호의 설명
10 : 안테나 입력 단자 12 : 비디오 검출유닛
14 : A/D 변환기 20 : 비디오 처리기
22 : 수직/수평 동기화 유닛 30 : RGB 증폭기
32 : 키네스코프 36 : 문자 발생기
40 : 지연 유닛 420 : 동기 분리기 유닛
426 : 표준 신호 검출기 431 : 버스
432 : 위상 비교기
본 발명은, 수신된 "영상 신호"와 함께 표시하기 위해 라스터 주사형태로 문자 또는 그래픽 심볼을 발생하는 문자 발생기를 가지며, 문자 발생기에 의해 발생된 영상 성분의 타이밍을 제어하기 위한 영상 신호의 칼라 버스트 성분에 고정된 클럭을 포함하는 텔레비젼 수상기 또는 모니터에 관한 것이다.
라스터 주사 자막 발생기는 텔레텍스트 데이타, 시간 및 채널 셋팅, 컴퓨터 데이타등과 같은 다양한 형태의 정보를 표시하는 데 유용하게 사용된다. 전형적인 문자 발생기에서, 개개의 문자 또는 그래픽 심볼은 판독 전용 메모리(이하 RDM이라 표기함)에 기억된 도트 매트릭스 패턴에 의해 표시가 된다. 문자는 ROM으로부터 소정의 도트 패턴을 고속 버퍼에 전달하며, 상기 문자 "도트" 또는 "픽셀"(영상 성분)을 픽셀 또는 도트 클럭을 가진 버퍼로부터 순차적으로 변이 시켜서 발생되어 표시된다. 그래서 형성된 직렬 신호는 라스터상의 소정위치에서 도트 매트릭스 패턴을 표시하기 위해 수직 및 수평 소인에 대해 적절한 시간에 키네스코프에 인가된다.
픽셀 타이밍을 결정하는 클럭은 "라인 고정" 또는 "버스트 고정"일 수 있는 것으로 공지되어 있다. 라인 고정 클럭은 수평 라인 주파수의 정수배인 주파수에서 작동하기 위해 동기화되어 있는 것이다. 픽셀 클럭을 라인 고정시키는 경우의 장점은 비록 라인 주파수가 변하더라도 각 자막 신호의 각 문자 도트는 표시된 라인상에서 안정한 위치를 갖는다는 것이다. 예를들어 만약 라인 주파수가 감소되어 소인을 더 길게 하면, 도트 클럭 주파수는 비례하여 감소되며, 따라서 비교적 긴 소인 시간을 보상하는 픽셀 주기를 증가시킨다. 라인 고정 픽셀 클럭에 대한 순수한 효과는 수평 라인 주파수에서의 변화로 인한 픽셀폭 및 위치의 변화가 비교적 감지하기 어렵다는 것이다. 이런 것은 비표준 또는 불안정한 라인 주파수를 가질 수 있는 소스(예, 비디오 테이프 레코더, 비디오 디스크 플레이어 등)에 의해 제공된 비디오 신호와 함께 자막을 표시할 때 분명한 장점이 된다.
문자 발생기 도트 클럭을 라인 고정하는 경우 장점에도 불구하고, 그 대신에 "버스트 고정"을 이용하면 유리한 경우도 있다. 버스트 고정 시스템에서 픽셀 타이밍을 위해 사용된 클럭은 버스트 키된 위상 고정 루프(이하 PLL이라 표기함)를 이용하여 칼라 부반송파 주파수의 배수에 고정이 되어 있다. 버스트 고정의 장점은 종래의 칼라 텔레비젼 수상기가 입력버스트에 고정된 칼라 발진기를 포함하여 문자 발생기를 위해 고주파 도트 클럭을 분리시킬 필요가 없다는 것이다. 칼라 부반송파 기준 주파수는 수신된 비디오 신호의 수직 귀선 구간동안 전송된 텔레 텍스트 데이터를 디코딩하는데 유용하다. 버스터 고정 클럭킹은 합성 비디오 신호가 샘플이 되어 처리를 위해 디지탈 형태로 변환되는 디지탈 텔레비젼 수상기에서 특히 중요하다. 상기와 같은 시스템에서, 칼라 부반송파 기준 주파수에 고정된 클럭의 사용은 크로스 칼라 효과 및 표시된 영상에서 원치않는 아티팩트를 최소화시키는데 도움을 주며 색도복조를 단순화 시킨다. 텔레 텍스트 디코더와 텔레 텍스트에 의해 제공된 텔레 텍스트 입력과 외부 데이터 입력 사이에서 절환가능하고, 버스트 고정클럭과 사용되기 위한 문자 발생기를 포함하는 집적 회로가 독일연방공화국 ITT 산업 게엠베하에 의해 1981년 9월 발간된 "디지탈 2000VLSI 디지탈 TV 시스템"인 데이터 북의 139 내지 141 페이지에 기술되어 있다.
본 발명은 라인 주사(수평 동기화)주파수의 배수보다는 칼라 부반송파 주파수의 배수에 문자 발생기를 위한 클럭이 고정된 형태의 텔레비젼 시스템에서 발생할 수 있는 문제를 일부 인정을 한다. 제1a도, 제1b도 및 제2도를 참고로 상세히 설명된 문제는 "비 표준 비디오 신호를 수신할 때 생길수 있는 표시된 문자의 일시적 공간적인 왜곡으로 나타나 있다. 본원에서 사용된 바와같이 비표준 비디오 신호는 칼라 부반송파 주파수 대수평 라인 주파수의 비율이 특정한 기준(예, NTSC에서는 227.5 : 1 또는 PAL에서는 283.75 : 1)에 맞지 않는 신호로 정의된다. 비표준 신호를 발생시킬수 있는 소스로는 비디오 테이프 레코더, 비디오 디스크 플레이어, 비디오 게임 유닛, 가정용 컴퓨터 등이 있다.
본 발명을 구체화시킨 텔레비젼 수상기는 처리된 비디오 출력 신호를 표시 수단에 제공하기 위해 비디오 입력 신호에 응답하는 비디오 처리 수단을 포함한다. 발진기 수단은 비디오 입력 신호의 칼라 부반송파의 배수에 고정된 주파수를 가진 클럭 신호를 제공한다. 문자 발생기 수단은 문자 신호를 라스터 주사 형태로 표시수단에 제공하며, 문자 신호의 각 라인은 다수의 문자 요소를 구비하며, 문자 발생기 수단은 발진기 수단에 접속된 타이밍 클럭 입력을 가지어 문자 요소의 타이밍을 제어한다. 측정 신호는 클러 신호의 소정 변이와 비디오 입력 신호의 수평 동기화 성분의 시간차에 비례하는 경사 표시 신호를 제공한다. 가변 지연 수단은 문자 발생기 수단과 측정 수단에 접속이 되어 경사 표시 신호에 따라 문자 신호에 효과적으로 지연을 제공한다.
본 발명은 첨부된 도면에 도시되어 있으며, 여기서 유사한 부분은 비슷한 참고 번호로 표시되어 있다.
제2도에서 파형 "B"는 비디오 신호가 라인당 227.5 싸이클의 칼라 부반송파가 있는 NTSC 표준에 맞는 경우에 대해 파형 A로 표시된 비디오 신호의 칼라 버스트 성분의 주파수를 4배로 작동시키기 위해 위상이 고정된 클럭의 출력을 나타낸다. 도시된 바와같이 하나의 라인 간격중에는 정확히 910 클럭 싸이클이 있으며, 그래서 수평 동기화 펄스의 중심에 대해 제1클럭 펄스(No.1)의 위치(X)는 다음 라인 N+1에 있는 바와같이 라인 N에서도 같다. 그래서, 만약 클럭이 수상기내의 문자 발생기에 의해 발생되는 픽셀의 시간을 조절하며, 여기서 수평 소인 파형 A의 라인 비율에 고정되어 있는 경우, 표시된 문자 "도트"는 적당하게 수직으로 정렬될 것이다. 예를들어, 라인 N상의 소정 클럭 펄스에 의해 개시된 문자 도트는 다음 라인 N+1상의 정확히 같은 표시 위치에 있을 것이며, 제1a도에 도시되어 있다. 상기 "표준 신호"의 경우에 대해, 클럭과 수평 동기화 신호사이의 "경사(skew) 또는 시간차 "X"는 중요하지 않다. 왜냐하면, 라인에서 라인까지 일정하기 때문이다.
다음에서 규정되는 바와같이 비표준 신호에 대해서, 경사는 라인에서 라인까지 일정하지 않으며 (제2도의 파형 C) 상기 경사변화 또는 "위상 슬립"(phase slip)은 제1도에 도시된 바와같이 문자의 공간적 일시적 왜곡을 일으킨다. 이것은 편향 시스템이 동기 신호(파형 A)에 고정되어 있고, 그러나, 버스트에 고정된 픽셀 클럭은 비표준 신호(파형 C)를 위한 동기 신호에 대한 "Y"만큼 연속적으로 세차운동(또는 "슬리핑")하기 때문에 생긴다. 이것은 또한 표시된 문자 픽셀이 편향에 대해 세차운동을 하게 한다. 클럭의 전체 한 싸이클이 "슬립"되었을 때, 갑작스런 불연속이 생기며, ("점프"제1b도), 이 불연속성은 서로 다른 필드의 다른 라인에서 발생되기 때문에 표시된 문자를 수직 상부 또는 하부로 이동시킨다. 이러한 왜곡은 제1b도에서 도시되어 있다.
표시된 문자의 일시적, 공간적인 왜곡의 문제는 본 발명에 따라서 제3도의 수상기에서 경사를 측정하고, 경사 측정에 따라 문자에 효과적인 지연을 분배시켜서 해결이 된다. 이러한 방법에 의해 문자 픽셀 위치는 경사를 효과적으로 "트랙"(track)하도록 하며, 따라서 클럭이 비디오 입력 신호의 수평 동기화 성분에 고정되어 있지 않더라도 표준 및 비표준 신호에 대한 라인상에서 위치가 고정되는 것을 가정할 수 있다.
수상기는 종래 구조의 튜너, IF 증폭기 및 비디오 검출 유니트(12)를 통해 아날로그-디지탈 변환기(14)에 접속되는 안테나(이하 ANT로 표기함) 입력 단자(10)를 포함한다. 유니트(12)는 단자(10)에 인가된 RF변조 비디오 신호를 처리하여(A/D) 변환기(14)에서 디지털 형태(신호 S2)로 변환되는 기본 대역 아날로그 비디오 신호(S1)를 제공한다.
RF 신호는 안테나에 의해 제공되는 표준 방송 신호이거나 또는 테이프 레코더, 비디오 게임, 컴퓨터 또는 다른 소스에 의해 제공되는 비표준 신호(상기에서 정의된 바와같이)일 수도 있다. 기본 대역 비디오 출력을 위한 장치를 가진 소스로부터 아날로그 기본 대역 비디오 신호(S1)을 얻기 위해 보조(AUX) 입력 단자(16)가 구비되어 있다.
디지털형 비디오 신호(S2)가 버스(24)를 통해 클럭(18)과 비디오 처리기(20) 및 수평/수직 동기화(H-VSYNC) 유니트(22)에 인가된다. 클럭(18)은 버스로 키형 위상 고정 루프(PLL)를 구비하여 비디오 신호(S2)의 색도 부반송파 성분의 주파수의 배수(예, 4배)에 고정된 주파수를 가진 클럭(CL) 출력 신호를 제공한다.
NTSC 및 PAL 표준 신호에 대해서, 클럭 주파수는 각각 약 14.318㎒와 17.734㎒이다. SECAM시스템에 있어서 클럭은 SECAM벨 필터(Bell filter)의 중심 주파수의 4배에 고정되어 있다.(예, 약 17.144㎒).
클럭 신호(CL)은 버스(26)(화살표로 표시된)를 통해 A/D 변환기(14)에 공급되어 신호(S2)의 샘플링을 제어하며, 또한 CL이 처리기(20)에 의해 제공된 다양한 처리 기능(예, 칼라 분리, 피킹, 콘트라스트 제어, 색상 및 포화 제어 등)의 타이밍을 제어하는 디지털 비디오 처리기(20)에 디지털형 비디오 신호(S2)와 함께 인가된다. 상술된 데이터 북은 처리기(20)로 사용되기 적당한 NTSC, PAL 및 SECAM 표준용 디지털 비디오 처리기를 포함하는 완전한 디지털 텔레비젼 수상기에 대해 기술하고 있다.
처리기(20)에 의해 제공되어 처리된 디지털 비디오 신호(S3)는 디지털-아날로그(D/A) 변환기 및 매트릭스 유니트(28)에서 아날로그 RGB형태로 변환되며, 상기 RGB 신호(S4)는 유니트(30)에 있는 3개의 RGB 증폭기에 의해 카네스코프(32)에 인가되어 표시된다. 키네스코프(32)를 위한 편향 신호는 수평/수직 동기화 유니트(22)에 의해 발생이 되어 구동 유니트(34)에서 증폭이 된다. 키네스코프(32)상에 표시를 위한 문자는 문자 "도트" 또는 화상 소자(픽셀)의 타이밍을 제어하기 위한 클럭(18)의 출력에 버스(26)를 통해 접속된 클럭 입력과, 표시될 데이터의 적당한 소스(예, 텔레텍스트 디코더, 타임 클럭, 채널 표시기, 외부 컴퓨터, 등)에 접속을 위한 데이타 입력을 가진 문자 발생기에 의해 제공된다. 발생기(36)에 의해 발생된 문자 신호(S5)는 예를들어, R, G, B 및 귀선 소건 신호를 구비하여, 지연 유니트(40)을 통해 유니트(30)에 있는 R, G, B 증폭기에 인가된다. 귀선 소거 신호는 문자가 표시되는 위치에서 유니트(30)내의 처리된 비디오 신호(S4)를 귀선소거하는데 사용된다. 발생기(36) 및 유니트(22, 30, 34)는 종래의 형태이며, 상술된 데이타 북에서 기술된 바와같이 실행될 수 있다.
본 발명에 있어서, 지연 유니트(40)의 기능은 클럭 신호(CL)와 디지털형 비디오 신호(S2)의 수평 동기화 성분 사이의 경사에 지연이 비례하는 곳에서 발생기(36)에 의해 제공된 문자에 효과적인 지연을 분배하는 것이다. 본 발명의 상기 예에서, 경사보상 지연은 문자 발생기(36)에 의해 발생된 출력신호(S5)(R, G, B 및 귀선 소거)를 지연시켜서 이루어진다. 제6도와 연관하여 논의되는 바와같이, 발생기(36)에 공급된 클럭신호(CL)에 경사 보상 지연을 인가하여 마찬가지 결과를 얻을수 있다. 어느 경우에 대해서도 경사 데이터는 클럭 주기의 비율을 나타내는 수를 제공하는 동기화 유니트(22)내의 위상 비교기로부터 나온다. 상기 비율은 수평 동기화 펄스와 제2b도에 있는 구간 X 또는 제2c도에 있는 구간 X+Y로 도시된 바와같이 중심보다 선행하는 최종 클럭 연부(정변이)사이의 시간차와 같은 클럭 싸이클의 부분이다. 또는 경사 측정을 위해 수평 동기화 펄스 또는 귀선 수거 주기에서 다른점을 선택할 수도 있다. 예를들어 단지 하나의 연부를 사용하는 것과 비교된 바와같이 동기 펄스의 중심 이용의 장점은 중심이 사용될 때 펄스는 보다 좁게 필터될 수 있으며(연부를 사용한 경우의 정밀도를 방해할 수 있는), 중심은 선연부와 후연부를 평균하여 계산되며, 따라서 측정치에서 잡음와 효과를 감소시킨다.
제4도는 제1도의 수상기중의 지연 유니트(40)와 동기화 유니트(22)의 상세한 블록 다이어그램이다. 유니트(40)는 문자 발생기(36)로부터 R, G, B 및 귀선 소거 신호(S5IN)을 수신하기 위해 접속된 각 입력과, 경사 보상 R, G, B 및 귀선 소거 신호(S5OUT)를 증폭기(30)에 제공하기 위해 접속된 출력을 가진 4개의 가변 지연 유니트(402 내지 408)을 구비한다. 유니트(402 내지 408)의 지연 제어 단자는 모두 유니트(22)로부터 경사 데이터를 수신하기 위한 5비트 버스(410)에 접속되어 있다. 이미 설명된 바와같이, 유니트(40)는 수평 동기에 대해 클럭(CL)경사에 비례하는 크기만큼 문자 데이터를 변이(지연)시킨다. 경사측정은 유니트(22)에서 각 라인의 개시점에서 시작이 되며, 평균을 하여 잡음 효과를 감소시키며, 유니트(40)의 지연 보상은 평균된 경사값에 셋트가 되며, 그에 의해 비표준 비디오 입력 신호를 수신할때 클럭 위상 세차의 효과를 효과적으로 보정한다.
유니트(22)의 블록 다이어그램은 상술된 ITT 데이터 북에서 상세히 기술된 집적 회로인 간단한 형태의 "MAA 2500 편향 처리기 유니트"이다. 유니트(22)는 경사를 측정하는 소자를 포함하며, 상기 경사값을 평균하며, "표준" 신호가 수신될 때, 경사 데이터를 무효화시킨다. 유니트(22)에서 비디오 신호(S2)는 수직 동기 신호(V)를 수직 처리 유니트(422)에 공급하고, 수평 동기신호(H)를 프로그램 가능한 구동기(424)와 표준 신호 검출기(426) 및 위상 비교기(I 428)에 공급하는 동기 분리기 유니트(420)에 인가된다. 유니트(422)는 키네스코프(32)에 인가를 위한 수직 동기 신호(V)를 처리하기 위해 적당한 수직 펄스 적분 및 동기화 회로를 포함한다. 유니트(424)는 비디오 신호(S2)의 동기 펄스와 함께 위상 비교기(I 428)에 의해 비교되는 라인 비율 출력 펄스 "P"를 제공하기 위해 클럭 신호를 나눈다. 위상 비교기 출력 신호(S6)는 루프필터 및 경사데이타 처리 유니트(430)에 인가되며, 여기서, 저역통과 필터는 위상 측정치를 제공한다. 평균이된 신호의 정수부분(S7)은 버스(431)를 통해 구동기(424)에 인가되어 비디오 신호(S2)의 입력 동기 성분에 대해 어느 정도 위상 고정 펄스 P가 되도록 분할인수를 변화시킨다. 고정이 되었을 때 펄스 P는 클럭 신호(CL)의 한 싸이클중 일부에 지나지 않는 정도로 동기 신호와 타이밍이 다를 것이다. 각 위상 측정치의 비율은 클럭 신호(CL)와 수평 동기사이의 시간 간격을 클럭 싸이클의 비율로 나타낸다. 동기에 대해 클럭 신호의 라인당 세차를 나타내는 경사 데이터 신호는 앞의 라인으로부터의 평균 위상 측정치의 분수 부분을 기억시키고, 기억된 수를 이전의 경사 데이터 값에 합하여 주어진 라인에 대해 예견을 할 수 있다.
결과적 합의 분수 부분은 전류 경사 데이타 신호(S8)로서 지연 유니트(40)에 인가된다. 상기 합으로부터 오버플로우가 생긴다면, 신호(S7)는 펄수 P를 지연시키기 위해 하나의 정수 클럭 싸이클에 의해 1씩 증가된다. 그렇게 만들어진 경사 데이터 신호는 또한 위상 비교기(428, 432)에 인가되어 위상 비교의 정밀한 해상도를 제공한다. 왜냐하면 펄스 P는 클럭 연부상에서만 발생이 되며 그래서 정확하지 않은 위상 정보를 나타낸다. 표준 신호 검출기(426)는 근본적으로 칼라 부반송파와 수평 주파수사이에 존재하는 비율이 표준비율(NTSC에 대해서는 910 : 1, PAL에 대해서는 1135 : 1)에 대응할 때, 루프 필터(430)를 실행 불능케 하는 고정 검출기이다.
스위칭 응답 오차 또는 편향 회로의 장치로 인해 수평 출력단에서 위상 변화를 등화시키기 위해 펄스 "P"는 위상 비교기(II 432), 루프 필터(434) 지연 유니트(436)를 구비하는 위상 고정 루프를 통과한다. 위상 비교기(II 432)에서, 프로그램 가능한 구동기(424)의 출력 신호와 수평 귀선 펄스의 선연부사이의 위상 위치가 측정이 된다(경사 데이터 신호(S8)에 의해 제공된 정밀한 해상도와 함께), 소정의 위상 위치로부터의 이탈은 필터(344)에서 필터되며, 수평 귀선 펄스가 비디오 신호의 수평 동기 성분에 대해 교대로 고정된 위상 위치를 유지하는 펄스 "P"에 대해 수평 귀선 펄스가 고정된 위상 위치를 얻는 방법으로 위상이 수평 구동기를 위해 수평 구동 신호 "H-출력"을 제공하는 펄스를 변이시키는 지연 유니트(436)에 공급된다. 수평 PLL 회로에서 위상 지터(jitter)를 없애기 위해, 유니트(436)는 수평 구동 신호의 정밀한 해상도를 제공하기 위해 경사 데이타 신호(S8)에 의해 제어되는 펄스 "P"를 위해 부가적인 게이트 지연 유니트를 포함한다.
제1도의 수상기를 위한 제4도의 지연 유니트(402 내지 408)는 제5도에 도시된 바와같이 이루어진다. 5비트 경사 데이터 버스(410)는 버스(504)를 통해 디코더 출력을 멀티플렉스 스위치(506)에 공급하는 32의 1디코더(502)에 인가된다. 지연될 입력신호(예, R, G, B 또는 귀선 소거)는 수동장치(예, R-C 회로) 또는 능동장치(비방전 게이트 또는 버퍼 증폭기)일 수도 이는 캐스케이드 접속 지연 소자(508-512-N)의 입력단자(505)에 인가된다. 캐스케이드 접속의 출력 또는 탭은 버스(504)에 의해 공급된 디코드형 경사 데이터에 응답하여 선택된 소자의 출력을 출력단자(514)에 접속시키는 스위치(506)의 입력에 접속된다. 만약 예를 들어 경사 데이터가 0이라면 스위치(506)는 소자(512)의 출력을 단자(514)에 접속시키며 이에 따라 3개 "단위"의 입력신호에 지연을 분배시킨다. 단위 지연은 이를테면 클럭신호 CL의 주기의 1/16정도로 될 수 있으며 (예, 14.3㎒ 클럭에 대해 약 4나노초) 이것에 의해 약 2개의 완전한 클럭 주기의 전체 지연 범위를 제공한다.
제6도는 제1도의 수상기의 변형을 나타내며 여기서 문자 발생기(36)의 출력 신호(S5)는 개개의 R, G, B 및 귀선 소거 출력 신호(S5)를 지연시키기 보다는 발생기(36)에 공급된 클럭 신호를 지연시켜서 효과적으로 지연된다. 이러한 것은 발생기(36)의 출력을 R, G, B 증폭기 유니트(30)에 접속시키고, 발생기(36)를 위해 클럭라인(버스 26)에 지연 유니트(600)를 삽입하여 이루어진다. 예를들면 지연 유니트(600)는 제5도에 도시된 형태일 수도 있다.

Claims (4)

  1. 표시 수단(32)을 구비하며, 상기 표시 수단에 비디오 출력 신호를 제공하기 위해 접속된 비디오 처리수단(20)을 구비하고, 상기 비디오 출력 신호는 수평 동기화 성분을 가지고 있으며, 수평 동기 성분과 비동기 상태로 클럭 신호를 제공하기 위한 발진기 수단(18)을 구비하고, 상기 표시 수단상에 상기 비디오 신호와 함께 표시를 하기 위해 라스터 주사형태로 표시 수단에 문자 신호를 제공하도록 상기 표시 수단(32)에 접속된 출력을 가진 문자 발생기(36)를 구비하며, 상기 문자 신호의 각 라인은 다수의 문자 요소를 구비하고, 상기 문자 발생기 수단(36)은 클럭 신호 경로를 통해 상기 발진기 수단(18)에 접속된 타이밍 클럭 입력을 가지어 상기 클럭 경로를 통해 공급되는 클럭 신호에 따라 문자 요소의 타이밍을 제어하는 텔레비젼 수상기에 있어서, 동기화 수단(22, 34, 40; 22, 34, 600)은 상기 문자 발생기 수단에 공급된 상기 클럭 신호중의 하나에 지연을 분배하며, 상기 문자 발생기에 의해 발생된 상기 문자 신호는 상기 수평 동기화 성분과 상기 발진기 수단에 의해 발생된 상기 클럭 신호사이의 시간 관계에 응답하는 것을 특징으로 하는 문자 발생기를 구비한 텔레비젼 수상기.
  2. 제1항에 있어서, 지연을 분배하기 위한 상기 동기화 수단(22, 34, 40)은 상기 문자 발생기 수단(36)과 상기 지연수단(32)사이에 삽입되는 것을 특징으로 하는 문자 발생기를 구비한 텔레비젼 수상기.
  3. 제2항에 있어서, 상기 문자 발생기 수단(36)은 R, G, B 및 귀선 소거 출력 신호를 제공하는 형태의 것이며, 지연을 분배하기 위한 상기 동기화 수단은 상기 각각의 R, G, B 및 귀선 소거 출력 신호를 위한 각지연수단(402, 404, 406, 408)과 상기 경사 표시 신호(경사 데이터 B0-B4)를 인가하여 상기 지연수단의 입력을 제어하는 회로수단을 구비하는 것을 특징으로 하는 문자 발생기를 구비한 텔레비젼 수상기.
  4. 제1항에 있어서, 지연을 분배하기 위한 상기 동기화 수단(22, 34, 600)은 상기 발진기(18)와 문자 발생기 수단(36) 사이의 경로에 삽입되며 상기 문자 요소의 타이밍을 제어하기 위해 상기 문자 발생기 수단에 인가되는 지연된 클럭 신호를 발생하는 것을 특징으로 하는 문자 발생기를 구비한 텔레비젼 수상기.
KR1019850008042A 1984-10-31 1985-10-30 문자 발생기를 구비한 텔레비젼 수상기 KR930001447B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US666,861 1984-10-31
US666861 1984-10-31
US06/666,861 US4595953A (en) 1984-10-31 1984-10-31 Television receiver having character generator with burst locked pixel clock and correction for non-standard video signals

Publications (2)

Publication Number Publication Date
KR860003734A KR860003734A (ko) 1986-05-28
KR930001447B1 true KR930001447B1 (ko) 1993-02-27

Family

ID=24675806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850008042A KR930001447B1 (ko) 1984-10-31 1985-10-30 문자 발생기를 구비한 텔레비젼 수상기

Country Status (13)

Country Link
US (1) US4595953A (ko)
JP (1) JP2838402B2 (ko)
KR (1) KR930001447B1 (ko)
CN (1) CN1003414B (ko)
AU (1) AU584646B2 (ko)
CA (1) CA1239215A (ko)
DD (1) DD237045A5 (ko)
DK (1) DK168844B1 (ko)
ES (1) ES8707833A1 (ko)
FI (1) FI79228C (ko)
NZ (1) NZ214001A (ko)
PT (1) PT81380B (ko)
ZA (1) ZA858345B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680632A (en) * 1985-07-31 1987-07-14 Rca Corporation Television display system with flicker reduction processor having burst locked clock and skew correction
DE3641303A1 (de) * 1986-12-03 1988-06-16 Thomson Brandt Gmbh Fernsehempfaenger mit einem mikroprozessorgesteuerten bedienteil und mit einem schaltnetzteil
JPS63187875A (ja) * 1987-01-30 1988-08-03 Canon Inc 同期信号発生装置
EP0285350B1 (en) * 1987-03-31 1994-02-09 RCA Thomson Licensing Corporation Television receiver having skew corrected clock
US4736237A (en) * 1987-03-31 1988-04-05 Rca Corporation Chroma demodulation apparatus for use with skew corrected clock signal
US4864399A (en) * 1987-03-31 1989-09-05 Rca Licensing Corporation Television receiver having skew corrected clock
US5027211A (en) * 1989-06-07 1991-06-25 Robertson Bruce W Multi-channel message display system and method
US4992874A (en) * 1989-07-03 1991-02-12 Rca Licensing Corporation Method and apparatus for correcting timing errors as for a multi-picture display
US5404172A (en) * 1992-03-02 1995-04-04 Eeg Enterprises, Inc. Video signal data and composite synchronization extraction circuit for on-screen display
US5367337A (en) * 1992-04-30 1994-11-22 Image Data Corporation Method and apparatus for capturing video images
US5309111A (en) * 1992-06-26 1994-05-03 Thomson Consumer Electronics Apparatus for measuring skew timing errors
JPH09163257A (ja) * 1995-12-04 1997-06-20 Sony Corp 文字表示装置
US5675355A (en) * 1996-06-18 1997-10-07 The United States Of America As Represented By The Secretary Of The Army Automated coherent clock synthesis for matrix display
US5963267A (en) * 1996-09-20 1999-10-05 Thomson Consumer Electronics, Inc. Delay correction circuit
US6292225B1 (en) * 1999-05-07 2001-09-18 Sony Corporation Precision horizontal positioning system
US6567553B1 (en) * 1999-05-28 2003-05-20 Mustek Systems Inc. Method for generating diversified image frame
US6943844B2 (en) * 2001-06-13 2005-09-13 Intel Corporation Adjusting pixel clock
CN109218237B (zh) * 2017-07-07 2021-02-19 扬智科技股份有限公司 实体层电路、时钟恢复电路与其频偏纠正方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE411007B (sv) * 1979-03-30 1979-11-19 Globe Computers Ab Forfarande och anordning for synkronisering av ett digitalt minne med ett befintligt tv-system
US4346407A (en) * 1980-06-16 1982-08-24 Sanders Associates, Inc. Apparatus for synchronization of a source of computer controlled video to another video source
JPS5792984A (en) * 1980-12-01 1982-06-09 Seikosha Co Ltd Circuit for generating synchronizing signal
US4464679A (en) * 1981-07-06 1984-08-07 Rca Corporation Method and apparatus for operating a microprocessor in synchronism with a video signal
US4477841A (en) * 1981-10-06 1984-10-16 Rca Corporation Video player with caption generator having character background provisions
JPS59140485A (ja) * 1983-01-31 1984-08-11 シャープ株式会社 テレビジヨン文字表示装置
US4631585A (en) * 1984-05-07 1986-12-23 Rca Corporation Apparatus for synchronizing the operation of a microprocessor with a television synchronization signal useful in generating an on-screen character display
US4727362A (en) * 1984-07-16 1988-02-23 International Business Machines Corporation Digital display system

Also Published As

Publication number Publication date
FI854165A0 (fi) 1985-10-24
PT81380A (en) 1985-11-01
ES8707833A1 (es) 1987-08-16
PT81380B (pt) 1987-09-18
CA1239215A (en) 1988-07-12
CN1003414B (zh) 1989-02-22
NZ214001A (en) 1989-06-28
ES548162A0 (es) 1987-08-16
JPS61109381A (ja) 1986-05-27
ZA858345B (en) 1986-07-30
DD237045A5 (de) 1986-06-25
CN85107503A (zh) 1986-04-10
US4595953A (en) 1986-06-17
FI79228C (fi) 1989-11-10
FI854165L (fi) 1986-05-01
AU4902185A (en) 1986-05-08
KR860003734A (ko) 1986-05-28
JP2838402B2 (ja) 1998-12-16
DK498885A (da) 1986-05-01
AU584646B2 (en) 1989-06-01
DK498885D0 (da) 1985-10-30
FI79228B (fi) 1989-07-31
DK168844B1 (da) 1994-06-20

Similar Documents

Publication Publication Date Title
KR930001447B1 (ko) 문자 발생기를 구비한 텔레비젼 수상기
US4498098A (en) Apparatus for combining a video signal with graphics and text from a computer
US4517586A (en) Digital television receiver with analog-to-digital converter having time multiplexed gain
KR940006625B1 (ko) 비디오 신호 처리 시스템
KR950000321B1 (ko) 샘플된 데이타 처리 장치
US5122885A (en) Magnetic video recording/reproducing apparatus for video signals of different aspect ratios adapter unit
US5268760A (en) Motion adaptive impulse noise reduction circuit
KR950007898B1 (ko) 텔레비젼 디스플레이 장치
US4630098A (en) Progressive scan display system with correction for non-standard signals
EP0180450B1 (en) Television display apparatus having character generator with non-line-locked clock
KR940011064B1 (ko) 비데오 신호 처리 장치
KR910002157B1 (ko) 순차 주사 텔레비젼 장치
US4660085A (en) Television receiver responsive to plural video signals
US4847676A (en) Color television system
CA1143830A (en) Television horizontal afpc with phase detector driven at twice the horizontal frequency
US4870490A (en) Television receiver
US4977445A (en) Sync-signal reproducing circuit for use in television receiver
US5351089A (en) Video signal processing device and method
US3990107A (en) Circuit for automatically controlling horizontal scanning frequency
KR850008086A (ko) 빔 전류 저감장치
US7274406B2 (en) Equilibrium based vertical sync phase lock loop for video decoder
CA1300741C (en) Signal separator having function of subsampling digital composite video signal
JPH05191817A (ja) 投写型テレビジョン受像機の自動コンバーゼンス補正回路
US6433829B1 (en) Signal processing apparatus for setting up vertical blanking signal of television set
US5021871A (en) Conversion circuit for removing line-by-line phase alternation

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050105

Year of fee payment: 13

EXPY Expiration of term