KR960013315B1 - 비디오 디스플레이 장치 - Google Patents

비디오 디스플레이 장치 Download PDF

Info

Publication number
KR960013315B1
KR960013315B1 KR1019870007085A KR870007085A KR960013315B1 KR 960013315 B1 KR960013315 B1 KR 960013315B1 KR 1019870007085 A KR1019870007085 A KR 1019870007085A KR 870007085 A KR870007085 A KR 870007085A KR 960013315 B1 KR960013315 B1 KR 960013315B1
Authority
KR
South Korea
Prior art keywords
signal
video
frequency
memory
display device
Prior art date
Application number
KR1019870007085A
Other languages
English (en)
Other versions
KR880002139A (ko
Inventor
프란시스 캐이시 로버트
프란즈 웨담 워너
Original Assignee
알 씨 에이 코포레이션
글렌 에이취. 브르스틀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알 씨 에이 코포레이션, 글렌 에이취. 브르스틀 filed Critical 알 씨 에이 코포레이션
Publication of KR880002139A publication Critical patent/KR880002139A/ko
Application granted granted Critical
Publication of KR960013315B1 publication Critical patent/KR960013315B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/16—Picture reproducers using cathode ray tubes
    • H04N9/28—Arrangements for convergence or focusing

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

내용 없음.

Description

비디오 디스플레이 장치
제1도는 가속된(speeded-up) 적, 청 및 비디오 신호를 발생하는 본 발명의 특징을 실시하는 비디오 디스플레이 장치 도시도.
제2도는 제1도의 비디오 디스플레이 장치에 결합된 NTSC 신호의 개략적인 타이밍 도시도.
제3a도 내지 제3h도는 제1도 장치의 동작을 설명하는데 유용한 개략적인 타이밍 도시도.
제4a도 및 제4b도는 인입한 텔레비젼 신호가 수직바(vertical bar)의 화상을 포함하고 있는 경우, 좌우핀쿠션 왜곡(east-west pincushion distortion)및 수평 컨버젼스 에러에 의해 야기된 디스플레이 왜곡 도시도.
제5a도 및 제5b도는 실제로 동일한 화상 정보를 포함하고 각기 래스터의 최상부 및 중앙부에서 디스플레이하기에 적합한 비디오 라인 신호의 두가지 예의 개략도.
제6도는 제1도의 장치에 포함되는 본 발명의 특징을 실시하는 타이밍 유닛의 개략도.
* 도면의 주요부분에 대한 부호의 설명
52 : 위상 검출기 67, 67', 67 : 프로그램 가능 펄스 발생기
69 : 샘플 및 홀드 유닛 119 : CRT
135 : 분리기 블럭 150 : 비디오 디스플레이 장치
430 : 타이밍 유닛
본 발명은 비디오 디스플레이 시스템(video display ststems)에 관한 것으로, 특히 비디오 디스플레이 장치의 래스터 왜곡 보정 회로에 관한 것이다.
고선명 텔레비젼 시스템(high definition television systems ; HDTV)의 개발에서 최근의 관심사는 기존 규격의 범위내에서 현존하는 시스템의 본래의 성능을 개량하고자 하는 기술로 지향된다. 순차 주사(progressive scan) 또는 비-비월된 주사(non-interlaced scan)로서 언급된 기술인 한가지 방법이 특허명세서 등의 문헌에 기술되었다. 예를들어, 모든 주사 라인은 각각의 수직 주사 기간 동안 음극선관(CRT)디스플레이 스크린의 최상부에서 상기 디스플레이 스크린의 최하부를 향해 연속적으로 주사된다. 순차주사는 라인간 플리커(interline flicker)와 같은 비월된 주사 포맷에 관한 인공물(artifacts)의 감소를 초래한다.
예를 들어, 순차 주사 2배 주파수 주사 포맷(progressive scan double-frequncy scanning format)에선, 제2도에 개략적으로 도시된 바와같이, 인입한 비월된 텔레비젼 신호는 그 화상 내용이 순차 주사된 래스터의 대응하는 쌍의 주사 라인에 디스플레이 되어질 예를들어, 쌍으로 이루어진 R, G 및 B칼라 성분 비디오 신호의 비디오 라인을 생성하기 위해 널리 공지된 기법으로 처리될 수도 있다. 각각의 칼라 성분 비디오 신호의 한 비디오 라인은 예를들어, 주어진 비디오 라인의 주기 H(예를들어, NTSC에선 63.5마이크로세컨드 길이인)동안 52.6마이크로세컨드 길이이고 비디오 라인의 작동부를 나타내는 부분을 포함하는 화상 정보를 포함할 수도 있다. 상기 작동부는 대응하는 수평 주사 라인내의 대응하는 위치에 디스플레이되는 연관된 픽셀, 또는 화상 요소를 나타내는 일련의 픽셀 신호로 분할되는 것으로서 고려될 수도 있다. 픽셀 신호는 비디오 라인의 작동부 전체를 통하여 균일하게 적시에 분포될 수도 있다.
어떤 종래 기술의 순차 주사 시스템에선, 인입한 텔레비젼 신호는 니퀴스트(Nyquist) 표준에 부합하는 주어진 주파수로 샘플화된다. 상기 샘플이 처리되어 칼라 성분 비디오 신호의 라인쌍의 픽셀 신호를 나타내는 처리된 샘플을 얻는다. 픽셀 신호는 예를들어, 라인 기억 장치와 같은 기억 소자에 주어진 속도로 기억되고, 그후에 더 빠른 속도로 판독된다. 상기 방식으로, 각 비디오 라인은 가속(speeded-up)되거나 또는 시간 압축(time-compressed)된다. 주어진 라인상의 주어진 가속 비디오 라인은 상기 라인쌍의 다른 가속 비디오 라인과 함께 시간-멀티플렉스(time-multiplexed)되어, CRT의 대응하는 전자총의 캐소드에 인가된 비-비월된 시간 압축 칼라 비디오 신호를 제공한다. 상기 비-비월된 시간 압축 칼라 비디오 신호는 텔레비젼 수상기의 스크린상에 순차 주사 방식으로 디스플레이된다. 상기 시간 압축 칼라 비디오 신호의 각 라인의 지속기간은 예를들어, 대응하는 비월된 인입한 텔레비젼 신호의 지속 기간의 1/2이다.
래스터 주사 디스플레이 시스템에선, 좌우 왜곡 및 선형성 왜곡과 같은 디스플레이 왜곡이 발생할 수도 있다. 그외에도, 삼색 전자빔의 컨버젼스 왜곡이 또한 발생할 수도 있다. 예를들어, 수직 라인의 패턴의 화상 정보를 포함하는 텔레비젼 비디오 신호가 음극선관(CRT) 스크린상에 디스플레이될 때, 보정을 시행하지 않았다면, 좌우 왜곡은 제4a도에 도시된 패턴을 생성할 것이다. 스크린의 최상부에서 수평 주사 라인(40)을 따라 또는 스크린의 최하부에서 수평 주사 라인(40')을 따라 왜곡된 수직 라인(77과 71)간의 간격(1a)이 스크린의 중앙부에서 수평 주사 라인(41) 따라 왜곡된 대응하는 간격(1b)보다 더 크다는 사실에 주의하자. 트레이스 기간의 대응하는 동일한 부분 동안 스크린의 중심에서 보다 최상부 또는 최하부에서 전자빔이 더 긴 거리를 횡단하도록 하는 CRT의 기하학적 구성 때문에 서로 상이한 기간이 발생한다.
CRT 스크린의 삼색 전자빔에 의해 주사될 때, 또다른 관련된 왜곡이 비중첩한 칼라 영상(nonoverlapping color images)을 형성할 수도 있다. 대응하는 칼라 영상중의 비정합은 컨버젼스 에러를 생성한다. 수직바가 디스플레이될 때 발생할 수도 있는 수평 컨버젼스 에러가 제4b도에 도시되었다.
어떤 비월된 디스플레이 시스템에선, 래스터 왜곡은 인입한 비월된 비디오 신호의 화상 정보를 메모리에 기억시키고 그후에 비월된 비디오 디스플레이에 결합된 출력 비월된 비디오 신호를 형성하도록 기억된 정보를 판독하므로 보정된다. 기억된 정보는 클럭 신호를 이용하여 순차적으로 판독된다. 클럭 신호는 왜곡 정보 제공 신호에 따라 변화하는 주파수를 갖는다. 왜곡 정보 제공 신호는 메모리로부터 판독된 출력 비월된 비디오 신호의 화상 정보가 디스플레이되는 비디오 디스플레이의 면판(faceplate)상의 위치에 따라 변한다.
출력 비월된 비디오 신호는 래스터 왜곡이 없이 화상을 디스플레이 한다. 출력 비월된 비디오 신호는 수평 주파수, 즉 인입한 비월된 비디오 신호의 비디오 라인 신호가 발생하는 주파수로 발생되는 비디오 라인 신호를 포함한다. 래스터 왜곡 보정을 제공하는 출력 비월된 비디오 신호는 단독으론, 화상 정보를 비-비월된 디스플레이로 제공하기엔 적합하지 않은데, 이는 비-비월된 비디오 디스플레이에 디스플레이하기에 적합하게 시간 압축되어야 하기 때문이다. 불리하게도, 이러한 시간 압축은 래스터 왜곡 보정을 제공하는 타이밍 손실을 초래할 수도 있다.
본 발명의 특징에 따라, 인입한 비월된 비디오 신호에 응답하는 비디오 디스플레이 장치가 사용되어, 비월된 비디오 신호로부터 파생된 다수의 픽셀 신호를 주어진 비디오 라인 신호에 포함시키는 비-비월된 비디오 신호를 비디오 신호로부터 발생시킨다. 상기 픽셀 신호는 비디오 디스플레이 장치의 대응하는 디스플레이 라인의 대응하는 다수의 픽셀 위치에 디스플레이되어질 수 있다. 비디오 디스플레이 장치는 보상을 시행하지 않았다면, 픽셀 신호의 비-비월된 디스플레이 동안 틀린 픽셀 위치를 초래하는 왜곡을 당한다. 상기 장치는 비월된 비디오 신호에서 파생된 화상 정보를 기억하기 위한 메모리를 포함한다. 메모리 클럭 발생기는 메모리에 기억된 화상 정보로부터 비-비월된 신호에 포함된 다수의 픽셀 신호를 발생시키기 위해 사용된다. 왜곡에 따라 변화화는 보정 신호가 발생된다. 클럭 신호는 보정 신호에 따라 변화하여, 틀린 픽셀 위치를 보상하기 위해 클럭 신호에 따라 변화하는 방식으로 다수의 픽셀 신호를 발생시킨다.
본 발명의 또다른 특징에 따라, 비월된 비디오 신호로부터 파생된 화상을 디스플레이하는 순차 주사 디스플레이 시스템에선, 제1의 가속 칼라 성분 비디오 신호의 주어진 비디오 라인의 픽셀 신호는 CRT의 각대응하는 주사 라인의 대응하는 픽셀이 왜곡되지 않은 화상을 발생하는 방식으로 근접 위치에서 디스플레이 되게 시간 분배된다.
본 발명은 또다른 특징에 따라, 비-비월된 주사 포맷으로 비월된 인입한 텔레비젼 신호를 디스플레이하는 과정에서 사용된 비디오 신호 가속 및 래스터 왜곡 보정 둘다는 동시에 공통의 가속 회로 성분에 의해 실행된다. 유리하게도, 본 발명의 래스터 왜곡 보정 체계를 추가로 실행하는 경우, 회로는 비교적 작고 복잡하지 않다.
본 발명의 또다른 특징에 따라, 전압 제어 발진기(voltage controlled oscillator; VCO)는 각 쌍의 칼라 성분 비디오 신호를 가속하는데 이용되는 출력 신호를 발생한다. VCO 출력 신호는 기억 소자에 기억된 각각의 기억된 비디오 라인 신호의 픽셀 신호를 클럭 출력(clocking-out)하기 위한 플로그램가능 주파수를 가진 클럭 신호로서 사용될 수도 있다. 클럭 주파수는 기억 수자에서 판독된 픽셀 신호의 비균일 왜곡을 얻기 위해 프로그램된다. VCO출력 신호는 예를들어, 회로 성분 특성 변화때문에 발생할 수도 있는 주파수 표류를 감소시키기 위해 정기적으로 측정된 주파수를 갖는다. 주파수 표류는 보정을 수행하지 않으면 디스플레이 왜곡을 야기시킬 수도 있다.
이제, 첨부된 도면을 참조하여 본 발명이 보다 상세히 설명될 것이다.
제1도는 제2도의 비월된 NTSC 텔레비젼 신호(130)의 화상 정보를 비-비월된 주사 포맷으로 CRY(119)에 디스플레이하는 본 발명의 특징을 구체화하는 비디오 장치(150)를 도시한다. 제1도및 제2도에서 유사한 번호 및 부호는 유사한 소자 또는 기능을 나타낸다. 제2도의 NTSC신호(130)는 신호원(도시되지 않음)으로부터 제1도의 분리기 블럭(135)의 단자(400c)로 인가된다. 신호(130)의 신호원은 표준 IF단의 복조된 출력일 수도 있다.
순차 주사 시스템에 사용될 수도 있는 바와같은 분위기 블럭(135)은 제2도의 NTSC신호(130)의 라인 n과 같이, 각 비디오 라인 동안 두 그룹의 동시 발생 비디오 라인 성분 신호를 발생한다. 제1의 그룹의 신호, 제1도의 신호(Ia, Qa, Ya) NTSC신호(130)로부터 대응하는 I,Q 및 Y성분 신호로부터 각기 파생된다. 제1의 그룹은 CRT (119) 스크린의 제1의 세트의 대체 디스플레이 라인중의 각 디스플레이 라인에 디스플레이하기 위한 화상 정보를 포함한다. 제2의 그룹의 신호, 신호(Ib, Qb, Yb)도 또한 NTSC신호(130)로부터 대응하는 I, Q및 Y성분 신호로부터 각기 파생된다. 제2의 그룹은 디스플레이된 화상의 프레임을 형성하도록 CRT(119) 스크린상에 제1의 세트의 대응하는 디스플레이 라인간에 디스플레이되는 제2의 세트의 대체 디스플레이 라인중의 각 디스플레이 라인에 디스플레이하기 위한 화상 정보를 포함한다. 주어진 디스플레이 라인에 디스플레이된 화상 정보가 제1의 그룹의 신호중의 각 신호로부터 공급되면, 직전 또는 직후의 디스플레이 라인에 디스플레이된 화상 정보는 제2의 그룹의 신호중의 각 신호로부터 공급된다.
한 예로써, 신호(Ia, Qa및 Ya)는 각기 신호(Ib, Qb및 Yb)와 동일할 수도 있다. 상기 예에선, 각각의 대응하는 신호(Ia, Qa및 Ya)는 종래의 신호 성분 분리 기술을 사용하여 NTSC신호(130)로부터 획득될 수도 있다. 그러나, 순차 주사 시스템에 있어선, 동일하지 않은 두 그룹이 더 나은 화상을 제공하도록 두 그룹의 동시 발생 비디오 라인 신호를 발생하기 위해 별개의 방법이 개발되었다. 예를들어, 두 그룹의 동시 발생 신호를 발생하기 위한 장치는 1986년 7월 1일자로 R. F. Casey씨에게 허여된 명칭이 A TELEVISION RECEIVER THAT INCLUDES A FRAME STORE USING NON-INTERLACED SCANNING FORMAT WITH MOTION COMPENSATION인 미국특허 제4,598,308호에 기술되어 있다.
신호(Ia, Qa및 Ya)는 종래의 구성의 I, Q, Y 매트릭스(439a)의 각각의 단자에 결합된다. 매트릭스(439a)는 (Ia, Qa및 Ya)로부터 적, 녹 및 청색 성분을 각기 포함하는 신호(Ra, Ga및 Ba)를 발생한다. 이와 유사하게, 신호(Ib, Qb및 Yb)는 유사한 I, Q, Y 매트릭스(439b)의 각각의 단자에 결합된다. 매트릭스(439b)는 마찬가지로 신호(Ib, Qb및 Yb)로부터 신호(Rb, Gb및 Bb)를 발생한다.
제2도의 NTSC신호(130)도 또한 제1도의 타이밍 유닛(430)에 결합된다. 타이밍 유닛(430)은 예를들어, NTSC신호(130)의 수평 및 수직 동기 펄스를 이용해서, 수평 및 수직 편향단(500)에 결합되는 수평 주사 제어, 또는 편향 싸이클 형성 신호(S2H)및 수직 주사 제어 신호(SV)를 발생한다. 상기 편향단(500)은 CRT(119)의 수평 평향 권선(432)및 수직 편향 권선(431)에서의 편향 전류(i2H및 iV)를 각기 제어한다. 수평 주사 제어 신호(S2H)의 주파수는 예를들어 2xfH인데, 여기서 fH는 종래의 비월된 주사 포맷을 이용하는 표준 텔레비젼 수상기의 종래의 주사 주파수이다. 수직 주사 제어 신호(SV)의 주파수는 예를들어 표준 텔레비젼 수상기에서의 주파수와 동일하다. 타이밍 유닛(430)은 제1도에서는 도시되지 않은 위상 동기 루프 회로를 포함하는데, 사익 위상 동기 루프 회로는 제1도의 각 클럭 신호(230f 내지 230i)를 발생하기 위해 제2도의 NTSC 신호의 수평 동기 펄스(hHP)와 위상 동기된다. 타이밍 유닛(430)은 이후보다 상세히 설명된다.
예를들어, 매트릭스(439a)로부터의 녹 신호(Ga)는 단자 F를 통해 신호(Ga)를 압축하는 가속 유닛(433)의 1-H지연(434)및 1-H지연(435)에 인가된다. 매트릭스(439b)로부터의 녹 신호(Gb)는 단자 (G)를 통하여 신호(Gb)를 시간 압축하는 유닛(433)의 1-H지연(436)및 1-H지연(437)에 인가된다. 각각의 1-H지연 유닛(434, 435, 436 및 437)은 아나로그 또는 디지탈 기술을 이용하여 수행될 수 있는 선입선출(first-in first-out ; FIFO)버퍼를 포함할 수도 있다.
제3a도 내지 제3h도는 가속 유닛(433)의 1-H지연 유닛(434, 436, 435 및 437)에 각기 결합되는 제1도의 클럭 신호(230f, 230g, 230h 및 230i)의 타이밍도를 간략화해서 도시한 일에의 개략도이다. 제1도, 제2도 및 제3a도 내지 제3h도에서 유사한 번호 및 부호는 유사한 소자 또는 기능을 나타낸다. 제3d도의 클럭신호(230f)는 예를들어, 제3a도의 신호(Ga)의 비디오 라인(143)의 샘플을 예를들어, 제3d도의 대응하는 기간에 짧은 수직 라인으로 도시된 바와같이, 일정한 제1의 클럭 주파수 시간(t5) 및 시간(t8)간에 제1도의 1-H지연 유닛(434)으로 클록 입력된다. 동시에, 제3e도의 클럭 신호(230g)는 제3a도의 타이밍도로 개략적으로 나타낼 수도 있는 신호(Gb)의 비디오 라인(143)의 샘플을 동일한 제1의 클럭 주파수로 제1도의 1-H지연 유닛(436)으로 클럭 입력된다. 제3a도의 타이밍도가 경우에 따라서, 신호(Ga, Gb, Ra, Rb, Ba또는 Bb)중 어느것이라도 나타낼 수 있음에 주의하자.
본 발명의 한 특징에 따라, 제1도의 유닛(434)의 샘플은 시간(t9 및 t11)간에 제3d도에 짧은 수직 라인으로 개략적 도시된 클럭 신호(230f)의 제2의 클럭 주파수로 클럭 출력되거나 또는 판독된다. 제2의 클럭비는 래스터 왜곡 보정을 제공하기 위해 시간(t9과 t11)간에 변화할 수도 있다. 제2의 클럭 주파수는 예를들어, 신호(Ga)에 비례하여 가속된 제3f의 출력 신호(G2H)를 공급하기 위해 제1의 클럭 주파수보다 더 높다. 이와 유사하게, 제1도의 지연 유닛(436)의 샘플은 제3e도의 시간(t12와 t13)간에 짧은 수직 라인으로 개략적으로 도시된 바와같이, 또한 가변할 수도 있는 클럭 신호(230g)의 제2의 클럭 주파수로 클럭 출력되거나 또는 판독된다. 제1도의 지연 유닛(434 및 436)으로부터 각기 판독된 샘플은 스위치(433a)의 입력단자(A 및 B)에 각기 결합된다. 신호(Ga)의 픽셀 신호의 예가 제3a도에 라인(143)으로 개략적으로 도시된다.
제3f도는 스위치(433a)의 와이퍼(k)에 의해 단자(E)에 결합된 신호(G2H)를 개략적으로 도시한다. 와이퍼(k)는 타이밍 유닛(430)의 타이밍 신호(2301)에 의해 제어된다. 와이퍼(k)는 제3f도에 도시된 바와같이, 예를들어, 시간(t9및 t11)간에 가속 비디오 라인 신호(G2H)의 대응하는 신호를 형성하도록 유닛(434)으로 부터 판독되고 단자(A)에 나타난 가속 샘플 또는 픽셀 신호를 단자(E)에 결합한다. 가속 픽셀 신호의 예는 제3f도에 비디오 라인 신호(G2H)로 시간(t9 내지 t11)간에 개략적으로 도시된다. 마찬가지로, 제1도의 와이퍼(k)는 타이밍 신호(2301)에 응답하여, 유닛(436)에서 판독되고 단자(B)에 나타나는 가속 샘플 또는 픽셀 신호를 예를들어, 제3f도의 시간(t12및 t13)간에 출력 단자(E)에 결합한다.
같은 방식으로, 제3c도의 클럭 신호(230h)는 시간(t0)과 시간(t3)간에 제3a도 신호(Ga)의 비디오 라인(141)의 샘플을 제3c도의 짧은 수직 라인으로 도시된 바와같은 제1의 클럭 주파수로 제1도의 1-H지연 유닛(435)으로 클럭화한다. 동시에, 제3b도의 클럭 신호(230i)는 제3a도 신호(Gb)의 비디오 라인(141)의 샘플을 동일한 제1의 클럭 주파수로 제1도의 1-H 지연 유닛(437)으로 클럭화한다. 전술된 것과 유사한 방식으로, 제1도의 유닛(435)의 샘플은 제3c도의 시간(t7및 t8)간에 클럭(230h)의 짧은 수직 라인에 의해 단순화된 방식으로 개략적으로 도시된 바와같이, 클럭(230h) 의 가변이 제2의 주파수로 클럭 출력되거나 또는 판독된다. 제1도의 유닛(437)의 샘플은 제3b도의 시간(t4와 t6)간에 클럭 신호(230i)의 짧은 수직 라인에 의해 단순화된 방식으로 개략적으로 도시된 바와같이, 클럭 신호(230i)의 가변의 제2의 주파수로 클럭 출력되거나 또는 판독된다. 제1도의 유닛(435 및 437)으로부터의 샘플은 스위치(433a)의 단자(C 및 D)에 각기 결합된다.
와이퍼(k)는 가속 신호(G2H)를 발생하기 위해 제3f도의 시간(t7과 t8)에 단자(C)에서 유닛(435)의 샘플 또는 픽셀 신호를 출력 단자(E)에 결합시킨다. 마찬가지로, 제1도의 와이퍼(k)는 단자 D에서 유닛(437)의 샘플 또는 픽셀 신호를 시간(t4와 t6)간에 단자(E)에 결합시킨다. 따라서, 제1도의 단자(E)에 나타난 제3f도의 신호(G2H)는 제3a도의 신호(Ga및 Gb)의 가속되고 시간 다중화된 화상 정보를 포함한다. 신호(Ga및 Gb)화상 정보는 신호(G2H)를 형성하도록 예를들어, 제3f도의 시간(t4내지 t6 및 t7내지 t8)과 같은 대체 타임 슬롯에 나타난다. 신호(G2H)는 CRT(119)의 녹 전자빔총을 제어하기 위해 인가된다.
가속 유닛9433)과 도시적으로 유사하게 구성된 제1도의 가속 유닛(433)은 가속 유닛(433)의 단자(E, F 및 G)와 각기 대응하는 단자(E, F 및 G)를 구비한다. 제1도의 유닛(433)은 클럭 신호(230f 내지 230i)와 기능상으로 대응한 클럭 신호를 타이밍 유닛(430)으로부터 수신한다. 유닛(433)은 가속 적 신호(R2H)를 발생하기 위해 유닛(433)과 유사하게 동작한다.
가속 유닛(433)과 도시적으로 유사하게 구성된 제1도의 가속 유닛(433')은 가속 유닛(433)의 단자(E, F 및 G)와 각기 대응하는 단자(E', F' 및 G')를 구비한다. 제1도의 유닛(433')은 기능상으로 클럭 신호(230f 내지 230i)와 대응한 클럭 신호를 타이밍 유닛(430)으로부터 수신한다. 유닛(433')은 가속 신호(B2H)를 발생하기 위해 유닛(433 또는 433)과 유사하게 동작한다.
따라서, 제1도의 신호(R2H, G2H및 B2H)는 비-비월된 디스플레이 포맷으로 디스플레이되기 위해 비월된 NTSC 신호(130)의 화상 정보를 제공한다.
종래의 텔레비젼 디스플레이 장치에선, 래스터 왜곡은 제1도의 주사 전류(iv)와 같은 주사 전류를 변조시킴으로써 보정될 수도 있다. 반대로, 본 발명의 특징을 구체화하는 제1도의 비디오 장치(150)에선, 왜곡 보정은 주사 전류(iv)를 변조하지 않고도 성취될 수도 있다.
예를들어, 단자(E)에서의 녹 신호(G2H)의 비디오 라인의 각 픽셀 신호는 타이밍 유닛(430)에 의해 선택된 대응하는 순간에 CRT(119)의 녹 전자빔 총의 입력 단자에 결합된다.
본 발명의 특징에 따라, 상기 픽셀 신호의 타이밍은 CRT(119)의 스크린상에 디스플레이된 대응하는 픽셀이 디스플레이된 화상의 왜곡의 발생을 제거시키기 위하여 주사 라인내의 전자빔의 수평 위치에 나타나도록 한다. 픽셀 신호의 타이밍을 선택적으로 변화시키므로, CRT(119)에서 기하학적 구성 왜곡에 대한 보상이 행해진다. 반대로, 예를들어, 제2도의 NTSC 신호(130)의 주어진 비디오 라인(n)에선, 비디오 라인(n)의 픽셀 신호는 적시에 균일하게 분배되고 NTSC 표준에 따라, 제1도 CRT(119)의 스크린상의 대응하는 주사 라인을 따라 균일하게 분배된 픽셀처럼 디스플레이되야 한다.
어떤 순차 주사 텔레비젼 시스템에선, 예로, 제1도의 가속 유닛(433)과 유사한 가속 유닛에서의 샘플 판독 속도는 일정하다. 이러한 일정 속도는 2배 주파수 주사 포맷을 제공하기 위해 샘플 기록 속도는 두배와 동일할 수도 있다. 반대로, 제1도의 비디오 장치(150)에선, 시간(t2와 t3)간의 제3c도의 클럭(230g)의 주파수와 같이, 샘플 판독 속도는 이후 설명될 바와같이, 각 주사 라인의 다른 세그먼트에서 각기 상이할 수도 있다. 더우기, 다른 순차 주사 텔레비젼 시스템에선, 샘플의 판독은 각 주사 라인에서 예를들어, 이전의 리트레이스 기간의 중앙부의 시간(T2H)으로부터 일정 지연 시간(td)후에 개시된다.
본 발명의 다른 특징에 따라, 주어진 주사 라인과 관련된 샘플 또는 픽셀의 판독은 대응하는 상이한 주사라인에 대해 상이할 수도 있는 제3f도의 지연 시간(td)이후에 개시된다. 한 예에서, 제3f도의 시간(r4)과 같은 샘플 판독 개시 시간은 각각의 개별 주사 라인에 대해 개별적으로 제어가능하다. 두번째 예에서, 주사라인의 각 그룹에 대한 샘플 판독 개시 시간은 라인의 그룹 기저에 제어 가능한 동일한 시간(td)이다.
본 발명의 또다른 특징에 따라, 예를들어, 샘플 판독 속도와 마찬가지로 지연 시간(td)은 제1도의 각각의 신호(G2H, B2H및 R2H)에 대하여 개별적으로 독자적으로 제어될 수도 있다.
제4a도는 왜곡이 수행되지 않을 때, 수직바(71 내지 77)의 영상에 좌우 래스터 왜곡의 영향을 나타내는 가상예를 도시한다. 수직바의 화상 정보는 제2도의 NTSC 신호(130)에 포함된다. 제1도의 CRT(119) 스크린의 최상부에 디스플레이된 제4a도의 라인(71및 77)간에 나타나는 주사 라인(40)의 부분(a)이 길이 la를 갖는 반면에, 스크린의 중앙부에서 제4a도의 라인(71 및 77)간에 나타나는 주사 라인(41)의 부분(b)은 길이(la)보다 짧은 길이(lb)를 갖는다. 왜곡이 없는 경우, 제1도의 CRT(119) 스크린상에서 평행하게 나타나는 평행부분(a 및 b)은 NTSC 신호(130)를 따르기 때문에 동일한 길이를 가져야 한다.
예를들어, 주사 라인(40)의 부분(a)과 관계된 전체 화상 정보를 주사 라인(41)의 부분(b)바로 위에 위치되는 주사 라인(40)의 보다 작은 부분(a1)에 디스플레이해서, 예를들어, 주사 라인(40)중의 수직 라인(71)의 화상이 제2도의 NTSC 신호(130)의 화상 정보 내용에 의해 지시된 바와같이 주사 라인(41)의 수직 라인(71)의 대응하는 화상의 바로 위에 나타나는 것이 바람직할 수도 있다. 이 방식으로, 좌우 왜곡은 실제로 제거될 수도 있다. 이를 위해, 제4a도의 주사 라인(40)중의 수직바(71)와 관계된 샘플 또는 신호픽셀의 판독을 제4a도의 주사 라인(41)의 수직바(71)의 샘플과 관계된 대응하는 지연 시간보다 더 긴 지연시간(td)이후에 개시하는 것이 바람직하다.
수평 방향의 전자빔 주사 속도가, 예로, 주사 라인(40)에 따라 변화하기 때문에, 제3e도의 시간(t2와 t3)간에 변화하는 빔 주사 속도에 대응해서 샘플 판독 속도를 변화시키는 것이 바람직하다. 이렇게 판독 속도를 변화시키는 것은 예를들어, 제4a도의 주사 라인(40)에 디스플레이된 픽셀의 분포를 균일하게 해서, 제2도의 인입한 NTSC 신호(130)의 균일하게 분포된 픽셀 신호와 대응하게 하는 것이 바람직하기 때문이다.
두번째의 가상예에선, 제1도의 신호(G2H)의 제5a도 및 제5b도의 신호(G2H(a)및 G2H(b))의 화상 정보가 CRT(11G)의 스크린상에 디스플레이된다. CRT(119)의 스크린은 예로, 제4a도에 도시된 바와같은 주사 라인(40및 41)을 포함한다. 에를들어, 제5a도의 신호(G2H(a))는 제1도의 비디오 장치(150)에 의해 발생되고 예를들어, 제4a도의 주사 라인(40)에 디스플레이되는 실제로 왜곡이 없는 대응하는 화상을 제공하는 제3f도의 가속 신호(G2H)의 부분(140a)에 의해 표시될 수도 있다. 주사 라인(40)의 위치는 제4a도에 도시된다. 이와 유사하게, 제5b도에 도시된 신호(G2H(b))는 제5a도의 신호(G2H(b))에 포함된 패턴과 동일하고 제4a도의 주사 라인(41)에 디스플레이하기에 적당한 화상 패턴을 포함한다. 제1도의 비디오 장치(150)의 래스터 왜곡 보정의 결과로서, 제5a도 및 제5b도의 비디오 라인 신호가 주사 라인(40 및 41)에 각기 디스플레이될 때, 각 주사 라인에 디스플레이된 화상 패턴은 동일하게 나타나고 한 패턴이 상기 다른 패턴 바로 위에 나타난다. 이러한 패턴은 이전이 예에서 언급된 수직바 패턴과는 상이하다. 제5a도, 제5b도, 제4a도, 제3a도 내지 제3f도, 제2도 및 제1도의 유사번호 및 부호는 유사한 소자 또는 기능을 도시한다.
제5a도 및 제5b도에서 샘플 판독 개시 시간(T1' 및 T1)은 예를들어, 이전의 가속 비디오 라인의 리트레이스 기간 중앙에서 발생하는 시간(T2H)에서부터 지연 시간(td' 및 td)만큼 지연된다. 제5a도의 지연 시간(td' )이 제5b도의 지연시간( td)보다 더 크다는 것에 주의하자. 이는 제5a도의 신호(G2H(a))가 스크린의 최상부에 있는 제4a도의 주사 라인(40)에 디스플레이되기에 적합한 반면에, 제5b도의 신호(G2H(b))가 스크린의 중앙에 있는 제4a도의 주사 라인(41)에 디스플레이되기에 적합하기 때문이다.
제5b도 및 제5a도의 비디오 라인 신호(G2H(b)및 G2H(a))는 각기 지속 기간(Tsb및 Tsa)을 갖는 기간(Tb및 Ta)동안 제공된다. 예를들어, 왜곡 보정된 신호에서의 비율(Tsb/Tsa)은 제4a도의 왜곡된 화상의 주사라인(40 및 41)의 부분(a 및 b)의 비율(la/lb)과 동일하다. 따라서, 제5a도의 비디오 신호(G2H(a))는 제5b도의 비디오 신호(G2H(b))에 비해 더 압축되어, 대응하는 주사 라인에서의 수평 주사 속도의 차를 보상한다. 희망 압축 비율은 제4a도의 주사 라인(41)의 픽셀 신호를 판독하기 위해 사용된 판독 클럭 주파수가 주사 라인(40)에 디스플레이된 픽셀 신호를 판독하기 위해 사용된 판독 클럭 주파수보다 더 높은 주파수를 가지므로 이루어진다.
제6도는 본 발명의 특징을 구체화하는 제1도의 타이밍 유닛의 보다 상세한 실시예를 도시한다. 제6도의 유닛(430)은 예를들어, 샘플 판독 속도 및 제5a도 또는 제5b도의 지연 시간(td또는 td')과 같은 지연 시간을 결정하는 클럭 신호(230f 내지 230i)를 발생한다. 제1도, 제2도, 제3a도 내지 제3h도, 제5a도, 제5b도 및 제6도의 유사번호 및 부호는 유사한 소자 또는 기능을 나타낸다.
제6도의 NTSC 신호(130)는 종래의 방식으로, fH의 주파수를 가진 수평 주파수 신호(Hs)및 수직 주파수 신호(Vs)를 NTSC 신호(130)의 대응하는 수평 및 수직 동기 펄스로부터 공급하는 동기 분리기 유닛(51)에 결합된다. 수평 주파수 신호(Hs)는 위상 검출기(52)에 결합된다. 위상 검출기(52)는 VCO(50)의 출력 단자(50a)에 클럭 신호(CL)의 위상 및 주파수를 제어하는 전압(52a)를 공급한다. VCO(50)는 통상 1820×fH의 주파수를 가진 클럭 신호(CL)를 제공한다. 클럭(CL)는 일련의 주파수 분주기(53, 54, 55 및 56)를 통해 위상 검출기 유닛(52)에 결합된다. 일련의 주파수 분주기의 끝에 있는 출력 단자에서의 신호(56a)의 위상 및 주파수는 검출기(52)에 위상 및 주파수 제어 전압(52a)을 공급하기 위한 신호(Hs)와 위상 비교된다. 전압(52a)은 클럭 신호(CL)와 신호(Hs)간에 고정된 위상 및 주파수 관계를 유지한다.
주파수 분주기(53)는 통상 제1도의 가속 유닛(433)에 사용된 바와같은 각각의 샘플 기록 클럭 신호를 발생하기 위해 사용된 클럭 WRITE 신호를 생성시키기 위해 클럭 신호(CL)의 주파수를 1/2로 분주한다.
제6도의 주파수 분주기(54)는 제3g도의 짧은 수직 라인에 의해 개략적으로 도시된 클럭 SEGCLK을 발생한다. 클럭 SEGCLK은 각각의 기간(SG)에 별개의 클러킹 에러를 제공해서, 예를들어, 제3f도의 시간(G2H)의 연속적인 시간(T2H)간의 각각의 주기(H/2)를 대응하는 시간 세그먼트로 분할한다.
제6도의 클럭 SEGCLK은 출력 워드 HORSEG를 제공하는 수평 세그먼트 카운터(57)에 결합된다. 워드 HORSEG는 예를들어, 제3f도의 신호 (G2H)의 각 비디오 라인내의 세그먼트의 위치를 포함한다. 따라서, 각각의 가속된 비디오 라인은 선정된 수의 대응하는 세그먼트(SGI 내지 SGn)로 분할된다. 제6도의 카운터(57)가 주어진 수평 주기(H/2)에 포함된 제3g도의 각각의 세그먼트 기간(SG)을 순차적으로 카운트한 이후, 카운터(58)를 진행하는 신호(57a)를 발생한다. 카운터(58)의 출력 워드 HORLINE는 제1도의 CRT(119)의 디스플레이된 주어진 화상 프레임내의 수평 라인 번호를 제공한다. 도시적으로, 제6도의 각각의 워드 HORSEG 및 HORLINE는 각 화상 프레임의 개시시에 동기 분리기 유닛(51)의 수직 주파수 신호(Vs)에 의해 제로로 초기화된다.
워드 HORSEG 와 HORLINE 둘다를 포함하는 조합 워드는 압력 어드레스 워드를 판독 전용 메모리(ROM ; 59)에 공급한다. 메모리(59)는 대응하는 수평 세그먼트 기간(SG)동안 각각의 상기 조합에 대응하는 워드 (FR, FG및 FB)를 발생시킨다. 워드 (FR, FG및 FB)는 이하 설명될 바와 같이, 대응하는 판독 클럭 신호를 발생시키기 위해 멀티플렉서 유닛(60)에 각기 결합되는 클럭 신호(RCK, GCK, 및 BCK)의 주파수를 제어한다.
워드(FG)는 판독 클럭 발생기(64)의 디지탈-아날로그(D/A)변환기 유닛(61)에 결합된다. 변환기 유닛(61)은 워드(FG)의 값에 따라, VCO(62)에 의해 발생된 출력 신호(VCg)의 주파수를 제어하는 아날로그 제어 신호(AG)를 제공한다. 신호(VCg)는 멀티플렉서 유닛(60)에 결합되는 클럭(GCK)을 제공하기 위하여 AND 게이트(63)의 입력 단자(63b)를 통하여 결합된다.
본 발명의 한 특징에 따라, 메모리(59)의 워드(FG)는 제3g도의 각각의 수평 주기(H/2)의 각 세그먼트 기간(SG)동안 개별적으로 클럭 신호(GCK)이 주파수를 제어한다. 상이한 워드(FG)가 ROM(59)에 기억되고 대응하는 상이한 기간(SG)에 판독되어, 보정되어진 왜곡의 형태에 따라 한 세그먼트 기간에서 다른 세그먼트 기간까지 클럭(GCK)의 주파수를 변화시킨다.
출력 워드 HORLINE에 의해 또한 제어되는 제6도의 멀티플렉서 유닛(60)은 멀티플렉서 동작에 의해 각각의 클럭 WRITE 및 GCK을 제1도의 대응하는 신호 라인에 공급해서, 각기 제3d도, 제3e도, 제3c도 및 제3b도에 도시된 시간에 클럭 신호(230f, 203g, 230h 및 230i)를 발생한다.
제6도의 발진기(62)의 출력 신호(VCg)는 제3b도의 시간(t3와 t4)간에 존재하는 시간(td) 직전의 시간(T2H)이후에 시간(td)만큼 지연되는 예를들어, 제3b도의 시간(t4)에서 개시하는 멀티플렉서 유닛(60)에 클럭 신호(GCK)로서 결합된다. 가변의 지연 시간(td)의 양은 이후 설명될 바와같이, 제6도의 프로그램 가능 펄스 발생기(67)에 의해 AND 게이트(63)의 입력 단자(63a)에 공급되는 제3h도의 제어 펄스(Gdl)에 의해 제어된다.
워드 HORLINE는 어드레스 워드를 메모리(66)에 공급한다. 워드 HORLINE의 대응하는 상태에 따라 선택되는 메모리(66)의 포트(66a)에서의 출력 워드(Gdwd)는 프로그램 가능 펄스 발생기(67)에 결합된다.
펄스 발생기(67)는 예로, 제3f도의 각각의 시간(T2H)에 일련의 주파수 분주기 중의 분주기(55)로부터 제6도와 클럭 펄스(D2H)의 대응하는 리딩 에지를 수신한다. 펄스 발생기(67)는 워드(Gdwd)의 값에 따라 결정된 숫자까지 제6도의 클럭 WRITE 펄스를 카운트한다. 이러한 카운팅 동작은, 예로, 제3f도의 시간(T2H)에서 클럭(D2H)의 리딩 에지의 발생으로 시작된다. 이러한 카운팅 동작의 종료시에, 발생기(67)는 시간(T2H+ td)에 예로, 제3h도의 타이밍도의 시간(t4)에 발생되는 제6도의 펄스(Gdl)의 리딩 에지를 발생한다. 예를들어, 각각의 펄스(Gdl)의 펄스 폭(tDW)은 제1도의 1-H 지연 유닛(437)과 같은 1-H 지연 유닛에 기억된 모든 샘플의 판독을 용이하게 하기에 충분할만큼 길다.
각각의 펄스(Gdl)의 제3h도의 기간(tDW) 동안, 제6도의 AND 게이트(63)는 VCO(62)의 출력 신호(VCg)를 멀티플렉서(60)에 결합시켜, 신호(GCK)의 대응하는 판독 클럭킹 에지를 제공한다. 신호(Gdl)가 없는 기간 동안, 제6도의 신호(VCg)는 AND 게이트(63)에 의해 차단된다.
본 발명이 한 특징에 따라, 대응하는 비디오 라인 주기에서 샘플 판독 개시 시간인 시간(T2H+ td)은 예로, 라인-대-라인 위주로 프로그램될 수도 있다. 대안으로, 주어진 그룹내의 모든 라인에 대해, 동일한 지연으로 라인 그룹 위주로 프로그램될 수도 있다.
본 발명의 또다른 특징에 따라, 예로 VCO(62)의 신호(VCg)의 주파수는 예로, 신호(GCK)가 제1도의 비디오 장치(150)에 의해 달리 사용되지 않는 기간중에 측정된다. 제6도의 신호(VCg)의 주파수의 측정은 주파수 제어 신호(PH)를 제공하기 위하여 신호(VCg)의 위상과 클럭 신호(CL)의 위상을 비교하는 위상 검출기(68)에 의해 이루어진다. 신호(VCg)의 주파수는 이하 설명될 바와같이, 메모리(59)의 워드(FG)를 측정하므로 제어된다.
신호(PH)는 제1도의 비디오 장치(50)의 통상적이고 연속적인 동작에 예로, 수직 리트레이스 기간 동안 제6도의 신호(PH)를 샘플화하고, 신호(SH)를 제공하기 위해 그다음 샘플링 주기까지 샘플화된 값을 홀드하는 샘플-및-홀드(sample-and-hold)또는 트랙-및-홀드(track-and-hold) 유닛(69)의 입력 단자에 결합된다. 샘플링 시간은 수직 동기 신호(Vs)에 의해 제어된다. 통상적인 동작중의 주기 동안, 클럭(GCK)이 클럭(230f 내지 230i)을 형성하기 위해 클럭킹 신호를 제공할 것이 요구될 때와 같이, 측정이 행해질 필요가 없을 때, 샘플-및-홀드 유닛(69)은 선행의 측정 주기의 끝에서 신호(PH)의 값에 의해 설정되는 일정한 신호(SH)를 제공한다. 신호(SH) 및 워드(FG) 둘다는 VCO(62)의 신호(VCg)의 주파수를 제어한다. 측정 동안 메모리(59)의 워드(FG)는 VCO(62)가 적절히 측정될 때, 이러한 워드(FG)의 값에 대해서 예상된 신호(VCg)의 대응하는 선정된 주파수를 초래해야 하는 선정된 측정값을 포함하도록 선택된다. 이러한 주파수는 측정 시간 이외의 시간의 신호(VCg)의 주파수와 상이할 수도 있다. 예로, 이러한 예상된 주파수는 클럭(CL)의 주파수와 같을 수도 있다. 이러한 예상된 주파수로부터의 임의의 이탈은 신호(SH)에 의해 교정된다. 이러한 구성에 의해 주파수의 교정이 워드(FG)의 1값에 대해 수행되는 단일점 보정을 제공한 다중점 보정법이 사용될 수도 있음을 알아야 한다. 이러한 방법에서, 신호(SH)의 상이한 값은 측정 동안 각기 상이한 값의 측정 워드(FG)를 대응하게 인가하므로 측정 기간 동안 얻어질 수도 있다. 이러한 신호(SH)의 상이한 값은 조정 기간 이외의 기간의 사용에 대해선 개별적으로 기억될 수도 있다. 이러한 다중점 교정 방법에선, 측정 기간 이외의 기간에 인가되는 워드(FG)의 값은 측정 기간 이외의 기간에 발진기를 측정하기 위해 발진기의 제어 단자에 결합되어질 신호(SH)의 특정의 기억값을 선택하는데 사용될 수도 있다.
각각의 판독 클럭 발생기(64' 및 64)는 제1도의 유닛(433' 및 433)에 대해 대응하는 샘플 판독 클럭을 발생시키기 위해 판독 클럭 발생기(64)와 유사하게 동작한다. 유사한 방식으로, 제6도의 각각의 프로그램 가능 펄스 발생기(67' 및 67)는 프로그램 가능 펄스 발생기(67)와 유사하게 동작한다. 따라서 제1도의 신호(G2H및 R2HB2H)는 다른 두개와는 관계없이 독자적으로 각각 발생될 수도 있는 제6도의 클럭 신호(GCK, RCK및 BCK)에 의해 개별적으로 제어될 수도 있다.
컨버젼스 에러 또는 좌우 왜곡과 같이, 다양한 다른 형태의 래스터 왜곡이 제1도의 구성에 의해 교정될 수도 있음을 이해해야 한다. 예로, 컨버젼스 왜곡은 CRT 스크린에 컨버젼스를 발생시키기 위하여 CRT의 대응하는 전자총에 의해 형성된 픽셀이 대응하는 주사 라인의 적당한 장소에 나타나도록 개별적이고 독자적으로 클럭(GCK, RCK및 BCK)을 제어하므로 얻어질 수도 있다.

Claims (19)

  1. 인입한 비월된 비디오 신호에 응답하여, 비디오 디스플레이 장치의 대응하는 디스플레이 라인의 대응하는 다수의 픽셀 위치에 디스플레이하기 위해, 상기 비월된 비디오 신호로부터 파생된 다수의 픽셀 신호를 주어진 비디오 라인 신호에 포함하는 비-비월된 비디오 신호를 발생시키며; 보상이 행해지지 않으면, 상기 픽셀 신호의 비-비월된 디스플레이 동안 틀린 픽셀 위치를 초래하는 왜곡을 당하며; 상기 비월된 비디오 신호에 결합되어, 상기 비월된 비디오 신호의 화상 정보를 기억하는 메모리를 포함하는 비디오 디스플레이 장치에 있어서, 상기 메모리(434 내지 437)에 결합되어, 변화하는 클럭 신호(VCg)에 응답하여, 상기 메모리(434 내지 437)에 기억된 상기 다수의 픽셀 신호를 발생시키는 제1의 수단과; 상기 왜곡에 따라 변화하는 보정 신호(FR, FG및 FB)를 발생시키는 제2수단(59)및 ; 상기 보정 신호(FG, FR, FB)에 응답하여, 상기 틀린 픽셀 위치에 대해 보상하기 위해 상기 변화하는 클럭 신호(VCg)에 따라 변화하는 방식으로 제1의 수단이 상기 다수의 픽셀 신호를 발생하게, 상기 보정 신호에 따라 변화하는 상기 변화하는 클럭 신호(VCg)를 발생시키는 제3의 수단(64)을 구비하는 것을 특징으로 하는 비디오 디스플레이 장치.
  2. 제1항에 있어서, 상기 제3의 수단(64)은 상기 보정 신호(FG, FR, FB)에 따라 상기 변화하는 클럭 신호(VCg)의 주파수를 변화시키는 것을 특징으로 하는 비디오 디스플레이 장치.
  3. 제2항에 있어서, 상기 메모리에 결합된 상기 변화하는 클럭 신호(VCg)로 인해, 상기 변화하는 클럭 신호(VCg)의 변화하는 주파수에 따르는 속도로 상기 픽셀 신호가 상기 메모리로부터 판독되는 것을 특징으로 하는 비디오 디스플레이 장치.
  4. 제1항에 있어서, 상기 인입한 비월된 비디오 신호(130)에 응답하여, 상기 비디오 디스플레이 장치의 상기 디스플레이 라인에 주사되게 하기 위해 상기 비디오 디스플레이 장치의 편향 권선에 결합되는 편향 사이클 형성 신호를 발생시키는 수단(430)및, 상기 보정 신호 및 상기 클럭 신호에 응답하여, 상기 디스플레이 라인에 대응하는 상기 주어진 비디오 라인 신호가 래스터 왜곡을 보정하기 위해, 상기 보정 신호에 따라 결정되는 대응하는 가변 지연만큼 상기 편향 싸이클 형성 신호에 비해 지연되게 상기 클럭 신호를 지연시키는 수단(63)을 더 포함하는 것을 특징으로 하는 비디오 디스플레이 장치.
  5. 제1항에 있어서, 상기 인입한 비월된 비디오 신호(130)에 포함된 동기 신호에 응답하여, 상기 제어신호의 주어진 상태가 상기 비-비월된 비디오 신호의 상기 비디오 라인의 적어도 대응하는 부분과 대응하는 상기 비-비월된 비디오 신호의 대응하는 부분과 관련되도록, 상기 비-비월된 비디오 신호의 주어진 기간 동안 발생하는 다수의 상태를 가진 제어 신호를 발생시키는 순차 수단(433)을 더 포함하는데, 상기 보정 신호를 발생하는 상기 제2의 수단은 상기 제어 신호에 따라 상기 제2의 수단의 출력 신호로서 상기 보정 신호를 제공하기 위해 상기 제어 신호의 상기 주어진 상태가 제2의 메모리(59, 66)의 대응하는 위치를 선택하도록, 상기 제어 신호에 응답하는 상기 제2의 메모리(59, 66)를 포함하는 것을 특징으로 하는 비디오 디스플레이 장치.
  6. 제5항에 있어서, 상기 제어 신호의 상기 주어진 상태가 상기 비-비월된 비디오 신호의 상기 비디오 라인 신호의 대응하는 세그먼트와 대응하는 것을 특징으로 하는 비디오 디스플레이 장치.
  7. 제5항에 있어서, 상기 제2의 메모리(59, 66)의 출력 신호가 비-비월된 비디오 신호의 대응하는 비디오 라인 신호와 관련되고 상기 장치는 상기 제2의 메모리(59, 66)의 상기 출력 신호에 응답하여, 상기 제2의 메모리(59, 66)의 상기 출력 신호에 따라 결정되는 가변량만큼 상기 비디오 라인 신호를 지연시키는 수단(63)을 더 포함하는 것을 특징으로 하는 비디오 디스플레 장치.
  8. 제7항에 있어서, 상기 제2의 메모리(59, 66)의 상기 출력 신호는 상기 보정 신호에 따라, 상기 제2의 메모리(59, 66)의 상기 출력 신호가 상기 비디오 라인 신호의 제1의 다수내에 포함되는 각각의 비디오 라인 신호와 관련될시에는 동일한 방식으로 변화하고, 상기 제2의 메모리(59, 66)의 상기 출력 신호가 상기 비디오 라인 신호의 제2의 다수에 포함되는 주어진 비디오 라인과 관련될시에는 상이한 방식으로 변화하는 것을 특징으로 하는 비디오 디스플레이 장치.
  9. 제5항에 있어서, 상기 제2의 메모리(59, 66)의 상기 출력 신호가 제1및 제2의 파트를 포함하며; 상기 제3의 수단(64)이 제어된 발진기(62)를 포함하며; 상기 출력 신호의 상기 제1의 파트는 상기 제2의 메모리(59, 66)의 상기 출력 신호의 상기 제1의 파트의 대응하는 변화에 따라 변화하는 가변 주파수로 상기 제어된 발진기(62)의 출력 신호(VCg)를 발생하기 위해 제어된 발진기(62)에 결합되며; 상기 제3의 수단(64)은 상기 제어된 발진기(62)이 상기 출력 신호(VCg)에 응답하여, 상기 제어된 발진기(62)의 상기 출력 신호(VCg)의 상기 변화하는 주파수에 따라 변화하는 주파수로 상기 가변하는 클럭 신호를 발생시키는 수단(63)을 더 포함하는 것을 특징으로 하는 비디오 디스플레이 장치.
  10. 제9항에 있어서, 상기 제3의 수단(64)은 제2의 메모리의 상기 출력 신호의 상기 제2의 파트에 응답하여, 상기 주어진 비디오 라인 신호와 관련되는 게이팅 신호를 발생하는 수단(67)과; 가변하고 상기 출력 신호의 상기 제2의 파트에 따라 결정되는 량만큼 상기 게이팅 신호를 지연시키는 수단(66) 및; 상기 게이팅 신호와 상기 발진기의 상기 출력 신호에 응답하여, 상기 발진기의 상기 출력 신호로부터 상기 게이팅 신호에 따라 지연되는 상기 변화하는 클럭 신호를 발생시키는 지연된 게이팅 수단(63)을 더 포함하는 것을 특징으로 하는 비디오 디스플레 장치.
  11. 제9항에 있어서, 측정 동안, 선정된 값에 따라 정해진 주파수로 상기 제어된 발진기(62)의 상기 출력 신호를 획득하기 위해, 상기 제2의 메모리(59, 66)의 출력 신호의 상기 제1의 파트의 상기 선정된 값을 상기 제어된 발진기(62)에 인가시키는 수단(57, 61)과; 공지된 제2의 주파수의 신호의 신호원(50)과; 상기 공지된 제2의 주파수의 신호와 상기 발진기의 상기 출력 신호 둘다에 응답하여, 사기 제2의 주파수와 상기 선정된 값이 인가될시에의 상기 제어된 발진기(62)의 주파수간의 주파수 차를 나타내는 제2의 제어 신호(PH)를 발생시키는 위상 검출기(62)및; 상기 제2의 제어 신호(PH)에 응답하여, 상기 공지된 제2의 주파수로 상기 신호의 주파수에 따르도록 상기 제어된 발진기의 상기 출력 신호의 주파수를 측정하기 위해 상기 제어된 발진기(62)에 결합된 제3의 제어 신호(SH)를 발생시키는 샘플 수단(69)을 더 포함하는 것을 특징으로 하는 비디오 디스플레이 장치.
  12. 제11항에 있어서, 상기 제2의 제어 신호(PH)의 주어진 변화는 상기 측정 기간 동안에만 상기 제3의 제어 신호(SH)에 영향을 미치는 것을 특징으로 하는 비디오 디스플레이 장치.
  13. 제11항에 있어서, 상기 샘플 수단은 트랙 및 홀드 회로(69)를 포함하며, 상기 제어된 발진기(62), 상기 트랙-및-홀드 회로(69) 및 상기 위상 검출기(68)는 상기 측정 기간동안 위상동기 루프 회로를 형성하는 것을 특징으로 하는 비디오 디스플레이 장치.
  14. 제11항에 있어서, 상기 측정 기간은 상기 비디오 디스플레이 장치의 대응하는 편향 싸이클에 발생하는 것을 특징으로 하는 비디오 디스플레이 장치.
  15. 제11항에 있어서, 상기 제어 신호의 주어진 상태가 상기 비디오 라인 신호의 대응하는 세그먼트와 대응하고, 상기 발진기(62)와 상기 출력 신호의 상기 주파수는 상기 세그먼트가 형성되는 기간 전체에 걸쳐 실제로 변화되지 않은채 유지되는 것을 특징으로 하는 비디오 디스플레이 장치.
  16. 제1항에 있어서, 상기 제3의 수단(64)은 제1의 기간 동안 상기 비-비월된 비디오 신호를 형성하기 위해, 상기 메모리(434 내지 437)를 클럭하는 상기 가변하는 클럭 신호를 발생시키는데 사용된 출력 신호를 발생시키는 제어된 발진기(62)를 포함하고; 상기 장치는 상기 제어된 발진기(62)의 상기 출력 신호에 응답하여, 상기 가변하는 클럭 신호가 상기 비-비월된 비디오 신호의 형성에 영향을 미치지 않으면, 제2의 기간 동안 상기 제어된 발진기(62)의 주파수를 측정하는 수단(68, 69)을 더 포함하는 것을 특징으로 하는 비디오 디스플레이 장치.
  17. 제16항에 있어서, 상기 제2의 기간은 상기 비디오 디스플레이 장치의 편향 싸이클의 대응하는 부분동안 발생하는 것을 특징으로 하는 비디오 디스플레이 장치.
  18. 제17항에 있어서, 상기 제어된 발진기(62)은 측정은 상기 비디오 디스플레이 장치의 편향 싸이클의 수직 리트레이스 기간 동안 행해지는 것을 특징으로 하는 비디오 디스플레이 장치.
  19. 제1항에 있어서, 상기 화상 정보는 제1의 속도로 상기 메모리(434 내지 437)에 기억되고 상기 비월된 비디오 신호에 비해 시간 압축된 상기 비-비월딘 비디오 신호를 발생하기 위해 더 빠른 속도로 상기 메모리로부터 판독되며; 상기 제3의 수단(64)은 상기 보정 신호에 따라 상기 가변하는 클럭 신호의 주파수를 변화시키고; 상기 가변하는 클럭 신호로 인해, 시간-압축 및 왜곡 보상이 상기 메모리(434 내지 437)에서 동시에 행해지도록, 상기 제1의 속도 및 더 빠른 속도중 어느 하나가 상기 가변하는 클럭 신호의 주파수에 따라 결정되는 것을 특징으로 하는 비디오 디스플레이 장치.
KR1019870007085A 1986-07-03 1987-07-03 비디오 디스플레이 장치 KR960013315B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US????881,710 1986-07-03
US881710 1986-07-03
US06/881,710 US4730216A (en) 1986-07-03 1986-07-03 Raster distortion correction circuit

Publications (2)

Publication Number Publication Date
KR880002139A KR880002139A (ko) 1988-04-29
KR960013315B1 true KR960013315B1 (ko) 1996-10-02

Family

ID=25379038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870007085A KR960013315B1 (ko) 1986-07-03 1987-07-03 비디오 디스플레이 장치

Country Status (8)

Country Link
US (1) US4730216A (ko)
JP (1) JPH07121102B2 (ko)
KR (1) KR960013315B1 (ko)
CA (1) CA1262490A (ko)
DE (1) DE3722092C2 (ko)
FR (1) FR2605476B1 (ko)
GB (1) GB2192520B (ko)
HK (2) HK23196A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0421523B1 (en) * 1989-10-02 1995-06-28 Koninklijke Philips Electronics N.V. Colour display tube system with reduced spot growth
CA2038780C (en) * 1990-03-26 1995-10-24 Todd J. Christopher Adjustable video/raster phasing for horizontal deflection system
US5327051A (en) * 1990-07-19 1994-07-05 Rca Thomson Licensing Corporation Deflection system with a pair of quadrupole arrangements
US5028850A (en) * 1990-07-19 1991-07-02 Rca Licensing Corporation Deflection system with a controlled beam spot
DE4102993A1 (de) * 1991-02-01 1992-08-06 Philips Patentverwaltung Schaltungsanordnung zur zeitbasis-transformation eines digitalen bildsignals
US6404146B1 (en) 2001-01-31 2002-06-11 Innovision Corporation Method and system for providing two-dimensional color convergence correction

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3893174A (en) * 1972-07-01 1975-07-01 Tokyo Shibaura Electric Co Colour television receiver
DE3068551D1 (en) * 1980-10-31 1984-08-16 Ibm Cathode ray tube drive circuitry
US4600945A (en) * 1983-03-31 1986-07-15 Rca Corporation Digital video processing system with raster distortion correction
JPS59201583A (ja) * 1983-04-28 1984-11-15 Sony Corp テレビジヨン受像機
EP0162123B2 (de) * 1984-05-23 1992-03-04 Deutsche ITT Industries GmbH Verfahren und Schaltungsanordnung zur digitalen Ablenkkorrektur von Fernsehbildröhren
US4598309A (en) * 1984-05-29 1986-07-01 Rca Corporation Television receiver that includes a frame store using non-interlaced scanning format with motion compensation
US4670772A (en) * 1984-12-28 1987-06-02 Rca Corporation Raster distortion correction for progressive scan television system
US4630098A (en) * 1985-07-31 1986-12-16 Rca Corporation Progressive scan display system with correction for non-standard signals

Also Published As

Publication number Publication date
US4730216A (en) 1988-03-08
DE3722092C2 (de) 1996-03-28
KR880002139A (ko) 1988-04-29
HK22896A (en) 1996-02-16
GB2192520A (en) 1988-01-13
JPH07121102B2 (ja) 1995-12-20
JPS6327182A (ja) 1988-02-04
GB8714912D0 (en) 1987-07-29
DE3722092A1 (de) 1988-01-07
FR2605476A1 (fr) 1988-04-22
HK23196A (en) 1996-02-16
CA1262490A (en) 1989-10-24
FR2605476B1 (fr) 1993-09-17
GB2192520B (en) 1991-02-13

Similar Documents

Publication Publication Date Title
US4364090A (en) Method for a compatible increase in resolution in television systems
KR100195362B1 (ko) 색도 처리 시스템
CA1231172A (en) Decoder for extracting a 4:3 aspect ratio signal from a high definition television signal
US5398083A (en) Convergence correction apparatus for use in a color display
US4600945A (en) Digital video processing system with raster distortion correction
GB2087193A (en) Synchronizing system for television signals
US4595953A (en) Television receiver having character generator with burst locked pixel clock and correction for non-standard video signals
KR100191408B1 (ko) 수직 리세트 발생 시스템
US4414571A (en) Television receiver
US4651209A (en) Television display system with increased field frequency
US4689676A (en) Television video signal synchronizing apparatus
JPH0370374A (ja) 表示システム
KR960013315B1 (ko) 비디오 디스플레이 장치
KR940006592B1 (ko) 독출스타아트펄스 발생회로
US4722007A (en) TV receiver having zoom processing apparatus
US4680510A (en) Color monitor with improved synchronization
EP0180450A2 (en) Television display apparatus having character generator with non-line-locked clock
KR930012093B1 (ko) 순차 주사 비데오 표시장치
KR930011968B1 (ko) 디지탈 수직 비임 랜딩 보정 회로
CA1223337A (en) Deflection control apparatus for a beam index color television receiver
US3990107A (en) Circuit for automatically controlling horizontal scanning frequency
EP0010433B1 (en) Continuous motion flying spot telecine
GB2050729A (en) Television horizontal afpc systems
EP0241284B1 (en) Television display system
EP0584824A2 (en) Oscillator circuit suitable for picture-in-picture system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990910

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee