PT1942622E - Sincronização de portadora utilizando um preâmbulo e blocos piloto dispersos - Google Patents

Description

DESCRIÇÃO

"SINCRONIZAÇÃO DE PORTADORA UTILIZANDO UM PREÂMBULO E BLOCOS PILOTO DISPERSOS"

CAMPO DA INVENÇÃO A presente invenção refere-se a sistemas de comunicação e, mais particularmente, a sistemas de radiodifusão digital.

ANTECEDENTES DA INVENÇÃO

Os sistemas de radiodifusão aderiram à procura de transmissões de alta qualidade possibilitadas pela tecnologia digital. A revolução digital transformou o fornecimento de serviços de banda larga, incluindo programação áudio e video, bem como transmissão de dados. Os sistemas de comunicação por satélite surgiram como uma solução viável para suportar estes serviços de banda larga. Como tal, uma modulação e codificação eficiente de potência e largura de banda são altamente desejáveis em sistemas de comunicação por satélite para proporcionar uma comunicação fiável através de canais de comunicação ruidosos. Em aplicações de radiodifusão suportadas por esses sistemas, utilizam-se, em grande medida, modems de modo continuo. Códigos que têm um bom desempenho em ambientes de baixa relação sinal-ruido (SNR) estão em conflito com estes modems no que se refere à sincronização (e. g., fase da portadora e frequência da portadora). 1

Os sistemas de radiodifusão digital convencionais requerem a utilização de símbolos de treino adicionais, além dos bits de cabeçalho normais, numa estrutura de trama para os seus processos de sincronização. 0 aumento no cabeçalho é, particularmente, requerido quando a relação Sinal-para-Ruído (SNR) é baixa; um ambiente deste tipo é típico quando se utilizam códigos de desempenho elevado em associação com modulação de alto nível. Tradicionalmente, os modems de modo contínuo utilizam um circuito de controlo de realimentação para adquirir e captar a frequência e fase da portadora. Neste processo de sincronização, os campos de dados codificados por FEC (Correcção Antecipada de Erros), e. g., preâmbulos de um código de bloco, que contêm símbolos de dados conhecidos, são simplesmente ignorados. Estas abordagens convencionais que são meramente baseadas em circuitos de controlo de realimentação têm tendência a ter um ruido de fase em Radiofrequência (RF) e ruído térmico provocando taxas de deslizamento de ciclo elevadas e um patamar de saturação de taxas de erro no desempenho de receptor global. Assim, estas abordagens são sobrecarregadas com um cabeçalho aumentado em termos de símbolos de treino para um determinado desempenho visado, além de um intervalo de aquisição limitado e um tempo de aquisição demorado. Além disso, estas técnicas de sincronização convencionais são dependentes do esquema de modulação particular, prejudicando, desse modo, a utilização flexível de esquemas de modulação. 0 documento EP 1059786A divulga um receptor que proporciona a sincronização de portadora ao estimar valores de fase de um sinal de portadora utilizando campos de cabeçalho. Há uma necessidade de um sistema de comunicação digital que proporcione uma abordagem de sincronização que seja simples de 2 implementar e implique o menor número possível de símbolos de treino. Também há uma necessidade de proporcionar uma técnica de sincronização que seja flexível de modo a proporcionar independência de modulação.

SUMÁRIO DA INVENÇÃO

Estas e outras necessidades são resolvidas pela presente invenção, em que uma abordagem para proporcionar sincronização de portadora num sistema de radiodifusão digital e interactivo utiliza códigos baseados em Matrizes de Teste de Paridade Esparsas (LDPC) e esquemas de modulação de nível mais elevado. Ao contrário dos modems de modo contínuo convencionais, o método de sincronização de portadora estima a frequência e fase da portadora, segmento a segmento e capta, continuamente, a frequência da portadora entre segmentos. 0 preâmbulo de uma trama de FEC (Correcção Antecipada de Erros) e blocos piloto (í. e., símbolos piloto agregados) que auxiliam a sincronização da portadora, servem como limites dos segmentos. Numa forma de realização exemplificativa, um processo de inserção de símbolos piloto divide a palavra de código FEC em múltiplos segmentos de código e insere um bloco piloto na forma de uma única palavra (UW) antes de cada segmento de código da trama de camada física. 0 preâmbulo e blocos piloto servem como um bloco de treino. 0 processo de sincronização da portadora utiliza o bloco de treino para estimar a frequência e fase da portadora e reinicializa o circuito de seguimento de fase para cada novo segmento. 0 processo de aquisição de frequência implica o cálculo de uma autocorrelação de um sinal de onda contínua (CW) desprovido de dados. A frequência da portadora do sinal recebido é estimada com base numa soma ponderada da fase desenrolada dos valores de 3 autocorrelação acumulados. No que se refere ao seguimento de frequência, uma estrutura de correcção antecipada é implementada para gerar estimativas e para actualizar a frequência da portadora, uma vez por trama LPDC, com base nas estimativas de fase do bloco de treino (i. e., preâmbulo e UW) . Quanto ao seguimento de fase, utiliza-se uma arquitectura de Circuito de Bloqueio de Fase (PLL) de Dois Varrimentos com um detector de fase de Probabilidade Máxima (ML). 0 PLL de Dois Varrimentos segue a fase da portadora, segmento a segmento, para estimar a fase da portadora com base nas amostras passadas e futuras ao varrer o segmento de dados tanto na direcção directa como inversa. Um segmento é um segmento de código. A configuração supracitada reduz, de um modo vantajoso, a necessidade de introduzir cabeçalho adicional para sincronização da portadora, reduz, drasticamente, a taxa de deslizamento de ciclo e limita o seu impacto de propagação de erro e funciona bem em ambientes com uma baixa Relação Sinal-Ruido (SNR), proporcionando uma boa imunidade contra ruido térmico e ruido de fase. Além disso, o processo de estimação de frequência proporciona um intervalo de aquisição de frequência alargado e um tempo de aquisição curto.

De acordo com um aspecto de uma forma de realização da presente invenção, é divulgado um método para proporcionar sincronização de portadora num sistema de radiodifusão digital e interactivo. 0 método inclui receber uma trama transmitida de acordo com um sinal de portadora, em que a trama inclui uma pluralidade de segmentos separados por uma pluralidade de campos de cabeçalho e os campos de cabeçalho incluem um preâmbulo e blocos piloto correspondendo aos segmentos respectivos. 0 método também inclui gerar valores de fase estimados associados ao sinal de portadora com base nos campos de cabeçalho, em que, para cada dos segmentos, os valores de fase de portadora 4 estimados dos campos de cabeçalho correspondem a um início e um fim do segmento. 0 método também inclui estimar a fase do sinal de portadora associado a um campo de dados aleatórios no interior do segmento com base nos valores de fase estimados e dados aleatórios. 0 método inclui, ainda, estimar a fase do sinal de portadora associado com um campo de dados aleatórios no interior do segmento com base nos valores de fase estimados e dados aleatórios; e estimar a frequência do sinal de portadora com base nos campos de cabeçalho. 0 passo para estimar a fase é executado na trama, segmento a segmento. De igual modo, o método inclui estimar um valor de uma frequência de portadora instantânea a partir dos valores de fase de portadora estimados com base nos campos de cabeçalho. 0 método também inclui, para cada um dos segmentos, executar um varrimento de fase directo através do campo de dados aleatórios do segmento utilizando um circuito de bloqueio de fase inicializado com o valor de fase de portadora estimado a partir do campo de cabeçalho no início do segmento. Além disso, o método inclui, para cada um dos segmentos, executar um varrimento inverso através do campo de dados aleatórios do segmento utilizando um circuito de bloqueio de fase inicializado com o valor de fase de portadora estimado a partir do campo de cabeçalho no fim do segmento e do valor de frequência de portadora instantânea estimado, em que a frequência de portadora instantânea é eliminada antes do varrimento directo e varrimento inverso. Além disso, o método inclui determinar se o varrimento directo ou o varrimento inverso está em sincronização; e calcular as estimativas finais de fase de portadora através do campo de dados aleatórios combinando o valor de frequência de portadora instantânea estimado, as estimativas de fase do varrimento directo e as estimativas de fase do varrimento inverso. 5

BREVE DESCRIÇÃO DOS DESENHOS A presente invenção é ilustrada a titulo de exemplo e de modo não limitativo nas figuras dos desenhos em anexo e em que algarismos de referência semelhantes designam elementos semelhantes e em que: A FIG. 1 é um diagrama de um sistema de radiodifusão digital configurado para utilizar códigos baseados em Matrizes de Teste de Paridade Esparsas (LDPC) de acordo com uma forma de realização da presente invenção; A FIG. 2 é um diagrama de um transmissor exemplificativo empregue na instalação de transmissão digital do sistema da FIG. 1; A FIG. 3 é um diagrama de um modem digital exemplificativo no sistema da FIG. 1;

As FIGs. 4A e 4B são, respectivamente, um diagrama de uma estrutura de trama exemplificativa utilizada no sistema da FIG. 1 e um fluxograma de um processo para inserir blocos piloto na estrutura de trama, de acordo com uma forma de realização da presente invenção;

As FIGs. 5A e 5B são fluxogramas de um processo de aquisição de frequência de acordo com uma forma de realização da presente invenção; A FIG. 6 é um fluxograma de um processo de seguimento de frequência de acordo com uma forma de realização da presente invenção; 6 A FIG. 7 é um diagrama de um módulo de sincronização de portadora que funciona com blocos piloto adicionais para modulação por deslocamento de fase (PSK) de 8 niveis numa Relação Sinal-Ruido (SNR) baixa de acordo com uma forma de realização da presente invenção; A FIG. 8 é um diagrama de um processo de Circuito de Bloqueio de Fase (PLL) de Dois Varrimentos que funciona sobre a estrutura de trama da FIG. 4A, de acordo com uma forma de realização da presente invenção; A FIG. 9 é um diagrama de um PLL utilizado num PLL de Dois Varrimentos de acordo com uma forma de realização da presente invenção; A FIG. 10 é um fluxograma de um processo de Circuito de Bloqueio de Fase (PLL) de Dois Varrimentos de acordo com uma forma de realização da presente invenção; A FIG. 11 é um diagrama de um filtro de malha utilizado no processo de Circuito de Bloqueio de Fase (PLL) de Dois Varrimentos da FIG. 10; A FIG. 12 é um diagrama de um módulo de sincronização de portadora que funciona sem blocos piloto adicionais para modulação de deslocamento de fase em quadratura de acordo com um aparelho relacionado; A FIG. 13 é um fluxograma de um processo secundário de sintonização fina do processo de aquisição de frequência utilizado no módulo de sincronização de portadora da FIG. 12; 7 A FIG. 14 é um fluxograma de um processo de seguimento de frequência utilizado no módulo de sincronização de portadora da FIG. 12; A FIG. 15 é um fluxograma da etapa de combinação de fase do processo de Circuito de Bloqueio de Fase (PLL) de Dois Varrimentos da FIG. 10; e A FIG. 16 é um diagrama de um sistema informático que pode executar os vários processos associados com a sincronização de portadora de acordo com formas de realização da presente invenção.

DESCRIÇÃO DA FORMA DE REALIZAÇAO PREFERIDA

Descreve-se um aparelho, método e software para proporcionar, eficientemente, a sincronização de portadora num sistema de radiodifusão digital e interactivo. Na descrição que se segue, para os propósitos de explicação, enunciam-se inúmeros pormenores específicos de modo a proporcionar uma compreensão exaustiva da presente invenção. É evidente, no entanto, que, para os especialistas na técnica, a presente invenção pode ser implementada sem estes pormenores específicos ou com uma configuração equivalente. Noutros casos, mostram-se estruturas e dispositivos bem conhecidos na forma de diagramas de blocos de modo a evitar confundir desnecessariamente a presente invenção. A FIG. 1 é um diagrama de um sistema de radiodifusão digital configurado para utilizar códigos baseados em Matrizes de Teste de Paridade Esparsas (LDPC) de acordo com uma forma de realização da presente invenção. O sistema 100 de comunicações 8 digitais inclui uma instalação 101 de transmissão digital que gera formas de onda de sinais para radiodifusão através de um canal 103 de comunicação para um ou mais modems 105 digitais. De acordo com uma forma de realização da presente invenção, o sistema 100 de comunicação é um sistema de comunicação por satélite que suporta, por exemplo, serviços de radiodifusão áudio e vídeo, bem como serviços interactivos. Os serviços interactivos incluem, por exemplo, guias de programação electrónicas (EPG), acesso à Internet de alta velocidade, publicidade interactiva, telefonia e serviços de correio electrónico. Estes serviços interactivos também podem abranger serviços de televisão, tais como Televisão com Pagamento por Visualização, Vendas por TV, Vídeo a Pedido e serviços de

Transmissão de Vídeo e Áudio Quase a Pedido nos quais se efectua a transmissão dos mesmos programas de televisão em vários canais mas com desfasamento. Neste ambiente, os modems 105 são modems de satélite.

Estes modems 105 obtêm sincronização de portadora ao examinar os preâmbulos e palavras únicas (UW) que estão embebidos em estruturas de tramas de dados radiodifundidos (mostrado na FIG. 4), reduzindo, desse modo, a utilização de cabeçalho adicional especificamente concebido para objectivos de treino. Os modems 105 digitais são descritos mais pormenorizadamente em seguida recorrendo à FIG. 3.

Neste sistema 100 de comunicações discreto, a instalação 101 de transmissão produz um conjunto discreto de mensagens possíveis representando conteúdo informativo (e. g., áudio, vídeo, informação textual, dados, etc.); cada uma das possíveis mensagens tem uma forma de onda de sinal correspondente. Estas formas de onda de sinal são atenuadas ou, de outro modo, 9 alteradas pelo canal 103 de comunicações. Para combater o canal 103 de ruído, a instalação 101 de transmissão utiliza códigos LDPC.

Os códigos LDPC que são gerados pela instalação 101 de transmissão permitem uma implementação a alta velocidade sem implicar qualquer perda de desempenho. Estes códigos LDPC estruturados emitidos pela instalação 101 de transmissão evitam a atribuição de um pequeno número de nós de verificação aos nós de bits já vulneráveis a erros de canal devido ao esquema de modulação (e. g., 8PSK) . Tais códigos LDPC têm um processo de descodificação que pode funcionar paralelamente com outros (ao contrário dos códigos turbo), o que, de um modo vantajoso, implica operações simples, tais como adição, comparação e consulta de tabelas. Além disso, códigos LDPC concebidos cuidadosamente não exibem qualquer sinal de patamar de saturação de taxas de erro.

De acordo com uma forma de realização da presente invenção, a instalação 101 de transmissão gera, utilizando uma técnica de codificação relativamente simples, como explicado em seguida na FIG. 2, códigos LDPC com base em matrizes de teste de paridade (o que facilita um acesso a memória eficiente durante a descodificação) para comunicar com o modem 105 de satélite. A FIG. 2 é um diagrama de um transmissor exemplificativo empregue na instalação de transmissão digital do sistema da FIG. 1. Um transmissor 200 está equipado com um codificador 203 LDPC que aceita informação proveniente de uma fonte 201 de informação e emite um fluxo codificado com uma maior redundância apropriado para processamento de correcção de erros no receptor 105. A fonte 201 de informação gera k sinais a partir de um 10 alfabeto discreto, X. Os códigos LDPC são especificados com matrizes de teste de paridade. Por outro lado, a codificação de códigos LDPC requer, de um modo geral, a especificação de matrizes geradoras. Apesar de ser possível obter matrizes geradoras a partir de matrizes de teste de paridade utilizando eliminação Gaussiana, a matriz resultante já não é esparsa e o armazenamento de uma matriz geradora de grandes dimensões pode ser complexo. 0 codificador 203 gera sinais a partir do alfabeto Y para um modulador 205 utilizando uma técnica de codificação simples que aproveita apenas a matriz de teste de paridade ao impor uma estrutura à matriz de teste de paridade. Especificamente, coloca-se uma restrição à matriz de teste de paridade condicionando uma determinada parte da matriz tornando-a triangular. Esta restrição dá origem a uma perda de desempenho negligenciável e, por conseguinte, constitui um compromisso atractivo. O modulador 205 mapeia as mensagens codificadas provenientes do codificador 203 em formas de onda de sinais que são transmitidas para uma antena 207 transmissora, que emite estas formas de onda através do canal 103 de comunicação. Consequentemente, as mensagens codificadas são moduladas e distribuídas a uma antena 207 transmissora. As transmissões provenientes da antena 207 transmissora propagam-se para um modem digital, como discutido em seguida. No caso de um sistema de comunicação por satélite, os sinais transmitidos pela antena 207 são retransmitidos por meio de um satélite. A FIG. 3 é um diagrama de um modem digital exemplificativo no sistema da FIG. 1. O modem 300 digital, enquanto 11 modulador/desmodulador, suporta a transmissão e recepção de sinais provenientes do transmissor 200. De acordo com uma forma de realização da presente invenção, o modem 300 tem um módulo 301 frontal que proporciona filtragem e sincronização de temporização de símbolos dos sinais LDPC codificados recebidos da antena 303, um módulo 302 de sincronização de portadora que proporciona aquisição e seguimento de frequência e fase dos sinais emitidos pelo módulo 302 frontal. Um dispositivo 305 de inversão de mapeamento executa a inversão de mapeamento de sinais recebidos emitidos pelo módulo 302 de sincronização de portadora. Após a desmodulação, os sinais são reenviados para um descodificador 307 LDPC que tenta reconstruir as mensagens de fonte original gerar mensagens X'.

No lado da transmissão, o modem 305 utiliza um codificador 309 LDPC para codificar sinais de entrada. Os sinais codificados são, depois, modulados por um modulador 311 que pode empregar uma variedade de esquemas de modulação - e. g., BPSK (Modulação por Deslocamento de Fase Binária), QPSK, 8PSK, 16APSK (Modulação por Deslocamento de Fase-Amplitude) ou outra modulação de alto nivel. A FIG. 4A mostra um diagrama de uma estrutura de trama exemplificativa de acordo com uma forma de realização da presente invenção. A título de exemplo, mostra-se uma trama 400 codificada com LDPC que pode suportar, por exemplo, radiodifusão por satélite e serviços interactivos. Neste cenário, a estrutura de trama divide uma trama 400 LDPC (e. g., para modulação 8PSK) em 15 segmentos 401 de código (e. g., com 16 intervalos cada um e cada intervalo ocupa 90 símbolos) e insere 14 palavras únicas (UW) 403 entre dois segmentos 401. O processo de inserção das UW é explicado em seguida recorrendo à FIG. 4B. Cada UW 403, numa 12 forma de realização exemplificativa, tem 36 símbolos (PSK). Um preâmbulo 405 serve como um Cabeçalho de Camada Física (designado "PLHEADER") e ocupa um intervalo. Nesta estrutura de trama, o preâmbulo 405 e a UW 403 servem como blocos de treino; as UW 403 são inseridas como blocos piloto. Embora a trama 400 seja descrita relativamente a uma estrutura que suporta radiodifusão por satélite e serviços interactivos (e satisfazendo a norma de Radiodifusão de Vídeo Digital (DVB)-S2), reconhece-se que as técnicas de sincronização de portadora da presente invenção podem ser aplicadas a outras estruturas de trama. A FIG. 4B mostra um fluxograma de um processo para inserir um bloco piloto na estrutura de trama da FIG. 4A. Esta estrutura de piloto de treino para seguimento de fase de portadora pode ser implementada num sistema de radiodifusão digital e interactivo para combater um ruído de fase grave. No passo 411, o processo de inserção de piloto espera por um número predeterminado de símbolos (í. e., ponto de inserção). Em seguida, determina-se se a posição de piloto coincide com a posição do preâmbulo, como no passo 413. Se a posição for designada para o preâmbulo, então, o bloco piloto não é inserido (passo 415); de outro modo, o bloco piloto é inserido, conforme o passo 417.

Por exemplo, na estrutura de trama da FIG. 4A, o processo de inserção de piloto insere blocos piloto de 1440 em 1440 símbolos. Neste cenário, o bloco piloto inclui 36 símbolos piloto. Por exemplo, na estrutura 400 de camada física, o primeiro bloco piloto é, assim, inserido 1440 símbolos depois do PLHEADER, o segundo bloco piloto é inserido depois de 2880 símbolos, etc. Se a posição do bloco piloto coincidir com o 13 início da PLHEADER seguinte, então o bloco piloto não é inserido. 0 módulo 302 de sincronização de portadora (FIG. 3), de acordo com uma forma de realização da presente invenção, utiliza o preâmbulo 405 e UW 403 para sincronização de frequência e fase de portadora. Como mencionado previamente e convencionalmente, os dados codificados com FEC, que contêm símbolos de dados conhecidos (e. g., o preâmbulo 405), são ignorados em modems de modo contínuo, isto é, o preâmbulo 405 e/ou as UW 403 são utilizados para sincronização de portadora, i. e., para auxiliar a operação de aquisição e seguimento de frequência e circuito de seguimento de fase. Sendo assim, o preâmbulo 405 e as UW 403 são considerados símbolos de "treino" ou "piloto" e constituem, individual ou colectivamente, um bloco de treino. O processo de sincronização de frequência de portadora, que é descrito, posteriormente, em mais pormenor nas FIGs. 5 e 6, adopta um estimador de frequência por correcção antecipada para aquisição e seguimento de frequência. Numa forma de realização exemplificativa, o estimador só funciona no bloco de treino, por conseguinte, é independente do esquema de modulação.

As FIGs. 5A e 5B são fluxogramas de um processo de aquisição de frequência de acordo com uma forma de realização da presente invenção. Neste exemplo, um processo de aquisição de frequência é executado pelo módulo 302 de sincronização de portadora, no qual se podem empregar esquemas de modulação diferentes (e. g., BPSK, QPSK, 8PSK, 16APSK). Este processo de aquisição de frequência inclui, basicamente, dois passos. Em primeiro lugar, determina-se a autocorrelação da onda contínua (CW) desprovida de dados, conforme o passo 501. Em seguida, 14 estima-se a frequência de portadora, como no passo 503, com base numa soma ponderada da fase de autocorrelação. O cálculo da autocorrelação, como no passo 501, é descrito mais pormenorizadamente na FIG. 5B. No passo 511, a modulação de dados é eliminada com base nos modelos de treino conhecidos para obter o sinal CW. Subsequentemente, a autocorrelação é calculada no interior de uma trama LPDC, conforme passo 513, do seguinte modo:

Rf Μ = Σ Σ ^ίπ-η PÍm·* *)tó Pa *) *. m = U,£. í=0*=0 em que fé o índice de trama, sé o índice UW, k é o índice de símbolo, ps representa os símbolos de treino conhecidos e assume-se um formato de trama LDPC e 8PSK.

No passo 515, a autocorrelação é acumulada com base em diversas tramas LPDC, do seguinte modo: N-1 /=o A estimação da frequência final baseia-se na fórmula seguinte: tf l7lL< m=0 w m 3[(2L + 1)2 ~(2m + l)2] „._n [(2L + 1)2 -1](2L + 1) ’ 15 em que Ts é o período de símbolo e

Jarg[/?(1)], m = 0 A(m) = < [mod[arg(/?(n7 + l))-arg(/?(m)), 2π], m -1,..., L-l. 0 processo de aquisição de frequência acima exibe um excelente desempenho. Apenas um pequeno número de autocorrelação (L) calculado ao longo de algumas tramas (N) LDPC pode alcançar um bom desempenho, por exemplo quando L = 16, N = 5, Es/No =6,7 dB, o erro de frequência RMS (Valor Quadrático Médio) é 8.9 xlCT 5. 0 tempo de aquisição é independente do deslocamento de frequência de portadora e só é determinado pela precisão de estimação desejada. Por exemplo, se a frequência residual desejada for 3 x 1CT4, só são necessárias cinco tramas LDPC para adquirir o deslocamento de frequência com uma taxa de sucesso de 99,999%. De igual modo, o processo de estimação de frequência tem um grande intervalo de aquisição de frequência (superior a 20% da taxa de símbolos), uma variação de estimação muito pequena e funciona bem com uma baixa SNR (mesmo a 0 dB). A abordagem também é robusta relativamente ao ruído térmico e ruído de fase. Além disso, a abordagem supracitada proporciona, de um modo vantajoso, uma fácil implementação na forma de lógica digital, por exemplo, num chip VLSI (Integração em Muito Grande

Escala).

Depois da execução da etapa de aquisição de frequência de portadora, inicia-se o processo de seguimento de frequência, como discutido em seguida. A FIG. 6 é um fluxograma de um processo de seguimento de frequência de acordo com uma forma de realização da presente 16 invenção. Como salientado anteriormente, o processo de seguimento de frequência tem uma estrutura de correcção antecipada. A titulo de exemplo, o funcionamento do seguimento de frequência é explicado recorrendo a cenários que precisam de blocos piloto adicionais, e. q., modulação 8PSK com baixa SNR. No passo 601, a fase é estimada a partir do preâmbulo e das UW utilizando a fórmula seguinte: 0„=arE ΣΧ*Ρ>* ’ em que xk é o símbolo recebido, pk é o modelo de UW conhecido, Nu é o comprimento da UW.

No passo 603, a frequência é estimada do seguinte modo:

X^mod^, -0m,2π) ,m = 0,...,A/ -\,M =14 3[(2M +1)2 - {2m +1)2] Wm [(2M +1)2 -1](2Λ/ +1) em que Ns é o comprimento de segmentos de código, i. e., 16 intervalos, 1440 símbolos e Nu é o comprimento da palavra única e é igual a 36 e M é o número das UW numa trama LPDC, e. g., 14 para modulação 8PSK.

De acordo com uma forma de realização da presente invenção, o processo de seguimento de frequência estima e actualiza a frequência de portadora uma vez por trama ldpc com base nas estimativas de fase a partir do preâmbulo e UW. 17 0 esquema de seguimento de frequência acima proporciona várias vantagens. Dado que o processo é controlado posteriormente, a estabilidade não é um problema. De igual modo, o processo pode acomodar uma rampa de frequência grande (e. g., 30 KHz) porque a frequência de portadora é estimada uma vez por trama LDPC. Além disso, o processo é robusto relativamente ao ruido térmico e ruído de fase. Por exemplo, determinou-se que o erro de frequência RMS é 6,5 x 10~7 só com AWGN (Ruído Branco Gaussiano Sobreposto) e 6,2 x 10'6 com AWGN mais ruído de fase a 6,7 dB. A 0 dB, o RMS é 1,3 x 10~6 (só AWGN) e 6,3 x 10~6 (AWGN mais ruído de fase), i. e., o ruído de fase é a fonte dominante do erro de estimação. A FIG. 7 mostra um diagrama de um módulo de sincronização de portadora que funciona no modo de seguimento com blocos piloto que auxiliam a sincronização de portadora para uma modulação 8PSK com baixa SNR, de acordo com uma forma de realização da presente invenção. Um sinal recebido é recebido e reenviado para um filtro 701 adaptado . Um estimador 703 de frequência com correcção antecipada i (FF) obtém uma nova estimativa de frequência uma vez por trama LDPC e insere a estimativa num filtro 712 de malha e, depois, num misturador 705 de banda larga para corrigir o deslocamento de frequência. O filtro 701 adaptado emite a UW para um estimador 707 de fase da UW e os dados aleatórios são extraídos do sinal recebido para um estimador 709 de fase de portadora de bloco que gera estimativas de fase de um segmento de código para um misturador 713 com base nos dados aleatórios e nas estimativas de fase associados com as UW. O estimador 707 de fase da UW emite as estimativas de fase da UW para o estimador 703 de frequência de portadora FF, conforme a entrada proveniente da FSM (Máquina de Estados Finitos) 711 de sincronização de trama que determina a 18 localização das UW. 0 filtro 701 adaptado também fornece o sinal recebido ao misturador 713 que, por sua vez, emite o sinal resultante para o dispositivo 305 de inversão de mapeamento. O estimador 709 de fase de portadora de bloco emprega um processo de seguimento de fase de portadora (no cenário exemplificativo de modulação 8PSK) que se baseia numa arquitectura de Circuito de Bloqueio de Fase (PLL) de Dois Varrimentos com um detector de fase de Probabilidade Máxima (ML) apropriado para utilização com baixa SNR. Ao contrário do PLL convencional, o PLL de Dois Varrimentos tem várias distinções. O PLL de Dois Varrimentos segue a fase de portadora segmento a segmento. As operações de seguimento de fase entre dois segmentos são independentes. O PLL de Dois Varrimentos utiliza as estimativas de fase a partir da UW no inicio e fim do segmento para inicializar os componentes de fase e frequência no PLL e, também, como referência de fase para determinar se ocorreu um deslizamento de ciclo. Os deslizamentos de ciclo num sistema PLL são causados, principalmente, por uma frequência instantânea que se encontra fora do intervalo de seguimento do circuito de bloqueio.

Dado que um PLL tradicional é um sistema causal, um sistema deste tipo estima a fase de portadora com base em amostras passadas. Em contrapartida, o PLL de Dois Varrimentos, de acordo com uma forma de realização da presente invenção, estima a fase de portadora com base nas amostras passadas e futuras ao varrer o segmento de dados na direcção directa e inversa, como ilustrado na FIG. 8. A FIG. 8 mostra um diagrama de um processo de Circuito de Bloqueio de Fase (PLL) de Dois Varrimentos que funciona sobre 19 uma estrutura de trama de acordo com uma forma de realização da presente invenção. De modo a suprimir deslizamentos de ciclo, o PLL de Dois Varrimentos estima a frequência instantânea no interior do segmento antes do varrimento de fase e, de um modo inteligente, combina as estimativas de fase da direcção directa e inversa como a estimativa de fase final. A FIG. 9 mostra um diagrama de um PLL utilizado num PLL de Dois Varrimentos que executa o varrimento de fase numa direcção, de acordo com uma forma de realização da presente invenção. 0 PLL de Dois Varrimentos pode utilizar dois desses PLL 900 a funcionar em paralelo ou, em alternativa, um único PLL 900 a funcionar sequencialmente numa implementação em série. Um misturador 901 de entrada corrige o deslocamento de fase do sinal de entrada com a estimativa de fase proveniente do circuito de seguimento. Um detector 903 de fase ML estima o erro de fase residual do sinal rodado e, depois, transfere-o através de um filtro 905 de malha (que é descrito de modo mais pormenorizado na FIG. 11). O filtro 905 de malha elimina ruído e segue a frequência do sinal e, depois, fecha o circuito de bloqueio de fase enviando a estimativa de fase para um oscilador (NCO) 97 controlado numericamente que projecta a estimativa de fase nos eixos em fase e de quadratura. O detector 903 de fase ML utilizado no PLL de Dois Varrimentos é obtido da regra de probabilidade máxima (ML) e é apropriado para uma baixa SNR. O detector de fase estima a fase àk em cada símbolo x* recebido do seguinte modo: 0* =Im(V**)> 20 em que dk é a estimativa suave do símbolo dk de dados transmitido, i. e., M-\ - IU» ~<^J2 2<r* dk = _ mM) M~\ 8J> ~cm0 2 a1 m=0 M: a dimensão de modulação, e. g., 4 para QPSK, 8 para 8PSK; cm = eJ(2™/M+n/M> : ponto de constelação; o2: variância AWGN; e o carácter * é a operação conjugada complexa. A SNR do detector de fase pode ser definida como: SNR„=-1, ”, em que A é o ganho do detector de fase e é a variância de estimação. A SNR do detector de fase ML para a modulação 8PSK é -4,5 dB a 6,6 dB, o que é melhor em 3,5 dB em relação ao detector de fase com decisão dirigida tradicional. A FIG. 10 mostra um fluxograma de um processo de Circuito de Bloqueio de Fase (PLL) de Dois Varrimentos de acordo com uma forma de realização da presente invenção. O funcionamento do PLL de Dois Varrimentos no interior de um segmento de código pode ser dividido em três etapas: (1) Inicialização, (2) Dois Varrimentos e (3) Combinação de Fase. Durante a inicialização, as estimativas de fase são obtidas a partir dos blocos piloto, í. e., preâmbulo e UW, no início e fim do actual segmento de código utilizando a fórmula seguinte: 21 w.-l 0„=arg liXkPk* · em que xk é o símbolo recebido, pk é o modelo piloto conhecido, Nu é o comprimento dos blocos piloto (36 para as UW, 90 para o preâmbulo). A frequência instantânea no interior de um segmento de código é estimada com base nas estimativas de fase desenrolada a partir das UW permitindo a supressão de deslizamentos de ciclo. Esta estimativa, como no passo 101, é determinada do seguinte modo: ω =

em que Φη+ι e Φη são as estimativas de fase das UW no início e fim, respectivamente, e Ns é o comprimento do segmento de código, e. g., 1440. A operação de desenrolamento de fase é dada por:

em que floor(x) arredonda x para o número inteiro mais próximo do infinito negativo. A fase de Dois Varrimentos começa no passo 1003, em que o deslocamento ώ de frequência instantânea é eliminado antes do varrimento PLL pela multiplicação do símbolo Xk por exp(-jú)k), 22 xk exp(-jcuk),k = 0,· ·,Ν3 -1 o que dá um novo xk. Numa forma de realização exemplificativa, o registo no NCO 90 7 é programado com d>. A FIG. 11 mostra um diagrama de um filtro de malha utilizado no processo de Circuito de Bloqueio de Fase (PLL) de Dois Varrimentos da FIG. 10. Como mostrado na FIG. 11, pode utilizar-se um filtro 1100 de malha, em que o registo a(k) de frequência de circuito de bloqueio é inicializado com 0 no PLL de varrimento directo (passo 1005); no PLL de varrimento inverso, o registo ω(k) 1101 de frequência de circuito de bloqueio também é inicializado com 0. O registo ξ(&) 1103 de fase é inicializado com a estimativa Φη de fase a partir da UW no inicio no PLL directo. Todo o segmento de código é varrido, como no passo 1007, desde o inicio até ao fim, obtendo a estimativa Qf(m), m = 0,..., Ns - 1 de fase (passo 1009). O registo 1103 é inicializado com a estimativa Φη+ι - β)χ (Ns - 1) de fase a partir da UW no fim no PLL inverso. Todo o segmento de código é, então, varrido do fim até ao inicio, obtendo a estimativa Θr(m), m = 0,..., Ns - 1 de fase.

De acordo com uma forma de realização da presente invenção, os varrimentos directo e inverso são executados simultaneamente, aumentando, desse modo, a velocidade. Por outras palavras, pode utilizar-se um ou mais PLL. No caso de um só PLL, os varrimentos directo e inverso são executados sequencialmente. 23 A estimativa de fase final (como visto na FIG. 10) é a combinação das estimativas de fase dos varrimentos PLL, directo e inverso, e da estimativa de frequência instantânea (conforme o passo 1011) . O impacto de deslizamentos de ciclo pode continuar a ser reduzido pelo processo alternativo seguinte. Antes da combinação de fase, o processo verifica se há quaisquer erros de fase substanciais no fim dos dois varrimentos, do seguinte modo. Define-se um erro de fase, zf = Qf (Ns - 1) + ώ (Ns - 1) - Φη+1 no fim do varrimento directo, em que se pode utilizar a seguinte técnica de desenrolamento em zf: ( ef ε, =ε, -ΊπχίΙοοή—- .

' ' 1** J

De igual modo, o erro εβ = ΘΓ(0) - Φη é definido no fim do varrimento inverso, em que se utilize a mesma técnica de desenrolamento em εθ.

Se | £f |<te ou | εθ |<te, em que te é um limiar predeterminado, e. g., te = n/M (n/8 para 8PSK), então, indica-se que o varrimento está "em sincronização" e a estimativa § (w) de fase final é dada por 0(m) = 9f (m)+9r (m)+2πχ floor 2π

JJ 12 + (bm, m = 0,..., Ns -1.

Se ambos |sf \>te e \zf \>te, é altamente provável que haja uma alteração de frequência substancial no interior do segmento e executam-se os passos que se seguem para tratar de um caso 24 especial deste tipo. Em primeiro lugar, estima-se mc (quando ocorre uma alteração de frequência substancial deste tipo) do seguinte modo: KIW-i) '' k/l+kl'

Em seguida, o varrimento PLL directo é inicializado desde ~£f mc com l(mc) = Θf(mc) e )- — , e um varrimento PLL directo é executado desde mc até Ns - 1, obtendo-se, desse modo, um novo Qf(m) para essa parte. 0 varrimento PLL directo também é inicializado desde mc com ξ (/nc) = Θr(mc) e (0{mt) - — --, em que mc+1 se executa um varrimento PLL directo desde mc até 0. Obtém-se um novo 0r(m) para essa parte. A estimativa Θ (m) de fase final é dada por 0(m) = ^/(#rj)+0r(m) + 2^'X floor 'ef(m)-er(m)+n \\ 2π )) l2+âm,m = 0,...,N, 1 ·

Na configuração PLL de Dois Varrimentos acima, a estimativa de fase é baseada nas amostras passadas e futuras. As estimativas de fase dos varrimentos directo e inverso são correlacionadas, no entanto, o ruído gerado durante os processos não o é. Por conseguinte, o processo pode reduzir a variância de erro de fase para metade (í. e., 3 dB).

Este processo também dá origem a bons resultados de seguimento de fase. O erro de fase RMS para modulação 8PSK com 25 máscara de ruído de fase DVB-S é de 3,2 graus (a 6,6 dB) comparativamente com o erro de fase RMS de 4,5 graus obtido pelo varrimento PLL directo tradicional. 0 seguimento de fase segmento a segmento, estimação de frequência instantânea e eliminação e estimação de fase de dois varrimentos mais combinação de fase inteligente suprimem a ocorrência de deslizamentos de ciclo.

Além disso, o circuito de bloqueio pode iniciar o seguimento de fase imediatamente depois da recepção de todo o segmento de código (16 intervalos) . De igual modo, o PLL só requer uma pequena capacidade de armazenamento para armazenar temporariamente, de acordo com uma forma de realização exemplificativa, amostras I e Q de 16 intervalos e 1440 amostras de fase (estando cada metade atribuída a um varrimento). O PLL é robusto relativamente ao erro residual de frequência (até 3xl0“4) devido à estimação de frequência instantânea. Para seguimento de fase com modulação de alto nível, tal como 8PSK, um deslocamento de frequência grande é muito prejudicial. A FIG. 12 é um diagrama de um módulo de sincronização de portadora que funciona sem blocos piloto adicionais auxiliando a sincronização de portadora para modulação QPSK (Modulação de Deslocamento de Fase em Quadratura) de acordo com um aparelho relacionado. O processo de sincronização de portadora para o modo sem piloto é semelhante ao utilizado no modo de piloto, como explicado quando se fez referência à FIG. 7. O módulo 302 de sincronização de portadora funciona utilizando apenas o preâmbulo de um intervalo que inclui estimação grosseira de frequência por um estimador de frequência de correcção antecipada e, depois, estimação fina de frequência por um PLL de Dois Varrimentos funcionando em modo de aquisição. 26 0 módulo 302 de sincronização de portadora proporciona uma recuperação de fase no modo de seguimento com base no PLL de Dois Varrimentos. Um Estimador 1201 de Fase de Preâmbulo recebe o preâmbulo que é emitido por um Filtro 1203 Adaptado. O Estimador 1201 de Fase de Preâmbulo emite a estimativa de fase de preâmbulos com base na FSM (Máquina de Estados Finitos) 1105 de Sinc. de Trama que decide a localização de um novo preâmbulo e fornece-a a um PLL de Dois Varrimentos 1207 (semelhante ao utilizado no modo de piloto) . O PLL de Dois Varrimentos 1207 também recebe, como entrada, os dados aleatórios extraídos do sinal recebido. A estimativa de fase gerada pelo PLL de Dois Varrimentos 1207 é introduzida num Estimador 1209 de Frequência; por fim, a estimativa de fase gerada pelo PLL de Dois Varrimentos 1207 é fornecida ao misturador 1106 que roda o sinal proveniente do Filtro 1203 Adaptado com base na estimativa de fase para o dispositivo 305 de inversão de mapeamento. O Estimador 1209 de Frequência emite uma estimativa de frequência para um Filtro 1211 de Malha (por exemplo, como o mostrado na FIG. 11) que segue o deslocamento de frequência e fornece o sinal resultante a um Oscilador (NCO) 1213 Controlado Numericamente. O NCO 1213 roda o sinal recebido de acordo com a estimativa de frequência proveniente do Filtro 1211 de Malha para um misturador 1215 de banda larga. O módulo 302 de sincronização de portadora proporciona, de um modo vantajoso, um desempenho elevado com uma SNR muito baixa (e. q.r 1 dB), ao mesmo tempo que minimiza a utilização de símbolos de treino. O módulo 302 de sincronização de portadora suporta uma aquisição rápida de frequência e fase de portadora (e. g., inferior a 50 ms) . 27

Num método relacionado, o processo de aquisição de frequência de portadora implica duas etapas: um processo de estimação grosseira de frequência e um processo de sintonização fina. 0 processo de estimação grosseira de frequência assemelha-se ao utilizado na 8PSK (FIG. 5) . A diferença relativamente ao modo sem piloto é que apenas se utiliza o preâmbulo de 90 símbolos no cálculo da autocorrelação. A autocorrelação é calculada no interior de uma trama LDPC: (™)=^xLpL*)(4 pí*)*> m=1.....L> k=0 em que fé o indice de trama, k é o indice de símbolo, ps representa os símbolos de dados conhecidos no preâmbulo, n é igual a 90. A autocorrelação é, depois, acumulada com base em diversas tramas LDPC para determinar a estimação de frequência final. A FIG. 13 é um fluxograma de um processo secundário de sintonização fina do processo de aquisição de frequência utilizado no módulo de sincronização de portadora da FIG. 12. Depois de a estimação grosseira de frequência terminar, o processo de aquisição de frequência executado pelo módulo 302 de sincronização de portadora pode entrar na etapa de sintonização fina. O processo de sintonização fina é baseado num circuito de seguimento de frequência cuja estimação de erro de frequência é executada uma vez por trama LDPC e com base no resultado de seguimento de fase do PLL de Dois Varrimentos 1207 funcionando num modo de aquisição e nas estimativas de fase dos preâmbulos. Nesse modo, o PLL tem uma maior largura de banda de circuito (e. g., 2xl0~3) e um factor de atenuação mais pequeno (e. g., 1,1). 28 0 processo de sintonização fina é baseado no PLL de Dois Varrimentos 1207 (FIG. 12). O processo estima o erro de frequência uma vez por trama LDPC e actualiza o NCO 1213 ligado ao misturador 1215 de banda larga. Em primeiro lugar, § (m), m = 0,..., Ns - 1 {Ns é o comprimento de trama LDPC, e. g., 32400 para QPSK) é definido como o resultado de seguimento de fase para uma trama LDPC. O inicio do processo de sintonização fina inicializa um contador de trama, Nf a 0, conforme o passo 1301. Neste exemplo, o processo efectua 8 iterações (i. e., Nf = 8). No passo 1303, processa-se uma nova trama LDPC com o PLL, que é inicializado com as estimativas de fase com base nos preâmbulos; o funcionamento do PLL de Dois Varrimentos é explicado posteriormente em mais pormenor. Em seguida, determina-se se o varrimento directo ou o varrimento inverso está em sincronização (passo 1305). Se o varrimento directo ou o varrimento inverso (ou ambos) estiver em sincronização, a estimativa de erro de frequência, conforme o passo 1307, é dada por - g(W,- l)-g(0) ’’ 2íffsN, em que § (m) é a estimativa de fase final gerada pelo PLL de

Dois Varrimentos 1207 e, depois, a frequência no NCO é actualizada por em que pé o parâmetro do Filtro 1211 de Malha, e. g., 0,5. 29

Se nenhum dos varrimentos estiver em sincronização, a trama LDPC é omitida na operação de sintonização fina, conforme o passo 1309. Se um determinado número de sintonizações finas de frequência tiver ocorrido (como implementado pelos passos 1311 e 1313), o circuito entra na etapa de seguimento, conforme o passo 1315, como explicado na FIG. 14. A FIG. 14 é um fluxograma de um processo de seguimento de frequência utilizado no módulo de sincronização de portadora da FIG. 12. O processo de seguimento de frequência de portadora é semelhante à sintonização fina na etapa de aquisição de frequência. O processo de seguimento estima o erro de frequência uma vez por trama LDPC com base no resultado de seguimento de fase proveniente do pll de Dois Varrimentos 1107 e actualiza, consequentemente, o NCO 1213; o processo executa isto quando o PLL, 1107 está em sincronização. A única diferença entre o processo de sintonização fina e este processo de seguimento de frequência é que o Dois Varrimentos funciona numa largura de banda de circuito muito mais estreita (e. g., 5X10”4) e com um maior factor de atenuação (e. g., 2).

No fim de uma trama LDPC, o processo de seguimento determina se o varrimento directo ou o varrimento inverso está em sincronização, conforme os passos 1401 e 1403. Se os varrimentos estão em sincronização, a estimativa de erro de frequência é calculada, conforme o passo 1405, do seguinte modo: ? ,0(^,-1)-0(0)

Jt 2nTsNs e a frequência — f nco(^) + Pf e· no NCO 1213 é actualizada por / nco (Ή + 1 )

Se o varrimento directo e o varrimento inverso 30 não estiverem em sincronização, a trama LDPC é omitida, conforme o passo 1407. A FIG. 15 é um fluxograma da etapa de combinação de fase do processo de Circuito de Bloqueio de Fase (PLL) de Dois Varrimentos de acordo com um método relacionado. O processo de seguimento de fase de portadora, no modo sem piloto, é baseado na arquitectura do PLL de Dois Varrimentos com um detector de fase ML apropriado para uma SNR baixa. O processo segue a fase de portadora trama a trama. De acordo com um método relacionado, as operações de seguimento de fase entre duas tramas LDPC são independentes. O processo de seguimento utiliza as estimativas de fase a partir do preâmbulo da trama actual e do preâmbulo da trama seguinte para inicializar a componente de fase no PLL. Estas estimativas de fase também proporcionam uma referência de fase para determinar se ocorreu um deslizamento de ciclo. O novo PLL estima a fase de portadora com base nas amostras passadas e futuras por varrimento do segmento de dados a partir das direcções directa e inversa. De modo a suprimir deslizamentos de ciclo, o novo PLL combina, de modo inteligente, as estimativas de fase das duas direcções como a estimativa de fase final, como mostrado na FIG. 14. O detector 911 de fase ML (da FIG. 9) utilizado no PLL de Dois Varrimentos é derivado de uma regra de Probabilidade Máxima (ML) . O detector de fase estima a fase Ôk em cada símbolo xk recebido, do seguinte modo: Ôk = lm(xkdk*), 31 em que dk é a estimativa suave do símbolo dk de dados transmitido, i. e., . Σ*<í,= — M-l ·Ρ>.-^Ι 2 ff* M-l 0xi ~*»Ι1 2CT1 m=0 M: a dimensão de modulação, 4 para QPSK, 8 para 8PSK; = ej''2nni/M+n/M) : ponto de constelação; e σ2: variância AWGN; o carácter * é a operação complexa conjugada. A SNR do detector de fase é definida do seguinte modo: A1 SNRpd — 2, σρ em que A é o ganho do detector de fase e é a variância de estimação. A SNR do detector de fase ML na modulação QPSK é -4,1 dB a 1 dB, o que é melhor em 1,5 dB em relação ao detector de fase com decisão dirigida tradicional.

Como no caso do funcionamento do modo de piloto descrito quando se fez referência à FIG. 10, o funcionamento do PLL de Dois Varrimentos 1207 no interior de uma trama LDPC tem três etapas. Durante a etapa de Inicialização, as estimativas de fase são obtidas do preâmbulo no início e fim da trama actual: Φη= arg

* > Jk=0 32 em que xk é o símbolo recebido, pk é o modelo de preâmbulo conhecido, Nu é o comprimento do preâmbulo (e. g., 90). Dado que a trama LDPC é relativamente comprida (e. g., 32400), é difícil estimar a frequência instantânea com base nas estimativas de fase a partir dos preâmbulos. No entanto, o PLL para modulação de baixo nível, como QPSK, é mais robusto relativamente ao ruído de fase e erro de frequência do que na modulação de alto nível, como 8PSK.

Na etapa de Dois Varrimentos, o registo ξ(£) 1103 de fase (FIG. 10) é inicializado com a estimativa Φη de fase a partir do preâmbulo no início no PLL directo. Todo a trama é, depois, varrida desde o inicio até ao fim, obtendo a estimativa Qf{m)r m = 0,..., Ns - 1 de fase. No PLL inverso, o registo ξ(Α) 1103 de fase é inicializado com a estimativa Φη+ι de fase a partir do preâmbulo no fim no PLL inverso, em que o processo varre toda a trama do fim até ao início para obter a estimativa 0r(m), m = 0,..., Ns - 1 de fase. O registo a(k) de frequência de circuito é inicializado com 0 para ambas as direcções. Os varrimentos directo e inverso podem ser executados simultaneamente.

Subsequentemente, a etapa de combinação de fase é iniciada, conforme o passo 1501. A estimativa de fase final é a combinação das estimativas de fase do varrimento directo e do inverso. No passo 1503, o processo determina se o varrimento directo está em sincronização; se sim, determina-se se o varrimento inverso está em sincronização, conforme o passo 1505. Se tanto o varrimento directo como o inverso estiverem em sincronização, a estimativa § (m) de fase final é dada por 33

f θ{ (m) - 9r (m)+π V ê{m) = θ{ (m) + ΘΓ (m) + 2π x floor

De outro modo, se só o varrimento directo estiver em sincronização, então calcula-se § {m)=Qf(m),m=Q,...,Ns - 1, como no passo 1509. No entanto, se só o varrimento inverso (como determinado no passo 1511) estiver em sincronização, então § {m)=Qr{m), m =0, ... ,NS - 1 (passo 1513).

Se nenhum varrimento estiver em sincronização, então, como no passo 1515,

Como no modo de piloto, antes da combinação de fase, o processo testa se há quaisquer erros de fase substanciais no fim dos dois varrimentos, do seguinte modo. Define-se um erro de fase, £f = Qf (Ns - 1) - Φη+ι no fim do varrimento directo, em que se pode utilizar a seguinte técnica de desenrolamento em efr

i. e., ε{ —ε{-2πχfloor —— · Se |£f |<te, em que te é um limiar V 2π predeterminado, e. g., te = n/M (n/4 para QPSK), declara-se que o varrimento directo está em sincronização. De igual modo, define-se o seguinte erro de fase εθ = ΘΓ(0) - Φη no fim do varrimento directo. Pode utilizar-se a mesma técnica de desenrolamento sobre εθ. Se |se l< te, considera-se que o varrimento inverso está em sincronização. O processo de seguimento de fase de portadora acima, quer funcione utilizando uma modulação QPSK quer 8PSK, exibe boas 34 características de desempenho, pelo que, por exemplo, a fase Dois Varrimentos é robusta relativamente ao ruído térmico e ruído de fase. De igual modo, o erro de seguimento de fase RMS é baixo (e. g., apenas 3,3 graus para modulação QPSK com máscara de ruído de fase DVB-S a 1 dB). A FIG. 16 ilustra um sistema informático no qual se pode implementar uma forma de realização de acordo com a presente invenção. 0 sistema 1600 informático inclui um barramento 1601 ou outro mecanismo de comunicação para comunicação de informação e um processador 1603 acoplado ao barramento 1601 para processamento de informação. O sistema 1600 informático também inclui uma memória 1605 principal, tal como uma memória de acesso aleatório (RAM) ou outro dispositivo de armazenamento dinâmico, acoplada ao barramento 1601 para armazenamento de informação e instruções a executar pelo processador 1603. A memória 1605 principal também pode ser utilizada para armazenamento de variáveis temporárias ou outra informação intermédia durante a execução de instruções a executar pelo processador 1603. O sistema 1600 informático inclui ainda uma memória 1607 só de leitura (ROM), ou outro dispositivo de armazenamento estático, acoplada ao barramento 1601 para armazenamento de informação estática e instruções para o processador 1603. Um dispositivo 1609 de armazenamento, tal como um disco magnético ou disco óptico, é, além disso, acoplado ao barramento 1601 para armazenamento de informação e instruções. O sistema 1600 informático pode ser acoplado, por meio do barramento 1601, a um monitor 1611, tal como um monitor de tubo de raios catódicos (CRT), monitor de cristais líquidos, monitor de matriz activa ou monitor de plasma, para apresentar informação a um utilizador do computador. Um dispositivo 1613 de 35 introdução de dados, tal como um teclado, incluindo teclas alfanuméricas e outras, está acoplado ao barramento 1601 para comunicação de informação e comando de selecções para o processador 1603. Outro tipo de dispositivo de introdução de dados por utilizador é o controlo 1615 de cursor, tal como um rato, um dispositivo indicador por meio de bola ou teclas de orientação de cursor para comunicação de informação de orientação e comando de selecções para o processador 1603 e para controlar o movimento do cursor no monitor 1611.

De acordo com uma forma de realização da invenção, os vários processos de sincronização de portadora podem ser proporcionados pelo sistema 1600 informático em resposta ao processador 1603 através da execução de um conjunto de instruções contidas na memória 1605 principal. Essas instruções podem ser enviadas para a memória 1605 principal a partir de outro meio legível por computador, tal como o dispositivo 1609 de armazenamento. A execução do conjunto de instruções contidas na memória 1605 principal leva o processador 1603 a realizar as etapas de processo aqui descritas. Um ou mais processadores numa configuração de multiprocessamento também podem ser empregues para executar as instruções contidas na memória 1605 principal. Em formas de realização alternativas, pode utilizar-se um módulo ligado por cabos em vez de ou em combinação com instruções de software para implementar a forma de realização da presente invenção. Assim, as formas de realização da presente invenção não ficam limitadas uma qualquer combinação específica de módulo de hardware e software. O sistema 1600 informático também inclui uma interface 1617 de comunicação acoplada ao barramento 1601. A interface 1617 de comunicação permite uma comunicação de dados bidireccional com 36 uma ligação 1619 de rede ligada a uma rede 1621 local. Por exemplo, a interface 1617 de comunicação pode ser um cartão ou modem de linha de assinante digital (DSL), um cartão de rede digital de serviços integrados (ISDN), um modem de cabo ou um modem telefónico para proporcionar uma ligação de comunicação de dados com um tipo correspondente de linha telefónica. Noutro exemplo, a interface 1617 de comunicação pode ser um cartão de rede de area local (LAN) (e. g., para Ethernet ou uma rede de Modo de Transferência Assíncrono (ATM)) para proporcionar uma ligação de comunicação de dados com uma LAN compatível. Também se podem implementar ligações sem fios. Em qualquer dessas implementações, a interface 1617 de comunicação envia e recebe sinais eléctricos, electromagnéticos ou ópticos que transportam fluxos de dados digitais representando vários tipos de informação. Além disso, a interface 1617 de comunicação pode incluir dispositivos de interface periféricos, tais como uma interface de Barramento Série Universal (USB), uma interface PCMCIA (Associação Internacional de Cartões de Memória de Computadores Pessoais), etc. A ligação 1619 de rede proporciona, tipicamente, comunicação de dados através de uma ou mais redes com outros dispositivos de dados. Por exemplo, a ligação 1619 de rede pode proporcionar uma ligação através da rede 1621 local com um computador 1623 central que pode estabelecer uma ligação com uma rede 1625 (e. g., uma rede de área alargada (WAN) ou a rede de comunicação global de dados por pacote, designada normalmente por "Internet") ou com equipamento de dados gerido por um fornecedor de serviços. Tanto a rede 1621 local como a rede 1625 utilizam sinais eléctricos, electromagnéticos e ópticos para transmitir informação e instruções. Os sinais através das várias redes e os sinais na ligação 1619 de rede e através da interface 1617 de 37 comunicação, que comunicam dados digitais com o sistema 1600 informático, são formas exemplificativas de ondas portadoras que suportam a informação e instruções. O sistema 1600 informático pode enviar mensagens e receber dados, incluindo código de programa, através da(s) rede(s), ligação 1619 de rede e interface 1617 de comunicação. No exemplo da Internet, um servidor (não mostrado) poderia transmitir um código solicitado pertencente a um programa de aplicação para implementar uma forma de realização da presente invenção através da rede 1625, rede 1621 local e interface 1617 de comunicação. O processador 1603 pode executar o código transmitido enquanto está a ser recebido e/ou armazenar o código no dispositivo 169 de armazenamento ou noutro meio de armazenamento não volátil para execução posterior. Deste modo, o sistema 1600 informático pode obter um código de aplicação na forma de uma onda portadora. O termo "meio legivel por computador", como utilizado aqui, refere-se a qualquer meio que participe no fornecimento de instruções ao processador 1603 para execução. Esse meio pode adoptar muitas formas, incluindo, sem limitação, meios não voláteis, meios voláteis e meios de transmissão. Os meios não voláteis incluem, por exemplo, discos ópticos ou magnéticos, tais como o dispositivo 1609 de armazenamento. Os meios voláteis incluem memória dinâmica, tal como a memória 1605 principal. Os meios de transmissão incluem cabos coaxiais, fio de cobre e fibra óptica, incluindo os fios constituintes do barramento 1601. Os meios de transmissão também podem adoptar a forma de ondas acústicas, ópticas ou electromagnéticas, tais como as geradas durante comunicações de dados por radiofrequência (RF) e por infravermelhos (IR). Formas comuns de meios legíveis por 38 computador incluem, por exemplo, uma disquete, um disco flexível, disco rígido, fita magnética, qualquer outro meio magnético, um CD-ROM, CDRW, DVD, qualquer outro meio óptico, cartões perfurados, fita de papel, folhas com marca óptica, qualquer outro meio físico com um padrão de furos ou outros indícios opticamente reconhecíveis, uma RAM, uma PROM e eprom, uma FLASH-EPROM, qualquer outro chip ou cartucho de memória, uma onda portadora ou qualquer outro meio que o computador possa ler. Várias formas de meios legíveis por computador podem ser implicadas no fornecimento de instruções a um processador para execução. Por exemplo, as instruções para realizar, pelo menos, parte da presente invenção podem, inicialmente, ser transportadas num disco magnético de um computador remoto. Nesse cenário, o computador remoto carrega as instruções na memória principal e envia as instruções através de uma linha telefónica utilizando um modem. Um modem de um sistema informático local recebe os dados na linha telefónica e utiliza um transmissor de infravermelhos para converter os dados num sinal de infravermelhos e transmitir o sinal de infravermelhos para um dispositivo informático portátil, tal como uma agenda digital pessoal (PDA) e um computador portátil. Um detector de infravermelhos no dispositivo informático portátil recebe a informação e instruções transportadas pelo sinal de infravermelhos e coloca os dados num barramento. 0 barramento transfere os dados para a memória principal a partir da qual um processador recupera e executa as instruções. As instruções recebidas pela memória principal podem opcionalmente, ser armazenadas no dispositivo de armazenamento, antes ou depois da execução pelo processador. 39

Consequentemente, as várias formas de realização da presente invenção proporcionam uma abordagem para a obtenção de sincronização de portadora num sistema de radiodifusão digital e interactivo utilizando códigos baseados em Matrizes de Teste de Disparidade Esparsas (LDPC) e esquemas de modulação de nível superior. Uma trama de camada física inclui um preâmbulo e múltiplos segmentos de código. Numa forma de realização exemplificativa, insere-se uma palavra única (UW) antes de cada dos segmentos de código na forma de um bloco piloto. 0 preâmbulo e blocos piloto servem como um bloco de treino. 0 processo de sincronização de portadora utiliza o bloco de treino para estimar a frequência e fase de portadora e reinicializa o circuito de bloqueio de fase para cada novo segmento. 0 processo de aquisição de frequência implica calcular uma autocorrelação de um sinal de onda contínua (CW) desprovido de dados. A frequência de portadora do sinal recebido é estimada com base numa soma ponderada dos valores de autocorrelação acumulados. Quanto ao seguimento de frequência, uma estrutura de correcção antecipada é implementada para gerar estimativas e para actualizar a frequência da portadora, uma vez por trama LPDC, com base nas estimativas de fase do bloco de treino (i. e., preâmbulo e/ou UW). Quanto ao seguimento de fase, utiliza-se uma arquitectura de Circuito de Bloqueio de Fase (PLL) de Dois Varrimentos com um detector de fase de Probabilidade Máxima (ML) . 0 PLL de Dois Varrimentos segue a fase da portadora, segmento a segmento, para estimar a fase da portadora com base nas amostras passadas e futuras ao varrer o segmento de dados tanto na direcção directa como inversa. Um segmento é um segmento de código. A configuração acima reduz, de um modo vantajoso, a necessidade de introduzir cabeçalho adicional para sincronização da portadora e reduz, significativamente, a taxa de deslizamento de ciclo e limita o seu impacto de propagação de 40 erro. A configuração acima também funciona bem em ambientes com uma baixa SNR, proporcionando uma boa imunidade contra ruido térmico e ruido de fase. Além disso, o processo de estimação de frequência proporciona um intervalo de aquisição de frequência alargado e um tempo de aquisição curto. Consequentemente, a abordagem supracitada proporciona, de um modo vantajoso, uma sincronização de portadora rápida e eficiente.

Embora a presente invenção tenha sido descrita em associação com várias formas de realização e implementações, a presente invenção não está limitada às mesmas, mas abrange as várias óbvias modificações e configurações cobertas pelo âmbito das reivindicações apensas.

Lisboa, 9 de Março de 2010 41

Claims (24)

1. REIVINDICAÇÕES 1. Método para proporcionar sincronização de portadora num sistema de radiodifusão digital e interactivo, compreendendo o método: receber uma trama (400) transmitida de acordo com um sinal de portadora, em que a trama (400) inclui uma pluralidade de segmentos (401) separados por uma pluralidade de campos de cabeçalho e cada campo de cabeçalho inclui um preâmbulo (405) e blocos piloto correspondendo aos segmentos (401) respectivos; gerar valores de fase estimados associados ao sinal de portadora com base nos campos de cabeçalho, em que, para cada dos segmentos (401), os valores de fase de portadora estimados dos campos de cabeçalho correspondem a um inicio e um fim do segmento (401); estimar a fase do sinal de portadora associado a um campo de dados aleatórios no interior do segmento (401) com base nos valores de fase estimados e dados aleatórios; e estimar a frequência do sinal de portadora com base nos campos de cabeçalho. em que o passo para estimar a fase é executado na trama (400), segmento a segmento e compreende, para cada segmento, os passos seguintes: 1 estimar um valor de uma frequência de portadora instantânea a partir dos valores de fase de portadora estimados com base nos campos de cabeçalho; para cada dos segmentos (401), executar um varrimento de fase directo através do campo de dados aleatórios do segmento utilizando um circuito (900) de bloqueio de fase inicializado com o valor de fase de portadora estimado a partir do campo de cabeçalho no início do segmento, em que a frequência de portadora instantânea é eliminada dos símbolos recebidos do campo de dados aleatórios antes do varrimento directo; para cada um dos segmentos (401), executar um varrimento inverso através do campo de dados aleatórios do segmento utilizando o circuito (900) de bloqueio de fase inicializado com o valor de fase de portadora estimado a partir do campo de cabeçalho no fim do segmento ajustado com o valor de frequência de portadora instantânea estimado, em que a frequência de portadora instantânea é eliminada dos símbolos recebidos do campo de dados aleatórios antes do varrimento inverso; determinar se o varrimento directo ou o varrimento inverso está em sincronização; e calcular as estimativas finais de fase de portadora através do campo de dados aleatórios combinando o valor de frequência de portadora instantânea estimado, as estimativas de fase do varrimento directo e as estimativas de fase do varrimento inverso. 2
2. 2. Método de acordo com a reivindicação 1, em que os blocos piloto são independentes do campo de dados aleatórios.
3. 3. Método de acordo com a reivindicação 2, em que cada bloco piloto exibe um padrão que se baseia num sinal de onda contínua cifrado de acordo com uma sequência predeterminada.
4. 4. Método de acordo com a reivindicação 1, em que cada bloco piloto tem um comprimento de 36 símbolos e cada segmento tem um comprimento de 1440 símbolos.
5. 5. Método de acordo com a reivindicação 1, em que um dos blocos piloto é inserido num transmissor configurado para enviar a trama (400) transmitida e para executar os seguintes passos: determinar se uma posição de inserção de piloto coincide com a posição de um dos preâmbulos.
6. 6. Método de acordo com a reivindicação 5, em que o transmissor está ainda configurado para executar o seguinte passo: esperar por um número predeterminado de símbolos, em que o número predeterminado de símbolos corresponde ao comprimento do segmento.
7. 7. Método de acordo com a reivindicação 1, em que o campo de dados aleatórios tem símbolos especificados por um esquema de modulação incluindo um de entre uma Modulação por Deslocamento de Fase Binária, Modulação por Deslocamento de 3 Fase em Quadratura, Modulação por Deslocamento de Fase em 8 níveis, Modulação por Deslocamento de Fase-Amplitude em 16 níveis, Modulação por Deslocamento de Fase-Amplitude em 32 níveis e uma Modulação de Amplitude em Quadratura de alto nível.
8. 8. Método de acordo com a reivindicação 1, em que a trama (400) é transmitida através de um canal (103) de comunicação por satélite.
9. 9. Método de acordo com a reivindicação 1, em que o segmento inclui informação codificada de acordo com uma codificação baseada em Matrizes de Teste de Paridade Esparsas.
10. 10. Método de acordo com a reivindicação 9, em que o sinal recebido é transmitido por transmissão em modo contínuo.
11. 11. Método de acordo com a reivindicação 9, em que os preâmbulos e os blocos piloto são modulados de acordo com diferentes esquemas de modulação.
12. 12. Método de acordo com a reivindicação 1, compreendendo ainda: obter um sinal de onda contínua a partir de sinais recebidos correspondendo aos campos de cabeçalhos; calcular uma pluralidade de valores de autocorrelação associados ao sinal de onda contínua; acumular os valores de autocorrelação através de uma pluralidade de tramas (401); e 4 emitir a frequência do sinal de portadora com base numa soma ponderada de valores de fase desenrolada dos valores de autocorrelação acumulados.
13. 13. Método de acordo com a reivindicação 12, em que o sinal de onda continua é obtido a partir de sinais recebidos de acordo com: XkP*k em que xk é o sinal recebido correspondente ao campo de cabeçalho, pk é um modelo conhecido relacionado com o sinal no campo de cabeçalho e * é uma operação conjugada complexa.
14. 14. Método de acordo com a reivindicação 12, em que os valores de autocorrelação se baseiam nos campos de cabeçalho ao longo de uma pluralidade N de tramas e são obtidos, trama a trama, de acordo com M-l */ (*)β Σ Σ (*> *>=Ι-vL em que fé o índice de trama, sé o índice de um campo de cabeçalho, Np é o número de campos de cabeçalho numa trama, k é o índice de símbolo, xSrk é o sinal recebido, pSfk é um símbolo de treino conhecido, em que os valores de autocorrelação calculados são acumulados ao longo da pluralidade de tramas de acordo com A-o 5 em que a
15. 15. Método de acordo com a reivindicação 14 frequência é emitida de acordo com: òf = —— w A(m) 2 em que Ts é o período de símbolo e Mm) .í·**™ M=0 [mod[arg(/?(/M i J))-ar2π\, m-1,..,,1,-1.
16. 16. Método de acordo com a reivindicação 12, compreendendo ainda o método: estimar o valor de fase de portadora de cada um dos campos de cabeçalho no interior da trama; e calcular a frequência do sinal de portadora com base numa soma ponderada dos valores de fase de portadora estimados e desenrolados.
17. 17. Método de acordo com a reivindicação 16, em que o valor de fase de portadora estimado do campo de cabeçalho se baseia em: Φn =arg em que xk é um símbolo recebido associado ao campo de cabeçalho, pk é um modelo conhecido no campo de cabeçalho, Nu é o comprimento do campo de cabeçalho. 6
18. 18. Método de acordo com a reivindicação 17, em que a frequência é calculada uma vez por trama do seguinte modo: Δ/ = 1 2v(Ns+Nu)Ts AM ZW«.ln0dWH+l m» 0 w... M^+y-gg+lfl em que M é o número de campos de cabeçalho numa trama.
19. 19. Método de acordo com a reivindicação 1, compreendendo ainda: obter uma estimativa grosseira da frequência com base nos campos de cabeçalho ao longo de uma ou mais tramas; aplicar a estimativa grosseira de frequência a um misturador (705) frontal para corrigir o deslocamento de frequência de sinais recebidos; e seguir uma frequência residual utilizando uma estimativa de frequência obtida a partir dos campos de cabeçalho, uma vez por trama.
20. 20. Método de acordo com a reivindicação 1, em que os valores de fase de portadora estimados dos campos de cabeçalho se baseiam em

    •t. t-n ΦΗ = ars 7 em que xk é um símbolo recebido associado ao campo de cabeçalho, pk é um modelo conhecido no campo de cabeçalho, Nu é o comprimento do campo de cabeçalho, sendo a estimativa de frequência instantânea determinada de acordo com em que Φη+χ e Φη são as estimativas de fase a partir dos campos de cabeçalho no início e fim, respectivamente, do segmento correspondente e Ns é o comprimento do segmento no interior da trama, em que ΦΏ+ι é, em primeiro lugar, submetida a uma operação de desenrolamento de fase antes da estimação da frequência instantânea, que é dada por Φ*i ~Φ,μ +2** + *j, em que floor(x) arredonda x para o número inteiro mais próximo na direcção do infinito negativo.
21. 21. Método de acordo com a reivindicação 20, em que as estimativas de fase final, § (m), são calculadas de acordo com: 0(m)= &/(m)+Or(m)+'lxx floor 2π \\ f) em que 0f(m) e dr(m) são, respectivamente, as estimativas de fase de varrimento directo e a estimativa de fase de varrimento inverso. 8
22. 22. Método de acordo com a reivindicação 1, compreendendo ainda: depois de obter a sincronização de portadora, desmodular o sinal recebido de acordo com uma de entre a Modulação por Deslocamento de Fase Binária, Modulação por Deslocamento de Fase em Quadratura, Modulação por Deslocamento de Fase em 8 níveis, Modulação por Deslocamento de Fase- Amplitude em 16 níveis, Modulação por Deslocamento de Fase-Amplitude em 32 níveis e uma Modulação de Amplitude em Quadratura de alto nível.
23. 23. Método de acordo com a reivindicação 22, compreendendo ainda: descodificar o sinal desmodulado de acordo com um processo de descodificação com base em Matrizes de Teste de Paridade Esparsas.
24. 24. Meio legível por computador possuindo instruções para proporcionar a sincronização de portadora num sistema de radiodifusão digital e interactivo, estando as referidas instruções preparadas para, após execução, levar um ou mais processadores a executar o método da reivindicação 1. Lisboa, 9 de Março de 2010 9