PT1194858E

PT1194858E - Sistema de transmissão de dados

Info

Publication number: PT1194858E
Application number: PT00909280T
Authority: PT
Inventors: Stefan-Horea Culca
Original assignee: Moeller Gmbh
Priority date: 1999-06-08
Filing date: 2000-03-01
Publication date: 2007-05-31
Also published as: DE19926006A1; ES2282095T3; AU3162100A; DE50014068D1; JP2003501923A; US7359433B1; EP1194858A1; EP1194858B1; ATE354131T1; WO2000075795A1

Description

ΡΕ1194858 1 DESCRIÇÃO "SISTEMA DE TRANSMISSÃO DE DADOS" O presente invento refere-se a um sistema de transmissão de dados, de acordo com o conceito da reivindicação 1.

Um sistema de transmissão de dados deste tipo já é conhecido, p. ex. através do sistema BUS (do inglês "Bussystems") ASI (Aktor-Sensor-Interface) . Os componentes deste sistema BUS são Aktoren e Sensoren dos mais diferentes tipos. Toda a aparelhagem que deva estar ligada a um tal sistema deverá apresentar uma inteligência adequada, sob a forma de um microcontrolador ou de um ASIC, bem como de um interface compatível. A comunicação entre componentes do BUS e a sua tensão de alimentação é realizada através de cabo bifilar não blindado. Para isso, os dados são transmitidos modulados através da tensão de alimentação. Para segurança da transmissão, os componentes do sistema BUS ASI utilizam módulos ASIC especialmente desenvolvidos. Esta solução já ganhou êxito no passado sendo, contudo, tecnicamente dispendiosa e excessivamente cara para sistemas mais pequenos.

Nesta conformidade, é tarefa da presente invenção criar uma unidade de transmissão de dados, que garanta um 2 ΡΕ1194858 dispêndio minimo do ponto de vista técnico e uma transmissão de dados série assíncrona.

Partindo da uma unidade de transmissão de dados do tipo mencionado no início desta descrição, o presente invento propõe-se solucionar o problema através de características referenciadas na reivindicação principal, enquanto que as sub-reivindicações apresentam aperfeiçoamentos importantes no âmbito da presente invenção.

Através da alimentação de corrente proposta pelo invento, em particular de uma corrente constante, na linha de transmissão de dados bidireccional da unidade, é garantida a alimentação de corrente do lado do BUS da parte do circuito do primeiro aparelho "Master", preferencialmente separada galvanicamente.

No caso de combinação entre um "MASTER" e um "SLAVE", p. ex. a alimentação de energia dos dois aparelhos é garantida, por regra, através da parte da rede do "Master".

De acordo com a invenção, é descarregada, vantajosamente, através da alimentação de corrente, preferencialmente, uma corrente constante e a alimentação da parte de circuito do lado do BUS. Resulta daqui que pode desistir-se de uma parte da rede com ligações de alimentação galvânica separadas para as peças de circuito 3 ΡΕ1194858 do lado do BUS e do lado da aparelhagem "Master". Na versão preferencial do presente invento, as peças do circuito de emissão e de recepção do aparelho servidor (Slave) são realizadas com transístores tradicionais (neste caso transístores tipo NPN) e as peças do circuito de emissão e recepção do "Master" com optoacoplador apropriado.

As duas partes do circuito podem ser configuradas como módulos de acoplamento separados para ligação a aparelhos de comutação ou de comando inteligentes mas, também, como módulos de acoplamento separados para acoplamento de aparelhos de comando a estes conjuntos de extensão, ligáveis àqueles.

Outros pormenores e vantagens do invento podem ser verificados no exemplo seguinte explicado com desenhos. Assim:

Fig. 1 Unidade de transmissão de dados, de acordo com o invento, representada esquematicamente.

Fig. 2 Unidade de transmissão de dados, de acordo com a fig. 1, numa versão possível e

Fig. 3 Unidade de transmissão de dados numa outra versão possível.

De acordo com a fig. 1, a unidade transmissora de dados, criada pelo presente invento, incorpora duas partes 4 PE1194858 de ligação associáveis entre si através de uma linha 8 bipolar. A primeira parte do circuito 2 serve para acoplamento a um aparelho principal 1 (Master), em especial um pequeno comando programável, como um relé lógico ou outro componente análogo. Este pequeno comando abrange, particularmente, um micro-controlador, uma unidade indicadora, uma unidade de comando, receptores de sinais, emissores de sinais, sendo que a unidade de programação, o monitor, a unidade de comando, os receptores de sinais e os transmissores de sinais se encontram alojados num cofre. A segunda parte do circuito 4 serve para acoplamento a um aparelho amplificador 3 (Slave), que pode ser ligado ao aparelho principal 1. As partes do circuito 2 e 4 podem ser integradas nos aparelhos 1 e 3, respectivamente, ou ter uma configuração de módulos de ligação separados. A parte do circuito 2 subordinada ao aparelho principal 1 consiste de uma parte de circuito emissor 2a e de uma parte de circuito receptor 2b, sendo que ambas as partes devem possuir uma configuração tal, que garantam um seccionamento galvânico entre entradas e saídas das partes do circuito. A parte do circuito 4 subordinada ao aparelho de extensão 3, consiste igualmente de uma parte do circuito 5 ΡΕ1194858 emissor 4a e de uma parte do circuito receptor 4b. No exemplo apresentado, também se encontra integrado, na parte do circuito 4, subordinado ao aparelho de extensão 3, um sistema de alimentação de corrente 6. Este sistema de alimentação 6 pode, alternativamente, ter também configuração externa ou ser incorporado na parte 2 do circuito do aparelho principal 1.

As partes do circuito 2, 4 podem ser ligadas através de um cabo bipolar 8, sendo que um dos cabos 8a transporta um potencial de referência, no caso massa (GND) servindo o outro cabo 8b como linha de transmissão de dados. Estes dados são transmitidos através da única linha de dados 8b prevista para tráfego de dados bidireccional de ambos os aparelhos 1, 3. Um correspondente protocolo de comunicação garante que não haja colisão de dados. De acordo com o invento, é aplicada, através da alimentação de energia 6, uma corrente (Iq) (preferencialmente uma corrente constante) no circuito de dados 8b. Esta corrente Iq serve, além da transmissão de dados, a alimentação de corrente das zonas parciais seccionadas galvanicamente das partes do circuito 2a, 2b. Além disso, as situações do sinal de recepção de um outro aparelho 3.1, variam através da corrente (Iq), em função de sinais de entrada de partes do circuito emissor de um aparelho 1.3.

Disposição do circuito, de acordo com a fig. 2.

As partes do circuito emissor e receptor 4a, 4b 6 ΡΕ1194858 da parte do circuito 4 subordinado ao aparelho amplificador 3 apresentam um interruptor de semicondutor ΤΙ, T3, preferencialmente um transístor de comutação NPN. Neste caso, a ligação de emissão Tx_Ew é conduzida através de uma resistência óhmica à base de um transístor T3. 0 emissor do transístor T3 é conduzido para o potencial de referência massa (GND) e pode ser ligado através da linha do potencial de referência 8a com a parte do circuito 2 subordinada ao aparelho principal 1. 0 colector do transístor emissor T3 é conduzido através de um díodo Zener Dl e de uma resistência Rl ligada em série para o efeito à base do transístor Tl na parte do circuito receptor 4b e é, também, ligado à alimentação de corrente 6 para aplicação de corrente. Além disso, através do colector do transístor T3, a parte do circuito 4, subordinada ao aparelho amplificador 3, pode ser ligado à parte do circuito 2, subordinada ao aparelho principal 1, através da linha de transmissão de dados 8b. A ligação do receptor Rx_Ew é constituída pelo colector do transístor Tl colocado sobre uma resistência "Pull-Up" de 5V. 0 emissor do transístor Tl é conduzido para o potencial da massa. A alimentação de corrente 6 é constituída, preferencialmente, por um transístor PNP T2, que é associado do lado do emissor a um potencial de alimentação (neste caso 24 V) através de uma resistência óhmica R2, sendo que o transístor T2 é conduzido, pelo lado da base, também ao potencial de alimentação através de um díodo Zener D2 e ao potencial de referência através de outra 7 ΡΕ1194858 resistência óhmica, e é ligado na zona do seu colector à linha de transmissão de dados 8b. Numa execução simplificada, a alimentação de energia pode também ser constituída por uma resistência óhmica que, por um lado, é conduzida a um potencial de alimentação e, por outro, está associada à linha de transmissão de dados 8b. A alimentação de corrente está integrada com vantagem no aparelho "Slave" 3. A base do transístor T2 é alimentada por um divisor de tensão formado por um díodo Zener D2 e por uma resistência, sendo que o díodo Zener D2 é ligado a + 24 V do lado do cátodo e ligado ao potencial de massa através da resistência do lado do ânodo. A parte do circuito emissor e receptor 2a, 2b no sector do circuito 2, coordenado pelo aparelho principal 1, está constituída, de preferência, por interruptor de semicondutores Opto 1, Opto 2. No exemplo apresentado, estes são elementos de comando que garantem um seccionamento galvânico, preferencialmente optoacoplador Opto 1; Opto 2. 0 circuito receptor 2b, consiste preferencialmente de um optoacoplador (0pto2) do lado do transístor (com estágio de transístor NPN), que é deslocado para o potencial de massa com o seu emissor. 0 colector é conduzido para o potencial Vcc (neste caso cerca de 5 V) através de uma resistência "Pull-Up" e forma, simultaneamente, a conexão de recepção RX_CPU do lado do aparelho principal. ΡΕ1194858

Do lado do díodo está ligado o Optoacoplador Opto 2 com o seu cátodo ao emissor do optoacoplador Opto 1 (com o estágio do transístor NPN) do sector do circuito do emissor 2a, que pode ser ligado através da linha de potencial de referência 8a ao sector 4 do circuito do aparelho amplificador 3. 0 Optoacoplador 0pto2 do sector do circuito receptor 2b, com o seu ânodo, está ligado com o colector ao Optoacoplador Opto 1 do circuito emissor, através de um díodo Zener D3, disposto no sentido de passagem, e podendo ser ligado com o sector do circuito 4 do aparelho amplificador 3.

Por meio de uma resistência, o ânodo do Optoacoplador Opto 1 do lado do díodo é conduzido para a entrada do emissor Tx_CPU. O Optoacoplador Opto 1 do lado do cátodo é colocado no potencial de massa.

Funcionamento da disposição do circuito, de acordo com a fig. 2: 0 sistema de transmissão de dados em estado de repouso bloqueia os transístores de saída T3 ou T_Opto 1 (transístor do Optoacoplador Opto 1) dos dois circuitos de emissores 2a, 4a (percurso colector-emissor não condutor) . A corrente aplicada Iq divide-se entre os dois sectores do circuito do receptor 2b, 4b. 9 PE1194858

Dimensionar o sistema de transmissão de dados de tal forma que a maior parte da corrente flua através da linha de transmissão de dados 8b e da parte do circuito do receptor 2b (D3, D_0pto2 (diodo do segundo Optoacoplador) Opto 2)) controlado pelo aparelho principal 1. Neste caso, a tendência de avaria do circuito é minimizada.

No sistema de alimentação de corrente 6, representado no exemplo por diodo Zener D2 e Transístor T2 a corrente é:

Iq= Vr2/R2=(Vd2-Veb_t2)R2 O díodo Zener D3 determina o nível de tensão da linha de transmissão de dados 8b no estado de repouso (sinal inactivo, lógico "0"):

Vl_REPOUSO =Vb3+Vb_Opto2 A corrente através da qual o sector do circuito do receptor 4b é controlado pelo aparelho amplificador 3, é definida pelo díodo Zener Dl e pela resistência RI: 11= Vri/R1 = (Vl_ repouso - Vdi-Vbe_t1) /Rl O fluxo de dados processa-se então do modo seguinte:

Sector do circuito emissor 2a/aparelho principal 1 transmite sector do circuito receptor 4b/aparelho 10 ΡΕ1194858 amplificador 3 recebe:

Enquanto o Bit transmitido for "0" lógico (Tx_CPU=0), a linha de transmissão de dados 8b permanece inactiva, concretamente em estado de repouso, como descrito acima.

Pretendendo-se transmitir um sinal "1", o transístor de saída abre T_Opto 1 do sector do circuito emissor 2a e a corrente total iq de alimentação de corrente 6 retorna, através da linha de transmissão de dados 8b, do transístor T_Opto 1 e da linha de massa (linha do potencial de referência 8a) para o potencial de massa. O nível de tensão da linha de transmissão de dados 8b é praticamente 0V (colector-tensão do emissor do Optoacoplador Opto 1 em estado ligado Vce sAT_T_oPtoi~0,2V) .

Dado que nenhuma corrente pode fluir pelo díodo Zener Dl através de RI e da base de TI (Dl está bloqueado) o transístor receptor TI actua (bloqueia Rx_Ew=l), pelo que o conector receptor Rx_Ew do aparelho amplificador 3 comuta de lógica 0 para lógica 1.

Simultaneamente, também já não flui pelo díodo Zener D3 e pelo díodo D_Opto 2 do Optoacoplador Opto2, qualquer corrente e o transístor do Optoacoplador de recepção, T_Opto2 actua igualmente (bloqueia Rx_CPU=l). Desta maneira, o aparelho principal 1 recebe uma informação, que pode ser utilizada para fins de teste. 11 ΡΕ1194858

Sector do circuito emissor 4a/aparelho amplificador 3 transmite-Sector do circuito receptor 2b/aparelho principal 1 recebe:

Enquanto o Bit transmitido for "0" lógico (Tx_CPU=0), a linha de transmissão de dados 8b mantém-se inactiva, concretamente em posição de repouso como descrito acima.

Pretendendo-se transmitir um sinal "1", o transístor de emissão T3 no módulo amplificador e a corrente total Iq flui da alimentação de corrente 6, pelo transístor T3 para o potencial de massa. O nível de tensão da linha de transmissão de dados 8b é praticamente OV (colector-emissor-tensão do transístor T3 ligado

Vce_SAT_T3*0,2V) .

Dado que mais nenhuma corrente pode fluir pelo díodo D3 e pelo díodo D_Opto2 do Optoacoplador Opto2 (D3 encontra-se bloqueado), o transístor T_Opto2 do Optoacoplador Opto2 actua e bloqueia, pelo que o conector receptor Rx_CPU do aparelho principal inverte o sinal de 0 lógico para 1 lógico.

Simultaneamente, também não flui corrente pelo diodo Zener Dl através de RI e a base de TI e o transístor de recepção Tl bloqueia também, pelo que no conector de recepção Rx_Ew do aparelho amplificador 3, o sinal inverte de 0 lógico para 1 lógico. Desta forma, o aparelho 12 ΡΕ1194858 amplificador 3 recebe uma informação, que pode ser utilizada para fins de teste.

No âmbito do presente invento, a unidade de transmissão de dados está configurada de tal forma que as correntes normais de trabalho também servem de "alimentação" para os sectores de circuito separados galvanicamente do lado da linha de ligação (lado do BUS) do aparelho principal. Esta disposição é própria especialmente para dispositivos de transmissões assíncronas.

Na prática, são necessários elementos adicionais com a forma de filtros e estágios amplificadores. A fig. 3 mostra um circuito optimizado deste tipo.

No âmbito de uma versão preferencial do presente invento, os sectores do circuito de transmissores e receptores (2a, 2b) são elementos que garantem uma separação galvânica, em especial configurados como Optoacoplado r (Optol, 0pto2) • Os sectores do circuito de transmissores e receptores (4a, 4b) são executados, de preferência, com a forma de estágios de transístores. A presente invenção não se limita às formas descritas anteriormente, abrangendo, igualmente, todas as formas no âmbito do invento. Assim, o invento pode, p.ex. realizar, também com outros elementos interruptor de 13 PE1194858 outros semicondutor, amplificadores operacionais ou análogos.

Lisboa, 7 de Maio de 2007

Claims

ΡΕ1194858 1 REIVINDICAÇÕES 1. Sistema de transmissão de dados para a transmissão de dados assíncrona em série, consistindo de: um aparelho principal (1) e um segundo aparelho (3), sendo que a cada aparelho (1; 3) está subordinado um sector de circuito (2; 4), e cada um dos sectores de circuito (2; 4) apresenta um sector de circuito de receptor (2b; 4b) e um sector de circuito transmissor, com um conector de transmissão (2a; 4a); com um conector de transmissão (Tx_Ew; Tx_CPU) e um conector de recepção (Rx_Ew, Rx_CPU), assim como um conector para uma linha de transmissão de dados (8b) e um conector para uma linha de potencial de referência (8a) e os sectores de circuito (2; 4), através dos quais podem ser ligadas entre si a linha de transmissão de dados (8b), para transmissão bidireccional de dados, e a linha de potencial de referência (8a), caracterizado por existir um sistema de alimentação de corrente (6) que fornece a corrente (Iq) , entre o potencial de alimentação e o potencial de referência, através da qual pode ser alimentada a linha de transmissão de dados (8b) de tal forma que, em função do estado do sinal do conector do emissor (Tx Ew; Tx CPU) do 2 ΡΕ1194858 respectivo sector de circuito (4; 2), o estado do sinal do respectivo conector de recepção (Rx_CPU; Rx_EW) do outro sector de circuito (2; 4) pode ser alterado.
2. Sistema de transmissão de dados, de acordo com a reivindicação 1, caracterizado por, pelo menos, o primeiro aparelho (1), um pequeno comando programável com uma unidade de cálculo, em especial um micro controlador, uma unidade indicadora, uma unidade de comando, com entradas e saídas de sinal, e em que a unidade de cálculo, o monitor, a unidade de comando, as entradas e saídas de sinal estão alojadas numa caixa comum.
3 Sistema de transmissão de dados, de acordo com a reivindicação 1, caracterizado por o primeiro aparelho (1) estar configurado como primeiro módulo separado, para ligação a um pequeno comando programável com uma unidade de cálculo, em especial um microcontrolador, uma unidade indicadora, uma unidade de comando, entradas e saídas de sinal, e em que a unidade de cálculo, o monitor, a unidade de comando, as entradas e saídas de sinal estão alojadas numa caixa comum, e que o segundo aparelho (3) está configurado com um segundo módulo separado para ligação de um aparelho para expansão das funções do primeiro aparelho (1) e que ambos os módulos podem ser ligados através da linha de transmissão de dados (8b) e da linha do potencial de referência (8a).
4. Sistema de transmissão de dados, de acordo 3 ΡΕ1194858 com as reivindicações 1-3, caracterizado por a fonte de alimentação (6) se encontrar integrado no segundo aparelho (3) .
5. Sistema de transmissão de dados, de acordo com as reivindicações 1-4, caracterizado por cada sector de circuito receptor e emissor (2b; 4b; 2a; 4a) incorporar, pelo menos, um interruptor de semicondutor.
6. Sistema de transmissão de dados, de acordo com uma das reivindicações precedentes, caracterizado por o sector de circuito do receptor e do emissor (2b, 2a) do primeiro aparelho (1) ser configurado de tal forma que existe uma separação galvânica entre o conector emissor e receptor (Tx_CPU, Rx_CPU) por um lado, e as ligações para a linha de transmissão de dados e a linha de potencial de referência por outro.
7. Sistema de transmissão de dados, de acordo com as reivindicações 1-6, caracterizado por a fonte de alimentação (6) ser configurada como fonte de alimentação constante.
8. Sistema de transmissão de dados, de acordo com a reivindicação 7, caracterizado por a fonte de alimentação (6) ser configurada por um transístor - PNP (T2) que está associado a um potencial de alimentação através de uma resistência óhmica (R2), e que o transístor (T2) é conduzido no lado da base ao potencial de 4 ΡΕ1194858 alimentação através de um díodo Zener (D2) e ao potencial de referência através de outra resistência óhmica e que está associado com a sua ligação do colector à linha de transmissão de dados (8b).
9. Sistema de transmissão de dados, de acordo com uma das revindicações 1-6, caracterizado por a fonte de alimentação (6) ser formada por uma resistência óhmica, que está associada com a sua extremidade a um potencial de alimentação e que a sua outra extremidade se encontra associada à linha de transmissão de dados (8b) . Lisboa, 7 de Maio de 2007