ES2282095T3 - Equipo de transmision de datos. - Google Patents
Equipo de transmision de datos. Download PDFInfo
- Publication number
- ES2282095T3 ES2282095T3 ES00909280T ES00909280T ES2282095T3 ES 2282095 T3 ES2282095 T3 ES 2282095T3 ES 00909280 T ES00909280 T ES 00909280T ES 00909280 T ES00909280 T ES 00909280T ES 2282095 T3 ES2282095 T3 ES 2282095T3
- Authority
- ES
- Spain
- Prior art keywords
- data transmission
- connection
- circuit
- line
- equipment according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Engine Equipment That Uses Special Cycles (AREA)
- Radio Relay Systems (AREA)
Abstract
Equipo de transmisión de datos para la transmisión de datos serial asíncrona, que consta de un primer aparato (1) y un segundo aparato (3), estando asignado a cada uno de los aparatos (1; 3) un circuito (2; 4), y presentando cada uno de los circuitos (2; 4) un circuito receptor (2b; 4b) y un circuito emisor (2a; 4a), con una conexión de emisión (Tx_Ew; Tx_CPU) y con una conexión de recepción (Rx_Ew; Rx_CPU), así como con una conexión para una línea de transmisión de datos (8b) y con una conexión para la línea del potencial de referencia (8a), y siendo los circuitos (2; 4) susceptibles de ser puestos mútuamente en conexión a través de la línea de transmisión de datos (b) para la transmisión de datos bidireccional; así como a través de la línea del potencial de referencia (8a); caracterizado por el hecho de que hay una fuente de corriente (6) que está dispuesta entre el potencial de alimentación y el potencial de referencia y por medio de la cual puede ser aportada una corriente (Iq) a la línea de transmisión de datos (8b) de forma tal que en dependencia del estado de señal de la conexión de emisión ((Tx_Ew; Tx_CPU) del respectivo circuito (4; 2) es modificable el estado de señal de la respectivamente correspondiente conexión de recepción ((Rx_CPU; Rx_EW) del otro circuito (2; 4).
Description
Equipo de transmisión de datos.
La invención se refiere a un equipo de
transmisión de datos según el preámbulo de la reivindicación 1.
Un equipo de transmisión de datos serial de este
tipo es por ejemplo conocido por el sistema bus ASI
(Actuator-Sensor-Interface). Los
usuarios de este sistema bus son actuadores y sensores de las clases
más diversas. Todos los aparatos que se conectan a un sistema de
este tipo deben presentar una correspondiente inteligencia en forma
de un microcontrolador o de un ASIC y una interfaz de aparato
compatible. La comunicación entre los usuarios del bus y su
suministro de corriente se realiza a través de un cable bifilar no
apantallado. Para ello los datos son enviados modulados a través de
la tensión de alimentación. Para la segura transmisión de datos los
usuarios del sistema bus ASI utilizan bloques funcionales ASIC
especialmente desarrollados. Una solución de este tipo ya se ha
acreditado en el pasado, pero para los sistemas más pequeños es
técnicamente demasiado aparatosa y demasiado cara.
La invención persigue por consiguiente la
finalidad de crear un equipo de transmisión de datos que con menor
complejidad técnica garantice una transmisión de datos asíncrona
serial.
Partiendo de un equipo de transmisión de datos
de la clase mencionada al comienzo, esta finalidad es alcanzada
según la invención mediante las características distintivas de la
reivindicación independiente, mientras que se derivan de las
reivindicaciones dependientes ventajosos perfeccionamientos de la
invención.
Mediante la aportación según la invención de una
corriente, y en particular de una corriente constante, a la única
línea de transmisión de datos bidireccional del equipo se garantiza
el suministro de corriente por el lado del bus al circuito con
preferencia galvánicamente aislado del primer aparato
(preferiblemente el aparato maestro).
En la comunicación entre un aparato maestro y un
aparato esclavo, por ejemplo, la alimentación de ambos aparatos con
corriente se garantiza por regla general a través de la fuente de
alimentación del aparato maestro.
De manera ventajosa y según la invención,
mediante la aportación de una corriente que está preferiblemente
formada como corriente constante y la alimentación del circuito del
lado del bus que con ello se realiza, se ve descargada la fuente de
alimentación del aparato maestro. Gracias a ello puede prescindirse
de una fuente de alimentación con conexiones de alimentación
galvánicamente aisladas para los circuitos del lado del bus y del
lado del aparato del aparato maestro. En la forma de realización
preferida de la invención, los circuitos emisor y receptor del
aparato esclavo están realizados con transistores tradicionales
(aquí transistores NPN), y los circuitos emisor y receptor del
aparato maestro están realizados con optoacopladores adecuados para
el aislamiento galvánico.
Ambos circuitos pueden estar configurados como
módulos de acoplamiento independientes para la conexión a aparatos
inteligentes de control y maniobra o de control, o bien como módulos
de acoplamiento independientes para el acoplamiento de aparatos de
control con módulos de ampliación conectables a los mismos.
Se desprenden del siguiente ejemplo de
realización que se aclara a base de figuras adicionales detalles y
ventajas de la invención. Las distintas figuras muestran lo
siguiente:
La Figura 1: un equipo de transmisión de datos
según la invención en representación esquemática;
la Figura 2: un equipo de transmisión de datos
según la Fig. 1 en una posible forma de realización, y
la Figura 3: un equipo de transmisión de datos
en otra posible forma de realización.
Según la Fig. 1, el equipo de transmisión de
datos según la invención comprende dos circuitos que son
susceptibles de ser puestos mútuamente en conexión a través de una
línea bipolar 8.
Un primer circuito 2 sirve para el acoplamiento
a un aparato básico 1 (maestro), y en particular a un pequeño
equipo de control programable tal como relés lógicos o dispositivos
similares. Un pequeño equipo de control de este tipo comprende en
particular un microcontrolador, una unidad de visualización, una
unidad de mando, entradas de señales y salidas de señales, estando
la unidad aritmética y lógica, la pantalla, la unidad de mando, las
entradas de señales y las salidas de señales instaladas en una caja
común.
Un segundo circuito 4 sirve para el acoplamiento
a un aparato de ampliación 3 (esclavo), que es susceptible de ser
conectado al aparato básico 1. Los circuitos 2 y 4 pueden estar
integrados en los respectivos aparatos 1 y 3, o bien pueden estar
configurados como módulos de circuitos independientes.
El circuito 2 que corresponde al aparato básico
1 consta de un circuito emisor 2a y un circuito receptor 2b,
estando ambos circuitos preferiblemente configurados de forma tal
que está garantizado un aislamiento galvánico entre las entradas y
las salidas de los circuitos. El circuito 4 que corresponde al
aparato de ampliación 3 consta de asimismo de un circuito emisor 4a
y un circuito receptor 4b. Además, en el ejemplo de realización
representado está preferiblemente integrado en el circuito 4 que
corresponde al aparato de ampliación 3 un bloque de alimentación 6.
El bloque de alimentación 6 puede alternativamente ser también
externo o bien estar configurado en el circuito 2 del aparato
básico 1.
Los circuitos 2, 4 son susceptibles de ser
puestos mútuamente en conexión a través de la línea bipolar de
conexión 8, llevando una 8a de las líneas un potencial de
referencia, que es aquí el de masa (GND), y sirviendo la otra línea
8b de línea de transmisión de datos. Los datos son emitidos por
ambos aparatos 1, 3 a través de la única línea de datos 8b, que por
consiguiente está prevista para el tráfico de datos bidireccional.
Un correspondiente protocolo de comunicación asegura que se impida
la colisión de datos. Según la invención, a través del bloque de
alimentación 6 se aplica una corriente Iq (preferiblemente una
corriente constante) a la línea de datos 8b. Esta corriente Iq
sirve, además de para la transmisión de datos, para el suministro
de corriente a las partes parciales galvánicamente aisladas de los
circuitos 2a, 2b conectados. Además, a través de la corriente (Iq)
y en dependencia de las señales de entrada de los circuitos emisores
de uno de los aparatos 1, 3 son modificables los estados de las
señales de recepción del otro aparato 3, 1.
El circuito emisor y el circuito receptor 4a, 4b
del circuito 4 que corresponde al aparato de ampliación 3 presentan
respectivamente un conmutador semiconductor T1, T3, y
preferiblemente un transistor NPN de conmutación. La conexión de
emisión Tx_Ew es además llevada a través de una resistencia óhmica a
la base de un transistor T3. El emisor del transistor T3 está
llevado al potencial de referencia de masa (GND) y es susceptible de
ser a través de la línea del potencial de referencia 8a puesto en
conexión con el circuito 2 que corresponde al aparato básico 1. A
través de un diodo Zener D1 y de una resistencia R1 que está en
serie con el mismo, el colector del transistor de emisión T3 está
llevado a la base del transistor T1 del circuito receptor 4b, y
está además en conexión con el bloque de alimentación 6 con la
finalidad de aplicar la corriente. Además, a través del colector
del transistor T3 el circuito 4 que corresponde al aparato de
ampliación 3 es susceptible de ser puesto en conexión a través de
la línea de transmisión de datos 8b con el circuito 2 que
corresponde al aparato básico 1. La conexión receptora Rx_Ew queda
formada por medio del colector del transistor T1, que es puesto a 5
V a través de una resistencia de polarización. El emisor del
transistor T1 está llevado al potencial de masa.
El bloque de alimentación 6 está preferiblemente
formado por un transistor PNP T2 que por el lado del emisor y a
través de una resistencia óhmica R2 está en conexión con un
potencial de alimentación (aquí de 24 V), estando el transistor T2
por el lado de la base y a través de un diodo Zener D2 asimismo
puesto a potencial de alimentación y a través de otra resistencia
óhmica puesto al potencial de referencia y con su conexión del
colector en conexión con la línea de transmisión de datos 8b.
En una realización simplificada, el bloque de
alimentación puede estar también formado por una resistencia óhmica
que por un extremo está llevada a un potencial de alimentación y por
el otro extremo está en conexión con la línea de transmisión de
datos 8b. El bloque de alimentación está ventajosamente integrado en
el aparato esclavo 3.
La base del transistor T2 es alimentada a través
de un divisor de tensión que está formado a base de un diodo Zener
D2 y de una resistencia, estando el diodo Zener D2 puesto por el
lado del cátodo a +24 V y por el lado del ánodo en conexión con el
potencial de masa a través de la resistencia.
El circuito emisor y el circuito receptor 2a, 2b
del circuito 2 que corresponde al aparato básico 1 están
preferiblemente formados asimismo con conmutadores semiconductores
Opto1, Opto2. En el ejemplo de realización representado, éstos
están configurados como elementos de circuito que garantizan una
aislamiento galvánico, y preferiblemente como optoacopladores
Opto1, Opto2. El circuito receptor 2b consta de un optoacoplador
(Opto2) que por el lado del transistor (con etapa de transistor
NPN) está llevado con su emisor a potencial de masa. El colector
está llevado a través de una resistencia de polarización a potencial
Vcc (aquí de 5 V aprox.) y forma al mismo tiempo la conexión
receptora RX_CPU del lado del aparato básico.
Por el lado del diodo el optoacoplador Opto2
está con su cátodo en conexión con el emisor del optoacoplador (con
etapa de transistor NPN) Opto1 del circuito emisor 2a, y a través de
la línea del potencial de referencia 8a es susceptible de ser
puesto en conexión con el circuito 4 del aparato de ampliación
3.
Con su ánodo el optoacoplador Opto2 del circuito
receptor 2b está a través de un diodo Zener D3 que está dispuesto
en la dirección de paso en conexión con el colector del
optoacoplador Opto1 del circuito emisor 2a, y a través de la línea
de transmisión de datos 8b es susceptible de ser puesto en conexión
con el circuito 4 del aparato de ampliación 3.
Por el lado del diodo el ánodo del optoacoplador
Opto1 está a través de una resistencia llevado a la entrada Tx_CPU
del emisor. Por el lado del cátodo el optoacoplador Opto1 está
puesto a potencial de masa.
En el estado de reposo del equipo de transmisión
de datos los transistores de salida T3 y T_Opto1 (transistor del
optoacoplador Opto1) de ambos circuitos emisores 2a, 4a están
bloqueados (no es conductor el tramo
colector-emisor). La corriente aplicada Iq se
divide entre los dos circuitos receptores 2b, 4b. El equipo de
transmisión de datos está además preferiblemente dimensionado de
forma tal que la mayor parte de la corriente circula por la línea
de transmisión de datos 8b y por el circuito receptor 2b que
corresponde al aparato básico 1 (D3, D_Opto2 (diodo del segundo
optoacoplador Opto2)). Gracias a ello se minimiza la propensión del
circuito a experimentar fallos.
En el bloque de alimentación 6 representado a
título de ejemplo con diodo Zener D2 y transistor T2 la corriente
es:
Iq = V_{R2}/R2
= (V_{D2} -
V_{EB\_T2})/R2
El diodo Zener D3 determina el nivel de tensión
de la línea de transmisión de datos 8b en el estado de reposo (señal
inactiva, "0" lógico):
V_{L\_REPOSO}
= V
_{D\_Opto2}
La corriente que circula a través del circuito
receptor 4b que corresponde al aparato de ampliación 3 es
determinada por el diodo Zener D1 y la resistencia R1:
I1 = V_{R1}/R1
= (V_{L\_REPOSO} - V_{D1} -
V_{BE\_T1})/R1
El flujo de datos tiene entonces lugar de la
manera siguiente:
\vskip1.000000\baselineskip
El circuito emisor 2a/aparato básico 1 emite
- el circuito receptor 4b/aparato de ampliación 3 recibe:
Mientras el bit emitido es un "0" lógico
(Tx_CPU = 0), la línea de transmisión de datos 8b permanece
inactiva, o sea en estado de reposo como se ha descrito
anteriormente.
Al tener que ser emitida una señal "1", se
abre el transistor de salida T_Opto1 del circuito emisor 2a y toda
la corriente Iq circula desde el bloque de alimentación 6 y a través
de la línea de transmisión de datos 8b, del transistor T_Opto1 y de
la línea de masa (línea del potencial de referencia 8a) de regreso
al potencial de masa. El nivel de tensión de la línea de transmisión
de datos 8b es de casi 0 V (tensión del emisor del colector del
optoacoplador Opto1 en estado de conexión V_{CE\_SAT\_t\_Opto1}
\approx 0,2 V).
Puesto que ya no puede circular corriente por el
diodo Zener D1 a través de R1 y de la base de T1 (D1 está
bloqueado), el transistor receptor T1 se invierte (se bloquea, Rx_Ew
= 1), con lo cual la conexión receptora Rx_Ew del aparato de
ampliación 3 pasa de 0 lógico a 1 lógico.
Al mismo tiempo, tampoco circula ya corriente a
través del diodo Zener D3 y del diodo D_Opto2 del optoacoplador
Opto2, y el transistor del optoacoplador receptor T_Opto2 se
invierte asimismo (se bloquea, Rx_CPU = 1). De esta manera recibe el
aparato básico 1 una señalización de retorno que puede ser usada con
finalidades de comprobación.
\vskip1.000000\baselineskip
El circuito emisor 4a/aparato de ampliación 3
emite - el circuito receptor 2b/aparato básico 1 recibe:
Mientras el bit emitido es un "0" lógico
(Tx_CPU = 0), la línea de transmisión de datos 8b permanece
inactiva, o sea en estado de reposo como se ha descrito
anteriormente.
Al tener que emitirse una señal "1", se
abre el transistor de emisión T3 en el módulo de ampliación, y toda
la corriente Iq circula del bloque de alimentación 6 y a través del
transistor T3 al potencial de masa. El nivel de tensión de la línea
de transmisión de datos 8b es de casi 0 V (tensión del emisor del
colector del transistor T3 en estado de conexión V_{CE\_SAT\_t3}
\approx 0,2 V).
Puesto que ya no puede circular corriente a
través del diodo Zener D3 y del diodo D_Opto2 del optoacoplador
Opto2 (D3 está bloqueado), el transistor T_Opto2 del optoacoplador
Opto2 se invierte y se bloquea, con lo cual en la conexión
receptora Rx_CPU del aparato básico la señal pasa de 0 lógico a 1
lógico.
Al mismo tiempo ya no circula corriente por el
diodo Zener D1 a través de R1 y de la base de T1, y el transistor
receptor T1 se bloquea asimismo, con lo cual en la conexión de
recepción Rx_Ew del aparato de ampliación 3 la señal pasa de 0
lógico a 1 lógico. De esta manera, el aparato de ampliación 3 recibe
una señalización de retorno que puede ser usada con fines de
comprobación.
Según la invención, el equipo de transmisión de
datos está configurado de forma tal que las corrientes de trabajo
normales sirven también de "alimentación" para los circuitos
del aparato básico que por el lado de la línea de conexión (por el
lado del bus) están aislados galvánicamente. Esta disposición es
adecuada en particular para las modalidades de transmisión
asíncrona.
En la práctica son necesarios adicionales
componentes en forma de filtros y etapas amplificadoras. Está
ilustrado en la Fig. 3 un circuito optimizado de esta manera.
En una forma de realización preferida de la
invención, los circuitos emisor y receptor (2a, 2b) están
configurados como elementos que garantizan un aislamiento
galvánico, y en particular como optoacopladores (Opto1, Opto2). Los
circuitos emisor y receptor (4a, 4b) están preferiblemente
realizados en forma de etapas de transistor.
La presente invención no queda limitada a las
formas de realización que han sido descritas anteriormente, sino
que comprende también todas las formas de realización que tengan la
misma forma de actuación en el sentido de la invención. Así, la
invención puede por ejemplo realizarse también con otros elementos
semiconductores de conmutación, amplificadores operativos o
elemento similares.
Claims (9)
1. Equipo de transmisión de datos para la
transmisión de datos serial asíncrona, que consta de
un primer aparato (1) y un segundo aparato
(3),
estando asignado a cada uno de los aparatos (1;
3) un circuito (2; 4),
y presentando cada uno de los circuitos (2; 4)
un circuito receptor (2b; 4b) y un circuito emisor (2a; 4a),
con una conexión de emisión (Tx_Ew; Tx_CPU) y
con una conexión de recepción (Rx_Ew; Rx_CPU), así como con una
conexión para una línea de transmisión de datos (8b) y con una
conexión para la línea del potencial de referencia (8a), y siendo
los circuitos (2; 4) susceptibles de ser puestos mútuamente en
conexión a través de la línea de transmisión de datos (b) para la
transmisión de datos bidireccional; así como a través de la línea
del potencial de referencia (8a);
caracterizado por el hecho de que hay una
fuente de corriente (6) que está dispuesta entre el potencial de
alimentación y el potencial de referencia y por medio de la cual
puede ser aportada una corriente (Iq) a la línea de transmisión de
datos (8b) de forma tal que en dependencia del estado de señal de la
conexión de emisión ((Tx_Ew; Tx_CPU) del respectivo circuito (4; 2)
es modificable el estado de señal de la respectivamente
correspondiente conexión de recepción ((Rx_CPU; Rx_EW) del otro
circuito (2; 4).
2. Equipo de transmisión de datos según la
reivindicación 1, caracterizado por el hecho de que al menos
el primer aparato (1) es un pequeño equipo de control programable
con una unidad aritmética y lógica, y en particular con un
microcontrolador, una unidad de visualización y una unidad de mando,
y con entradas de señales y salidas de señales, estando la unidad
aritmética y lógica, la pantalla, la unidad de mando, las entradas
de señales y las salidas de señales instaladas en una caja
común.
3. Equipo de transmisión de datos según la
reivindicación 1, caracterizado por el hecho de que el primer
aparato (1) está configurado como primer módulo independiente para
la conexión a un pequeño equipo de control programable con una
unidad aritmética y lógica, y en particular con un microcontrolador,
una unidad de visualización y una unidad de mando, y con entradas
de señales y salidas de señales, estando la unidad aritmética y
lógica, la pantalla, la unidad de mando, las entradas de señales y
las salidas de señales instaladas en una caja común, y el segundo
aparato (3) está configurado como un segundo módulo independiente
para la conexión de un aparato que amplía las funciones del primer
aparato (1), y ambos módulos son susceptibles de ser puestos en
conexión a través de la línea de transmisión de datos (8b) y de la
línea del potencial de referencia (8a).
4. Equipo de transmisión de datos según las
reivindicaciones 1 - 3, caracterizado por el hecho de que la
fuente de corriente (6) está integrada en el segundo aparato
(3).
5. Equipo de transmisión de datos según las
reivindicaciones 1 - 4, caracterizado por el hecho de que
cada circuito receptor y emisor (2b, 4b; 2a, 4a) comprende al menos
un conmutador semiconductor.
6. Equipo de transmisión de datos según una de
las reivindicaciones precedentes, caracterizado por el hecho
de que el circuito receptor y el circuito emisor (2b, 2a) del primer
aparato (1) están configurados de forma tal que hay un aislamiento
galvánico entre la conexión de emisión y la conexión de recepción
(Tx_CPU; Rx_CPU) por un lado y las conexiones para la línea de
transmisión de datos y la línea del potencial de referencia por otro
lado.
7. Equipo de transmisión de datos según las
reivindicaciones 1 - 6, caracterizado por el hecho de que la
fuente de corriente (6) está configurada como fuente de corriente
constante.
8. Equipo de transmisión de datos según la
reivindicación 7, caracterizado por el hecho de que la fuente
de corriente (6) está formada por un transistor PNP (T2) que por el
lado emisor está a través de una resistencia óhmica (R2) en
conexión con un potencial de alimentación, estando el transistor
(T2) por el lado de la base y a través de un diodo Zener (D2)
llevado asimismo al potencial de alimentación y a través de otra
resistencia óhmica al potencial de referencia, y estando dicho
transistor con su conexión del colector en conexión con la línea de
transmisión de datos (8b).
9. Equipo de transmisión de datos según una de
las reivindicaciones 1 - 6, caracterizado por el hecho de
que la fuente de corriente (6) está formada por una resistencia
óhmica que con uno de sus extremos está en conexión con un
potencial de alimentación y con su otro extremo está en conexión con
la línea de transmisión de datos (8b).
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19926006 | 1999-06-08 | ||
| DE19926006A DE19926006A1 (de) | 1999-06-08 | 1999-06-08 | Datenübertragungseinrichtung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2282095T3 true ES2282095T3 (es) | 2007-10-16 |
Family
ID=7910494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES00909280T Expired - Lifetime ES2282095T3 (es) | 1999-06-08 | 2000-03-01 | Equipo de transmision de datos. |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7359433B1 (es) |
| EP (1) | EP1194858B1 (es) |
| JP (1) | JP2003501923A (es) |
| AT (1) | ATE354131T1 (es) |
| AU (1) | AU3162100A (es) |
| DE (2) | DE19926006A1 (es) |
| ES (1) | ES2282095T3 (es) |
| PT (1) | PT1194858E (es) |
| WO (1) | WO2000075795A1 (es) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10257632B4 (de) * | 2002-12-09 | 2005-03-03 | Zentrum Mikroelektronik Dresden Ag | Verfahren zur Signalausgabe durch AS-i-Transmitter in As-i Einheiten eines AS-i Bussystems |
| JP4648195B2 (ja) * | 2003-10-21 | 2011-03-09 | パナソニック株式会社 | 設備機器用通信回路 |
| US8766221B1 (en) | 2010-04-30 | 2014-07-01 | Power-One, Inc. | Isolation system for a bi-directional communication bus line |
| US9966584B2 (en) | 2013-03-11 | 2018-05-08 | Atieva, Inc. | Bus bar for battery packs |
| US9910819B2 (en) | 2013-03-11 | 2018-03-06 | Microchip Technology Incorporated | Two-wire serial interface and protocol |
| US9946675B2 (en) | 2013-03-13 | 2018-04-17 | Atieva, Inc. | Fault-tolerant loop for a communication bus |
| US10089274B2 (en) | 2013-03-13 | 2018-10-02 | Atieva, Inc. | Dual voltage communication bus |
| US9229889B2 (en) * | 2013-03-13 | 2016-01-05 | Atieva, Inc. | Dual voltage communication bus |
| US9041454B2 (en) | 2013-03-15 | 2015-05-26 | Atieva, Inc. | Bias circuit for a switched capacitor level shifter |
| US9397871B2 (en) * | 2014-09-30 | 2016-07-19 | Infineon Technologies Ag | Communication devices |
| JP7117375B2 (ja) | 2017-12-01 | 2022-08-12 | 天地融科技股▲ふん▼有限公司 | データ送信回路、データ受信回路及び装置 |
| CN107968665B (zh) * | 2017-12-01 | 2020-05-15 | 天地融科技股份有限公司 | 数据发送电路、数据接收电路以及装置 |
| CN107979381B (zh) * | 2017-12-01 | 2020-02-11 | 天地融科技股份有限公司 | 数据发送电路以及装置 |
| DE102018128192A1 (de) * | 2018-11-12 | 2020-05-14 | Tridonic Gmbh & Co Kg | Verbesserungen einer Kommunikation zwischen zwei Steuerschaltungen zur Steuerung von Wandlerstufen eines Leuchtmittel-Betriebsgerätes mit einer Störspannung auf der Masseleitung |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE408362B (sv) * | 1976-12-29 | 1979-06-05 | Philips Svenska Ab | Sett att vid en fjerrskrivanleggning reglera strommmen samt anordning for utforande av settet |
| US4337465A (en) * | 1980-09-25 | 1982-06-29 | Burroughs Corporation | Line driver circuit for a local area contention network |
| US4535421A (en) | 1983-07-05 | 1985-08-13 | Pitney Bowes Inc. | Universal real time transparent asynchronous serial/echoplex converter |
| DE4111301A1 (de) * | 1991-04-08 | 1992-10-22 | Siedle & Soehne S | Verfahren und kommunikationssystem zum uebertragen von seriellen daten |
| US5555438A (en) * | 1991-07-24 | 1996-09-10 | Allen-Bradley Company, Inc. | Method for synchronously transferring serial data to and from an input/output (I/O) module with true and complement error detection coding |
| US5736796A (en) * | 1995-05-01 | 1998-04-07 | Apple Computer, Inc. | Printed circuit board having split voltage planes |
-
1999
- 1999-06-08 DE DE19926006A patent/DE19926006A1/de not_active Withdrawn
-
2000
- 2000-03-01 US US10/009,051 patent/US7359433B1/en not_active Expired - Fee Related
- 2000-03-01 PT PT00909280T patent/PT1194858E/pt unknown
- 2000-03-01 DE DE50014068T patent/DE50014068D1/de not_active Expired - Lifetime
- 2000-03-01 EP EP00909280A patent/EP1194858B1/de not_active Expired - Lifetime
- 2000-03-01 AU AU31621/00A patent/AU3162100A/en not_active Abandoned
- 2000-03-01 JP JP2001501998A patent/JP2003501923A/ja active Pending
- 2000-03-01 WO PCT/EP2000/001748 patent/WO2000075795A1/de active IP Right Grant
- 2000-03-01 AT AT00909280T patent/ATE354131T1/de not_active IP Right Cessation
- 2000-03-01 ES ES00909280T patent/ES2282095T3/es not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE50014068D1 (de) | 2007-03-29 |
| WO2000075795A1 (de) | 2000-12-14 |
| EP1194858A1 (de) | 2002-04-10 |
| ATE354131T1 (de) | 2007-03-15 |
| JP2003501923A (ja) | 2003-01-14 |
| DE19926006A1 (de) | 2000-12-14 |
| PT1194858E (pt) | 2007-05-31 |
| EP1194858B1 (de) | 2007-02-14 |
| AU3162100A (en) | 2000-12-28 |
| US7359433B1 (en) | 2008-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2282095T3 (es) | Equipo de transmision de datos. | |
| US6563419B1 (en) | Control and data transmission system | |
| US4797582A (en) | Bidirectional interface circuit having a unipolar port and a bipolar port for logic signals | |
| EP1230683A2 (en) | I2c opto-isolator circuit | |
| US3970784A (en) | Transmission system | |
| WO2017076342A1 (en) | Driving module and control unit of a motor vehicle | |
| US6407402B1 (en) | I2C opto-isolator circuit | |
| CN216391001U (zh) | 通信电路和通信系统 | |
| US11716219B2 (en) | Galvanic isolation device for a LIN bus system | |
| US5119371A (en) | Automotive multipath transmission system with power always supplied to at least two transmission unit | |
| US5870028A (en) | Input expansion for crosspoint switch module | |
| TWI830212B (zh) | 通訊終端及通訊系統 | |
| ES2274373T3 (es) | Convertidor para sistemas de bus de instalacion. | |
| US4355308A (en) | Circuit arrangement for operating opto-electronic display elements assigned to terminal devices, in particular in telephone system | |
| CN212785296U (zh) | Pwm信号传递电路 | |
| KR20010020116A (ko) | 전자회로 | |
| CN214954605U (zh) | 通讯装置和电器设备 | |
| SU1283777A1 (ru) | Устройство дл обмена информацией между двум абонентами | |
| ES2261179T3 (es) | Procedimiento e instalacion para la supervision de señales de transmision. | |
| EP4002692A1 (en) | Communication circuit and method of transferring a data signal | |
| KR890001420Y1 (ko) | 직렬통신 제어회로 | |
| ES2253745T3 (es) | Disposicion de circuito para la alimentacion de corriente descentralizada con corriente de reposo reducida. | |
| SU1325548A1 (ru) | Устройство дл приема и передачи информации | |
| WO2017076341A1 (en) | Driving module and control unit of a motor vehicle | |
| JPH0129878Y2 (es) |