Przedmiotem wynalazku jest przetwornik ana¬ logowo-cyfrowy z podwójnym calkowaniem, zwlasz¬ cza do woltomierzy cyfrowych.Znany jest uklad przetwornika analogowo-cy- frowego z podwójnym calkowaniem pracujacego 5 wedlug zasady przetwarzania wielkosci analogo- % wej, na przyklad mierzonego napiecia, na prze¬ dzial czasu. Przetwornik taki zbudowany jest z przelacznika napiec, do którego wejsc doprowa¬ dzone jest napiecie mierzone, dodatnie i ujemne 10 napiecie wzorcowe ze zródla napiecia wzorcowego oraz potencjal odniesienia ukladu. Wyjscie prze¬ lacznika polaczone jest z wejsciem integratora, którego wyjscie polaczone jest poprzez kompara¬ tor z ukladem sterujacym. Uklad sterujacy steruje 15 kluczami przelacznika napiec, kontroluje wejscie kasujace licznika dekadowego oraz blokuje bram¬ ke wejsciowa tego licznika. Do bramki dolaczony jest takze generator zegarowy, natomiast jej wyjs¬ cie polaczone jest z wejsciem zliczajacym licznika 20 dekadowego, którego wyjscie polaczone jest z ukladem sterujacym. Licznik dekadowy steruje u- kladem wyswietlajacym wynik pomiaru w postaci . cyfrowej. Generator zegarowy oraz dekadowy licz¬ nik impulsów wyznaczaja wzorcowy przedzial cza- 25 su, w którym na wejscie integratora jest zalaczane napiecie mierzone. Wartosc napiecia wyjsciowego integratora po zakonczeniu tego przedzialu czasu jest proporcjonalna do wartosci mierzonego na¬ piecia. Po ostatnim impulsie zegarowym wzorca- 30 wego przedzialu czasu, który to impuls wystepuje na wyjsciu licznika, nastepuje wylaczenie napie¬ cia mierzonego, a na wejscie integratora zalaczane jest napiecie wzorcowe o polaryzacji przeciwnej do polaryzacji napiecia mierzonego. Integrator roz¬ ladowuje sie ze wzorcowym nachyleniem nieza¬ leznym od napiecia mierzonego, a czas tego rozla¬ dowania do stanu poczatkowego, mierzony liczba impulsów zegarowych, jest wprost proporcjonalny do wartosci napiecia mierzonego. Charakterystycz¬ na cecha sposobu pracy tych przetworników jest ciagla praca licznika w okresie calkowania napie¬ cia mierzonego i napiecia wzorcowego oraz kaso¬ wanie licznika przed dokonaniem kolejnego po¬ miaru.Znany uklad przetwornika analogowo-cyfrowego z podwójnym calkowaniem posiada szereg niedo¬ godnosci w przypadku wykorzystania do jego bu¬ dowy struktur pólprzewodnikowych typu MOS o wielkim stopniu scalenia. Zastosowanie scalonego licznika dekadowego MOS powoduje trudnosci w uzyskaniu wskazania zerowego lub utrzymaniu jego wlasciwej szerokosci. Spowodowane to jest tym, ze czas propagacji sygnalu od wejscia sca¬ lonego licznika dekadowego do jego wyjscia jest porównywalny z okresem generatora zegarowe¬ go oraz ze nie ma mozliwosci wyprowadzenia naj¬ blizszych impulsów poprzedzajacych przepelnienie licznika. Licznik dekadowy przy pracy ciaglej mial¬ by stale opóznienie miedzy wejsciem a wyjsciem. 96 9003 W momencie wystapienia ostatniego impulsu ze¬ garowego na wyjsciu licznika, to jest w momen- cie^rozpoczecia rozladowania integratora napieciem wzorcowym, na wejsciu licznika bylby juz zli¬ czany pierwszy lub drugi impuls zegarowy. Zablo¬ kowanie bramki wejsciowej licznika natychmiast po rozpoczeciu rozladowania integratora mogloby zatem dac wskazanie jednej lub dwóch jednostek zamiast zera.Celem wynalazku jest zbudowanie przetwornika analogowo-cyfrowego z podwójnym calkowaniem, który pozwalalby na usuniecie opisanej niedogod¬ nosci, a jednoczesnie zapewnial plynna regulacje strcffy zera, gdyz zbyt waska lub zbyt szeroka strefa zera w porównaniu z szerokoscia pozosta¬ lych cyfr oznaczalaby wniesienie nieliniowosci do clmriakterystyki przetwornika analogowo-cyfrowe¬ go.Gel ten zostal zgodnie z wynalazkiem osiagniety przez zbudowanie przetwornika analogowo-cyfro¬ wego z podwójnym calkowaniem, w którym w znanym ukladzie przetwornika zastosowano kasu¬ jacy multiwibrator monostabilny pobudzany impul¬ sem przepelnienia licznika dekadowego oraz regu¬ lowany uklad opózniajacy. Wejscie multiwibratora polaczone jest z wyjsciem licznika dekadowego, zas wyjscie z kasujacym wejsciem tego licznika, z ukladem sterujacym i poprzez uklad opózniajacy z jednym z blokujacych wejsc generatora zegaro¬ wego.Uklad ten zapewnia periodyczne kasowanie licz¬ nika dekadowego do stanu zerowego po zakon¬ czeniu calkowania napiecia mierzonego a przed rozpoczeciem calkowania napiecia wzorcowego i wyrównanie stanu jego wejscia i wyjscia, nie¬ zaleznie od opóznienia propagacji zliczanych im¬ pulsów z wejscia na wyjscie licznika dekadowego oraz powoduje kontrolowane opóznienie ponowne¬ go* wyzwolenia generatora zegarowego wzgledem rozpoczecia rozladowania integratora tak, ze pierw¬ szy impuls zegarowy jest przyjety przez licznik dekadowy w scisle okreslonym momencie, dzieki czemu mozliwa jest plynna i precyzyjna regulacja szerokosci strefy wskazania zerowego.Przedmiot wynalazku pokazany jest na ry¬ sunku, na którym fig. 1 przedstawia schemat blo¬ kowy przetwornika analogowo-cyfrowego z podwój¬ nym calkowaniem, fig. 2 — przebiegi napieciowe wystepujace w przetworniku.Przetwornik analogowo-cyfrowy z podwójnym calkowaniem zbudowany jest z przelacznika na¬ piec P, do którego wejsc doprowadzone jest na¬ piecie mierzone Uxt dodatnie i ujemne napiecie wzorcowe ze zródla napiecia wzorcowego Un oraz potencjal odniesienia ukladu. Wyjscie przelacznika P polaczone jest z wejsciem integratora I, którego wejscie polaczone jest poprzez* komparator K z ukladem sterujacym US. Uklad sterujacy US po¬ laczony jest z pierwszym wejsciem blokujacym a generatora zegarowego O, którego wyjscie polaczo¬ ne jest z wejsciem zliczajacym z licznika dekado¬ wego LD, zas wyjscie licznika dekadowego LD jest polaczone z ukladem sterujacym US. Uklad sterujacy US steruje kluczami przelacznika na¬ piec P integratora, a licznik dekadowy LD ukla- 6 900 4 dem wyswietlajacym W. W*jsci£ frastijaceib mjl- tiwibratora monostabilnego ifcM pólaczórie jesi z wyjsciem licznika dekadowego Lft zas Wyjscie z kasujacym wejsciem k tego licznika, z ukladem sterujacym US i poprzez regulowany uklad opóz¬ niajacy D z drugim wejsciem blokujacym b gene¬ ratora zegarowego G.Przetwornik analogowo-cyfrowy, wedlug wyna¬ lazku, dziala w sposób nizej opisany. Pfied roz- lfl * poczeciem cyklu pomiarowego wejscie integrato¬ ra I jest polaczone poprzez jeden z kluczy prze¬ lacznika napiec P z punktem o potencjale odnie¬ sienia ukladu. Napiecie wyjsciowe integratora I znajduje sie na umownym poziomic zerowym. W !$ pierwszej fazie calkowania do integratora I poda¬ wane jest napiecie mierzone U*. Poczatek calko¬ wania napiecia Ux jest wyznaczony przez uklad sterowania US, który odblokowuje wejscie bloku¬ jace a generatora zegarowego G. Od tego momen- • tu nastepuje zliczanie przez licznik dekadowy LD impulsów zegarowych, okreslajacych wzorcowy przedzial czasu. Po zakonczeniu calkowania na¬ piecia mierzonego Ux multiwibrator monostabilny MM jest pobudzany wyjsciowym impulsem prze- pelnienia N licznika dekadowego LD. Multiwibra¬ tor monostabilny MM daje na wyjsciu impuls podawany na wejscie kasujace k licznika deka¬ dowego LD, o czasie trwania tMM niezbednym do wyrównania stanów wejscia i wyjscia licznika de- kadowego LD. Impuls wyjsciowy multiwibratora monostabilnego MM jest podany takze do ukladu sterujacego US i poprzez uklad opózniajacy D do drugiego wejscia blokujacego b generatora zega¬ rowego G, blokujac go na czas tMM. W momencie zakonczenia kasowania stan wejscia i wyjscia licz¬ nika dekadowego LD jest wyrównany i wynosi „zero". W ten sposób uzyskuje sie poprawne male wskazania zero, jeden, dwa, ... niezaleznie od o- póznienia propagacji sygnalu przez licznik deka- 40 dowy LD. Jednoczesnie moment zakonczenia ka¬ sowania licznika dekadowego LD przez impuls wyjsciowy multiwibratora monostabilnego MM jest momentem podania na wejscie integratora I, po¬ przez klucze przelacznika P sterowane z ukladu 45 sterujacego US, napiecia wzorcowego UN o pola¬ ryzacji przeciwnej niz mierzone napiecie Ux.W omawianym rozwiazaniu przetwornika licz¬ nik dekadowy LD powieksza swoja zawartosc na skutek przejscia napiecia na wejsciu zliczajacym 50 z ze stanu niskiego do stanu wysokiego. Genera¬ tor zagarowy G, zablokowany przez multiwibrator monostabilny MM, pozostaje w stanie niskim dlu¬ zej niz trwa impuls kasujacy z multiwibratora monostabilnego MM. Spowodowane jest to ponow- 55 nym wyzwoleniem generatora zegarowego G z opóznieniem tD, uzyskiwanym w ukladzie opóz¬ niajacym D, w stosunku do momentu zalaczenia •wzorcowego napiecia Un do wejscia integratora I.Moment ten okresla koniec impulsu kasujacego 60 trwajacego przez okres tMM. Kontrolowane opóz¬ nienie tD pozwala na dowolny wybór momentu pierwszego przejscia napiecia z generatora zega¬ rowego G ze stanu niskiego do wysokiego, to jest na wpisanie pierwszego impulsu do licznika deka- 65 dowego LD. Moze ono byc latwo ustawione na90 900 czas 0,5-M),6 ifnpulsu zegarowego dla obu polary¬ zacji. Zakonczenie drugiej fazy calkowania spowo¬ dowane jest wykryciem przez komparator K mo¬ mentu zakonczenia rozladowywania integratora I napieciem wzorcowym Un do umownego poziomu zerowego i wyslaniem przez uklad sterujacy US do pierwszego wejscia blokujacego a generatora zegarowego G impulsu blokujacego ten generator do nastepnego cyklu pomiarowego. Zablokowanie generatpra zegarowego G powoduje ujawnienie stanu licznika dekadowego LD w ukladzie wys¬ wietlajacym W, a tym samym cyfrowy odczyt wartosci mierzonego napiecia Ux. . PL