SU1112547A1 - Измеритель нелинейности цифро-аналоговых преобразователей - Google Patents

Abstract

ИЗМЕРИТЕЛЬ НЕЛИНЕЙНОСТИ ЦИФРОАНАЛОГОВЫХ ПРЕОБРАЗОВАТЕЛЕЙ, содержащий генератор импульсов, счетчик, выход которого соединен с входом контролируемого цифроаналогового преобразовател , выход которого подключен к первому входу компаратора, генератор линейно измен ющегос  напр жени , выход которого соединен с вторым входом компаратора, выход которого подключен к входу триггера, отличающийс  тем, что, с целью повышени  быстродействи  и точности , в него введены два коммутатора , два реверсивных счетчика, блок пам ти, переключатель и элемент задержки , причем вход первого коммутато ра соединен с выходом генератора .импульсов , первый и второй выходы первого коммутатора соединены с первым и вторым входами первого реверсивного счетчика, а третий и четвертый выходы - с первым и вторым входами второго реверсивного счетчика, выход 1 реверсивных счетчиков подключены к соответствующим входам второго коммутатора , выход которого подключен к первому входу блока пам ти, при этом выход триггера соединен с управл ющими входами первого коммутатора и переключател  и с первым управл ющим входом второго коммутатора, вто- § рой управл ющий вход которого соединен с входами триггера, счетчика и через элемент задержки - с входом переключател , первый и второй выходы которого соединены с управл ющими входс1ми соответствующих реверсивных счетчиков, кроме того, выход счетчика подключен к второму входу блока пам ти.

Description

Изобретение относитс  к импульсной технике и предназначено дл  автоматической поверки цифроаналоговых преобразователей (ЦАП).

Известно устройство дл  контрол  параметров цифроаналогового преобразовател , содержащее генератор тактовых импульсов, логическую схему, двоичный счетчик, блок согласовани , многовходную логическую схему, контролируемый ЦАП, дифференциатор, импульсный усилитель, запоминающий бло переключатель, двухпороговую схему и блок управлени  Lll .

Недостатк 1ми этого устройства  вЛ ютс  низка  точность и невозможнос непосредственного определени  дифференциальной нелинейности ЦАП.

Наиболее близким по технической сущности к изобретению  вл етс  устройство дл  измерени  погрешности ли нейности цифроаналогового преобразовател , содержащее генератор импульсов , счетчик, выход которого соединен с входом контролируемого цифроаналогового преобразовател  (ЦАП), выход которого подключен к первому входу компаратора, генератор линейно измен юшегос  напр жени  (ГЛИН), выход которого соединен с вторым входом компаратора, выход которого подключен к входу триггера С2 .

Недостатками известного устройств  вл ютс  низкое быстродействие и ограниченна  точность, обусловленные тем,что за одну развертку измен ющегос  эталонного напр жени  производитс  определение одного значени  выходного сигнала контролируемого IJlAn, при этом нелинейность ГЛИН полностью входит в погрешность измерени .

Цель изобретени  - повввиение быстродействи  и точности.

Поставленна  цель достигаетс  тем что в измеритель нелинейности цифроаналоговых преобразователей, содержа щий генератор импульсов, счетчик, выход которого соединен с входом и контролируемого цифроаналогового преобразовател , выход которого подключен к первому входу компаратора, генератор линейно измен ющегос  напр жени , выход которого соединен с вторым входом компаратора, выход которого подключен к входу триггера, введены два коммутатора, два реверсивных счетчика, блок пам ти, переключатель и элемент задержки причем вход первого коммутатора соединен с выходом генератора импульсов, первый и второй выходы первого коммутатора соединены с первым и вторым вхо дами первого реверсивного счетчика, а третий и четвертый выходы - с первым и втopы /I входами второго реверсивного счетчика, выходы реверсивных счетчиков подключены к соответствующим входам второго коммутатора, выход которого подключен к первому входу блока пам ти, при этом выход триггера соединен с управл ющими входами первого коммутатора и переключател  и с первым управл ющим входом второго коммутатора, второй управл ющий вход которого соединен с входами триггера, счетчика и через элемент задержки - с входом переключател , первый и второй выходы которого соединены с управл ющими входа ми соответствующих реверсивных счетчиков , кроме того, выход счетчика подключен к второму входу блока пам ти .

На фиг. 1 представлена функциональна  схема устройстваi на фиг. 2 временна  диаграмма, по сн юща  принцип его действи .

Устройство содержит генератор 1 .ИМПУЛЬСОВ , счетчик 2, контролируе Пый цифроаналоговый преобразователь (ЦАП) 3, компаратор 4, генератор 5 линейно измен ющегос  напр жени  (ГЛИН), триггер б, коммутаторы 7 и 8 реверсивные счетчики 9 и 10, блок 11 пам ти, переключатель 12 и элемент 13 задержки.

Выход счетчика 2 подключен к вход ЦАП 3, выход которого соединен с первым входом компаратора 4, второй вхо которого подключен к выходу генератора 5 линейно измен ющегос  напр жени , а выход через триггер б - к управл ющим входам первого коммутатора 7, переключател  12 и первому управл ющему входу второго коммутатора 8. В то же врем  вход триггера 6 соединен с вторым управл ющим входом коммутатора 8, счетным входом счетчика 2 и через элемент 13 задержки с входом переключател  12.

Выход генератора 1 импульсов подсоединен к входу первого коммутатора 7, первый и второй выходы которого подключены соответственно к суммирующему и вычитающему входам первого реверсивного счетчика 10, а третий и четвертый выходы - к суммирующему и вычитающему входам второго реверсивного счетчика 9. Входы Сброс реверсивных счетчиков 9 и 10 соединены с соответствующими выходами переключател - 12, а выходы - с соответствующими входами коммутатора 8, подключенного выходом к первому входу блока 11 пам ти, второй вход которого подключен к выходу счетчика 2 Устройство работает следующим образом .

В исходном состо нии все счетчики 2, 9 и 10 сброшены, триггер б находитс  в нулевом состо нии, импульсы с выхода генератора 1 через коммутатор 7 на вход счетчиков 9 и 10 не поступают. На выходе контролируемо1:о ЦАП 3 присутствует напр же ние Uutn (0...000), соответствующее коду О,..000 на его входе (фиг. 2а .

Нч1 второй вход компаратора 4 с выхода ГЛИН 5 поступает посто нное напр жение иклинпрел: причем минимально возможное значение uj (О...000) ирдц (фиг. 2а). С момента запуска с выхода генератора 1 на вход коммутатора 7 начинают поступать счетные импульсы, напр жение на выходе ГЛИН 5 начинает линейно нарастать, ив момент равенства Оглиц (to) U (0...000) компаратор 4 переходит в единичное состо ние, перебрасыва  из нулевого состо ни  триггер б. Одновременно в младший разр д счетчика 2 заноситс  счетный импульс. Изменившийс  код.подаваемый на вход ЦАП 3, формирует на выходе последнего сигнал Uyl (0...001). При этом компаратор 4 возвращаетс  в нулевое состо ние. Единичное состо ние на выходе триггера 6 подключает выход генератора 1 к суммирующему входу реверсивного счетчика 10, разреша  заполнение его счетными импульсами в течение интервала дТ (фиг. 26 , оканчивающегос  в момент t равенст (ва , (ti) и (0...001), т.е. Ь течение интервала лТ в счетчике 10 формируетс  код, пропорцинальный приращению iUi напр жени  на выходе ЦАП 3 при смене его входного кода от 0...000 до 0...001. Аналогично моменту to в момент ti на выходе компаратора 4 формируетс  управл ющий импульс, возвращающий триггер б в нулевое состо ние. О на выходе триггера б управл ет коммутатором 7 таКИМ образом, что в течение интервала ATt. до момента рвенства ирду, (tj ) uS5i (0...010) импульсы с генератора 1 поступают на суммирующий вход счетчика 9 и вычитающий вход счетчика 10 Таким образом, в момент tj в счетчике 9 формируетс  код, пропорционал ный приращению iUj, а в счетчике 10 пропорциональный разности ли л - U ,

т.е. дифференциальной нелинейности ЦАП 3 в точке, соответствующей коду 0.,.001. В момент tj действи  импульса на выходе компаратора 4, согласно управл ющему уровню на выходе триггера 6, коммутатор 8 разрешает занесение в блок 11 пам ти оценки дифференциальной нелинейности, сформированной в счетчике 10, после чего с задержкой, определ емой элементом 13, с соответствующего выхода переключател  12 на счетчик 10 поступает сбросовый импульс. В течение следующего интервала дТ} тактовые импульсы с выхода генератора 1 поступают через коммутатор 7 на суммирующий вход счетчика 10 и вычитающий вход счетчика 9, Таким образом, в реверсивных счетчиках 9 и 10 поочередно формируютс  оценки дифференциальной нелинейности ЦАП 3 в соответствующих точках шкалы, также заносимых в блок 11 пам ти с выхода счетчика 2.

Повышение точности измерител  обусловлено уменьшением зависимости получаемой оценки от нелинейности и временной нестабильности в скорости нарастани  ,так как дл  определени  дифференциальной нелинейности преобразователей используетс  не полный размах , а сравниваютс  значени  двух соседних квантов, т.е. лишь незначительный участок развер- ки , перекрывающий два соседние кванта ЦАП 3, поэтому, поскольку линейность на малом участке значительно выше, чем при полном размахе , при использовании одного и того же генератора линейно измен ющегос  напр жени  погрешность оценки из-за нелинейности эталонного напр жени  существенно меньше.

Повышение быстродействи  предлагаемого измерител  обусловлено тем, что в нем за одну развертку UOM« определ етс  дифференциальна  нелинейность во всех точках шкгшы контролируемого ЦАП, а не в одной точке.

Claims (1)

1. ИЗМЕРИТЕЛЬ НЕЛИНЕЙНОСТИ ЦИФРОАНАЛОГОВЫХ ПРЕОБРАЗОВАТЕЛЕЙ, содержащий генератор импульсов, счетчик, выход которого соединен с входом контролируемого цифроаналогового преобразователя, выход которого подключен к первому входу компаратора, генератор линейно изменяющегося напряжения, выход которого соединен с вторым входом компаратора, выход которого подключен к входу триггера, отличающийся тем, что, с целью повышения быстродействия и точности, в него введены два коммутатора, два реверсивных счетчика, блок памяти, переключатель и элемент задержки, причем вход первого коммутатора соединен с выходом генератора .импульсов, первый и второй выходы первого коммутатора соединены с первым ' и вторым входами первого реверсивного счетчика, а третий и четвертый выхода - с первым и вторым входами второго реверсивного счетчика, выходу реверсивных счетчиков подключены к соответствующим входам второго коммутатора, выход которого подключен к первому входу блока памяти, при этом выход триггера соединен с управляющими входами первого коммутатора и переключателя и с первым управляющим входом второго коммутатора, второй управляющий вход которого соединен с входами триггера, счетчика и через элемент задержки - с входом переключателя, первый и второй выхода которого соединены с управляющими входами соответствующих реверсивных счетчиков, кроме того, выход счетчика подключен к второму входу блока памяти.