SU1506571A2

SU1506571A2 - Устройство дл контрол качества цифрового сигнала

Info

Publication number: SU1506571A2
Application number: SU864148931A
Authority: SU
Inventors: Юрий Константинович Смирнов
Original assignee: Ленинградский Электротехнический Институт Связи Им.Проф.М.А.Бонч-Бруевича
Priority date: 1986-10-21
Filing date: 1986-10-21
Publication date: 1989-09-07

Abstract

Изобретение относитс к электросв зи. Цель изобретени - повышение точности контрол путем учета вли ни зоны неопределенности и нестабильности порога второго порогового блока. Устройство содержит усилитель 1, два пороговых блока 3 и 4, сумматор 5 по модулю два, Д-триггер, элемент И, счетчик импульсов, выделитель тактовой частоты, блок сопр жени , вычислительный блок, блок индикации. Дл достижени цели выход у-л подключен к первому входу пороговых блоков через введенный элемент с коммутируемым коэффициентом передачи. Веро тность псевдоошибок на выходе сумматора стремитс в процессе переходного процесса к посто нному уровню, что достигаетс автоматическим изменением указанного неоптимального порога в процессе работы устройства. По величине отношени сигнал/шум путем обращени распределени смеси сигнала с шумом (например, нормального распределени ) может быть вычислена веро тность ошибок при передаче информационных сигналов. Указанные результаты измерений отображаютс на блоке индикации. 1 ил.

Description

1

(61) 1332548

(21)А148931/24-09

(22)21.10.86

(А6) 07.09.89. Бкш. 33

(71)Ленинградский электротехнический институт св зи им.проф.М.А.Бонч-Бруег:

вича

(72)Ю.К.Смирнов

(53) 621.396.664 (088.8)

(56)Авторское свидетельство СССР 1332548, кл. Н 04 L 11/00, 1985.

,(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КАЧЕСТВА ЦИФРОВОГО СИГНАЛА

(57)Изобретение относитс к электросв зи . Цель изобретений - повышение точности контрол путем учета вли ни зоны неопределенности и нестабильности порога второго порогового блока. Устр-во содержит усилитель, два пороговых блока, сумматор по модулю два,

D-триггер, элемент И, счетчик импу Б сов, вь1далитель тактовой частоты, блок сопр жени , вычислительный блок, блок индикации. Дл достижени цели выход у-л подключен к первому входу пороговых блоков через введенный элемент с коммутируемым коэффициентом передачи. .Веро тность псевдоошибок на выходе сумматора стремитс в процессе переходного процесса к посто нному уровню, что достигаетс автоматическим изменением указанного неоптимального порога в процессе работы устр-ва. По величине отношени сигнал/шум путем обращени распределени смеси сигнала с шумом (например, нормального распределени ) м.б. вычислена веро тность ошибок при передаче информационных сигналов. Указанные результаты измерений отображаютс на блоке индикации. 1 ил.

(Л

Изобретение относитс к электросв зи , может быть использовано дл контрол амплитуды, действующего значени шумов и оценки веро тности ошибок цифрового сигнала в тракте цифрового регенератора и вл етс усовершенство ванием изобретени по авт. св. Н 1332548,

Цель изобретени - повышение точности контрол путем учета вли ни зоны неопределенности и нестабильности порога второго порогового блока.

На чертеже представлена структурна электрическа схема устройства дл контрол качества цифрового сигнала .

Устройство -содержит усилитель 1, элемент 2 с коммутируемым коэффициентом передачи, первый 3, второй 4 пороговые блсжи, сумматор 5 по модулю два, D-триггер 6, элемент И 7, счетчик 8.импульсов, вьщелитель 9 тактовой частоты, блок 10 сопр жени , вычислительный блок 11 блок 12 индикации .

Блок 10 сопр жени содержит блок 13 управлени цифровыми приборами, первый блок 14 цифроаналогового преобразовани , второй блок 15 цифроаналогового преобразовани , магистральный расширитель 16 интерфейса, двуСП

о

Од СЛ к

М

3150

направленный канал 17 типа обща шина.

Блок 13 управлени цифровыми приборами содержит блок 18 управлени и блок 19 задержки, выполненный в виде RC-фильтра нижних частот. Вход 20 блока 19 задержки подключен к пусковому выходу блока 18 управлени , а выход 21 блока 19 задержки соеди- нен с пусковым в-ходом блока 18 управлени .

Первый блок 1А цифроаналогового преобразовани содержит первый 22, второй 23 цифроаналоговые преобразо- ватели, блок 24 коммутации и управлени , фильтр 25 нижних частот, который содержит три резистора 26-28, конденсатор 29, причем первые полюсы всех трех резисторов и конденсатора соединены с выходом 30 фильтра, вторые полюсы резисторов 26 и 28 вл ютс входами 31 и 32 фильтра, а вторые полюсы резистора 27 и конденсатора 29 соединены с общей клеммой 33,

Второй блок 15 цифроаналогового преобразовани содержит блок 34 управлени , цифроаналоговый преобразователь 35, фильтр 36 нижних частот, выход 37 которого соединен с выходом второго блока 15 цифроаналогового преобразовани , В качестве фильтра 36 нижних частот используетс КС- фильтр нижних частот.

Устройство работает следующим об- разом.

Цифровой бинарный сигнал, несущий информацию, поступает на вход усилител 1 с коэ1{)фициентом усилени , управл емым напр жением, поступающим с выхода 37 фильтра 36 нижних частот подключенного своим входом к выходу Щ1фроаналогового преобразовател 35, На выходе усилител 1 благодар управл ющему напр жению поддерживаетс

определенное значение амплитуды сигнала , необходимого дл работы первого 3 и второго 4 пороговых блоков. На второй вход первого порогового блока 3 поступает напр жение, соответствующее оптимальному значению порога, обеспечивающему минимальную веро тность ошибки на выходе. На второй вход второго порогового блока 4 поступает напр жение порога с выхода 30 фильтра 25 нижних частот первого блока 14 цифроаналогового преобразовани . Сигналы с выходов первого и второго, пороговых блоков поступают на входы

5 0 5

0

,

Q

5

0

5

сумматора 5 по модулю два, на выходе которого образуютс импульсы псевдоошибок , возникающие в те моменты времени , когда напр жение на выходе усилител с коммутируемым коэффициентом усилени находитс оптимальным напр жением порога, поступающим на второй вход порогового блока 3, и неоптимальным напр жением порога, поступающим на второй вход второго порогового блока 4, Веро тность псевдо- ощибок на выходе сумматора 5 по модулю два стремитс в процессе переходного процесса к посто нному уровню, что достигаетс автоматическим изменением указанного неоптимального порога в процессе работы устройства.

Сигнал с выхода усилител 1 поступает также на выделитель 9 тактовой частоты, который выдел ет из сигнала напр жение тактовой частоты, D-триг- гер 6 прив зывает импульсы псевдоошибок к фазе напр жени тактовой частоты , что обеспечивает выполнение фазовых соотношений при стробировании импульсов псевдоошибок напр жением тактовой частоты в элементе И 7, позвол раздел ть пачки импульсов псевдоошибок на отдельные импульсы длительностью полпериода тактовой частоты , подсчитываемые в дальнейшем счетчиком 8 импульсов,

В процессе первого цикла работы на выходе 30 фильтра 25 нижних частот первого блока 14 цифроаналогового преобразовани формируетс пороговое напр жение uUj , поступающее на второй вход второго порогового блока 4, При этом частость импульсов псевдоошибок устанавливаетс в процессе переходного процесса на уровне р .

Of

равном, например, 0,1,

В процессе второго цикла работы устройства на выходе 30 фильтра 25 формируетс пороговое напр жение uUj , также поступающее на второй вход второго порогового блока 4, При этом частость импульсов псевдоошибок устанавливаетс в ходе переходного процесса на уровне , .Например , РО„„ может быть равным 0,01,

В процессе третьего цикла работы устройства на выходе 30 фильтра 25 формируетс пороговое напр жение UU, также поступающее на вход второго порогового блока 4, При этом частость импульсов псевдоощибок устанавливаетс в ходе переходного процесса на одном из уровней р или Роп коэ(фициент передачи элемента 2 предварительно устанавливаетс неравным единице ( при помощи бинарного управл ющего сигнала, поступающего из вычислительного блока 11 на выход управлени блока 10 сопр жени через магистральный расширитель 16, двунаправленный канал 17 и блок 18 управлени , а коэффициент усилени усилител 1 сохран етс таким же, каким он был при первых двух циклах измерени .

Вычислительный блок 11 на основа- НИИ полученных зна чений Л u ,, , uUj вычисл ет неизвестные измер емые величины - амплитуду сигнала U,, действующее значение помех G, неопределенность (нестабильность) порогового уровн второго порогового блока А UQ, а также отношение сигнал/помеха Кроме того, по величине отношени сигнал/шум путем обращени рас пределени смеси сигнала с шумом (например, нормального распределени может быть вычислена веро тность ошибок при передаче информационных сигналов . Указанные результаты измерений отображаютс на блоке 12 индикации.

В дальнейшем по мере прогрева аппаратуры величина может стабилизироватьс . Тогда дл ускорени измерений можно будет периодически выпол- н ть первые два цикла измерений. Из- меренные величины при этом св заны системой уравнений, в которой параметр UU(5 известен на основании предыдущих измерений, состо щих из трех циклов. Вычислительный блок 11 на ос- Иовании измеренных величин и U,, Ди и ранее полученной величины UU вычисл ет измер емые величины - амплитуду сигнала U,, действующе-е значение шумов и помех G, отношение нал/помеха () и веро тность ошибок при передаче информационных сигналов.

Если измеренное значение амплитуды U , соответствующее регули- реющему напр жению Цдру , не находитс в оптимальном диапазоне, необходимом дл работы пороговых блоков 3 и 4, то вычислительный блок 11 производит вычисление регулирующего напр - жени идр1, , необходимого дл обеспечени требуемого значени амплитуды сигнала U на первых входах пороговых блоков 3 и 4. Это вычисление производитс н основании известной формы характеристики АРУ KO F(),

где KO - коэффициент усилени усилител 1, а также известных текущей и требуемой амплитуд сигнала U и Um путем решени уравнени

и.

шо

Г(илрур) - ).

Код напр жени из канала ввода-вывода вычислительного блока 11 поступает «ерез магистральный расширитель 16, двунаправленный канал 17, блок ЗА управлени , цифроанало- говый преобразователь 35 и фильтр 36 нижних частот на выход 37 фильтра 36 вл ющийс аналоговдзм выходом второг блока 15 цифроаналогового преобразовани , и далее на вход управлени коэффициентом усилени усилител 1.

Рассматриваетс процесс формировани пороговых напр жений U , & 1/ иЛи2 в предлагаемом устройстве.

Вычислительный блок 11 через магистральный расширитель 16, двунаправленный канал 17, общую шину к блок 18 управлени передает сигнал сброса счетчика 8, На первый и второй цифро- аналоговые преобразователи 1А и 15 через магистральный расширитель 16, двунаправленный канал 17, блок 2А коммутации и управлени поступает из вычислительного блока 11 первоначально код нулевого напр жени , привод щий к подаче на второй вход второго порогового блока А нулевого порогового напр жени . В регистре состо ни блока 18 управлени вычислительный блок 11 устанавливает разрешающий потенциал , поступающий на выход разрешени счета блока 10 сопр жени .Этот потенциал через элемент И 7 разрешает счетчику 8 подсчет импульсов псевдоошибок . Вычислительный блок 11 в течение р да временных дискретов осуществл ет ввод в оперативную пам ть количества импульсов со счетчика 8 При этом одновременно производитс в каждом временном дискрете вычитание, из содержимого счетчика 8 числа, соответствующего числу импульсов с опорной частостью РОП , которые могли бы по витьс в течение временного дискретами суммирование полученных разностей в оперативной пам ти вычислительного блока 11, а также передача в первый блок 14 циф71506571

роаналогового преобразовани полученной суммы. Код этой суммы поступает из вычислительного блока 11 через магистральный pacш pитeль 16, двунаправленный канал 17, блок коммутации и управлени на первьш и второй циф- роаналоговые преобразователи 22 и 23, Напр жени , полученные на выходах 31

и 32 цифроаналоговых преобразователей

22 и 23 суммируютс с соответствующими весами в фильтре 25 нижних частот, где одновременно благодар наличию конденсатора 29 производитс сглаживание коммутационных ПОМЕХ цифроана- логовых преобразователей 22 и 23, Суммирование с весами напр жений от цифроаналоговых преобразователей 22 и 23,обеспечивает уменьшение дискретности напр жени на выходе 30 и, следовательно, увеличение точности измерений по сравнению со случаем использовани одного цифроаналогового преобразовател , имеющего недостаточное число разр дов преобразуемого кода (в данном примере осуществлени - это число раз1Ь дов равно 10), По мере увеличени количества временных дискретов напр жение MJ ° (или U u , а также ДИ) на вмходе 30 стремитс к установившемус значению. Врем переходного процесса при различных параметрах устройства может быть вычислено на основании его зависимостей от параметров устройства. Кроме того, может быть использован программный принцип установлени момента заверше

0

j 0 5 о

5

8

ни переходного процесса по уменьшению разности приращений напр жений Ли (или ди ,j , а также Ли) до минимальной заданной величины, например , 10 части от достигнутого значени , Позтому после установлени напр жений , &U , UU , эквивалентные им двоичные коды могут быть запомнены и использованы дл вычислени измер емых параметров.

Величины , Ли UU определ ютс соответственно значени ми опорных веро тностей , , РОП точность их: измерени - коэффициентами преобразовани цифроаналоговЬпс преобразователей 22 и 23 (фактически максимальным количеством импульсов псевдоошибок, накапливаемых в оперативной пам ти устройства в течение цикла измерени ),

1

Форму/ а изобретени

Устройство дл контрол качества цифрового сигнала по авт, ев, № 1332548, отличающеес тем, что, с целью повьшгени точности контрол путем учета вли ни зоны неопределенности и нестабильности порога второго порогового блока, выход усилите л подключен к первым входам первого и второго пороговых блоков через введенный элемент с коммутируемым коэффициентом передачи, управл ющий вход которого соединен с соот- ветствую цим выходом блока управлени .

Claims

Формула изобретения

Устройство для контроля качества цифрового сигнала по авт. св. № 1332548, отличающееся тем, что, с целью повышения точности контроля путем учета влияния зоны неопределенности и нестабильности порога второго порогового блока, выход _оусилителя подключен к первым входам первого и второго пороговых блоков через введенный элемент с коммутируемым коэффициентом передачи, управляющий вход которого соединен с соответствующим выходом блока управления.

1 5065 71