PL91739B1 - - Google Patents

Download PDF

Info

Publication number
PL91739B1
PL91739B1 PL1974174921A PL17492174A PL91739B1 PL 91739 B1 PL91739 B1 PL 91739B1 PL 1974174921 A PL1974174921 A PL 1974174921A PL 17492174 A PL17492174 A PL 17492174A PL 91739 B1 PL91739 B1 PL 91739B1
Authority
PL
Poland
Prior art keywords
circuit
pulses
pulse
source
output
Prior art date
Application number
PL1974174921A
Other languages
English (en)
Original Assignee
Rca Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rca Corporation filed Critical Rca Corporation
Publication of PL91739B1 publication Critical patent/PL91739B1/pl

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/12Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Details Of Television Scanning (AREA)

Description

Przedmiotem wynalazku jest cyfrowy zespól synchronizacji pionowej przeznaczony dla odbiornika telewizyjnego.W znanych telewizyjnych ukladach odchylania pola synchronizacje uzyskuje sie przez sterowanie generatora odchylania pola zewnetrznych sygnalem synchronizacji pionowej. Faza odchylania pola jest wiec ustalana w odbiorniku niezaleznie od fazy odchylania linii. Jednakze sygnal synchronizacji pionowej moze zawierac zaklócenia, które powoduja utrate synchronizacji przez generator odchylania pola. Utrate synchronizacji mozna zaobserwowac na ekranie kineskopu w postaci migotania obrazu. W skrajnych przypadkach moze dojsc do calkowitego znieksztalcenia sygnalu synchronizacji pionowej przez impulsy zaklócajace, co powoduje zawijanie sie obrazu na ekranie do tego stopnia, ze staje sie on calkowicie nieczytelny.Znany zespól zapewniajacy zsynchronizowanie procesu odchylania pola wzgledem procesu odchylania linii obejmuje podwajacz czestotliwosci, dla wytwarzania sygnalu taktujacego, i uklad zliczajacy w postaci dzielnika czestotliwosci. Dzielnik czestotliwosci sprowadzany jest do stanu poczatkowego w przypadku pojawienia sie impulsu synchronizacji pionowej. Dla rozpoznawania impulsów synchronizacji pionowej wykorzystywany jest uklad przetwarzajacy, który próbkuje kazdy z pojawiajacych sie na wejsciu impulsów z czestotliwoscia równa czestotliwosci taktowania dzielnika czestotliwosci. Uklad przetwarzajacy rozpoczyna liczenie w chwili pojawienia sie zewnetrznego impulsu synchronizacji pionowej i kontynuuje liczenie az do zanikniecia tego impulsu. Kiedy stan ukladu przetwarzajacego osiaga wartosc odpowiadajaca zalozonemu czasowi trwania impulsu synchronizacji pionowej uklad ten wytwarza impuls sterujacy, który wymusza sprowadzenie dzielnika czestotliwosci do stanu poczatkowego.Wada tego znanego zespolu synchronizacji pionowej jest to, ze nie zapewnia on mozliwosci odróznienia prawidlowego impulsu synchronizacji pionowej od impulsu zaklócajacego, majacego dlugosc wieksza od impulsu synchronizacji pionowej. Dzieje sie tak dlatego, ze impuls wymuszajacy wytwarzany jest natychmiast po osiagnieciu przez uklad przetwarzajacy okreslonego stanu.2 91 739 Celem wynalazku jest opracowanie zespolu synchronizacji pionowej dostarczajacego impulsów synchronizacji pionowej o wlasciwej czestotliwosci, zapewniajacego utrzymanie wlasciwej zaleznosci czasowej tych impulsów od impulsów synchronizacji pionowej, nawet w przypadku obecnosci zaklócen lub braku zewnetrznych impulsów synchronizacji pionowej. Cel wynalazku osiagniety zostal przez to, ze w cyfrowym zespole synchronizacji pionowej wedlug wynalazku uklad sprzegajacy, dolaczony do wyjscia ukladu przetwarzajacego impulsy synchronizacji pionowej, obejmuje obwód bramkujacy dolaczony do wyjsc ukladu przetwarzajacego dla wytwarzania drugiego impulsu wymuszajacego w przypadku, gdy informacja zapamietana w ukladzie przetwarzajacym odpowiada czasowi trwania charakterystycznemu dla impulsu z drugiego zródla impulsów synchronizujacych. Zespól wedlug wynalazku zawiera uklad sprzezenia zwrotnego, którego wejscie dolaczone jest do ukladu obciazenia a wyjscie do ukladu zliczajacego, dla kontrolowania procesu synchronizacji ukladu obciazenia i wytwarzania impulsu korygujacego w przypadku wystapienia zaklócenia.Uklad zliczajacy obejmuje korzystnie szeregowe polaczenie przerzutników dwustabilnych, których wejscia wymuszajace powrót do stanu poczatkowego sa zwarte ze soba, a wyjscia informacyjne podlaczone sa do wejsc obwodu logicznego, który pod wplywem okreslonego stanu pojawiajacego sie na tych wyjsciach wytwarza impuls wymuszajacy przejscie wszystkich przerzutników do stanu poczatkowego. Uklad przetwarzajacy stanowi korzystnie konwerter szeregowo-równolegly zbudowany na rejestrze przesuwajacym, a obwód bramkujacy stanowi element kombinacyjny typu I.Obwód zerujacy ukladu zliczajacego obejmuje w korzystnym przypadku co najmniej jeden element bramkujacy dla wytwarzania sygnalu wymuszajacego powrót ukladu zliczajacego do stanu poczatkowego w przypadku pojawienia sie pierwszego impulsu wymuszajacego lub w przypadku pojawienia sie drugiego impulsu wymuszajacego w postaci wartosci logicznej „1" na wyjsciu elementu kombinacyjnego I.Przyklad wykonania zespolu wedlug wynalazku uwidoczniony jest na rysunku, na którym fig. 1 przedstawia schemat blokowy odbiornika telewizji kolorowej, wyposazonego w zespól synchronizacji wedlug wynalazku, fig. 2 — schemat ideowy przykladu wykonania cyfrowego zespolu synchronizacji pionowej z fig. 1, i fig. 3a do 3q — przebiegi sygnalów uzyskiwanych w ukladach przedstawionych na fig. 1 i 2.W ukladzie przedstawionym na fig. 1 odbiorcza antena telewizyjna 10, jest polaczona z zespolem 12 przeznaczonym do odbierania i przetwarzania sygnalu telewizyjnego. Zespól 12 obejmuje podstawowe podzespoly telewizyjne jak dostrajacz, wzmacniacz posredniej czestotliwosci, detektor wizji, uklady przetwarzania sygnalu akustycznego, wzmacniacz luminancji, uklad automatycznej regulacji wzmocnienia i dekoder. Koncówki wyjsciowe zespolu 12, podlaczone do katody 23 ido siatek 25 kineskopu 40 sluza do przesylania sygnalów reprezentujacych jaskrawosc i barwe kolorów.Wyjscie detektora wizji jest podlaczone do zespolu selektora i separatora impulsów synchronizacji 26.Zespól 26 wydziela z calkowitego sygnalu wizyjnego calkowity sygnal synchronizacji, a nastepnie rozdziela impulsy synchronizacji pionowej od impulsów synchronizacji poziomej. Zespól 26 polaczony jest z zespolem 27 generatora odchylania linii i automatycznej regulacji czestotliwosci i fazy. Czestotliwosc wyjsciowa generatora odchylania linii jest regulowana przez impulsy synchronizacji poziomej. Wyjscie zespolu 27 polaczone jest z wejsciem zespolu 28 odchylania linii i wytwarzania wysokiego napiecia, dla doprowadzania impulsów taktujacych. Prad odchylania linii podawany jest poprzez pare koncówek X-X do zespolu odchylajacego linii 30 kineskopu 40. Wyjscie ukladu wytwarzania wysokiego napiecia, który wchodzi w sklad zespolu 28, polaczone jest z anoda 38 kineskopu 40. Impuls powrotu linii podawany jest z zespolu 28 do zespolu 27. Drugie wyjscie zespolu selektora i separatora impulsów 26 jest dolaczone do cyfrowego zespolu synchronizacji pionowej 150.Zespól 26 dostarcza na zacisk wejsciowy A zespolu 150 zlozony sygnal synchronizacji. Na zacisk wejsciowy B zespolu 150 podawany jest sygnal taktujacy synchronizacji poziomej wytwarzany w zespole 27 generatora odchylania linii i automatycznej regulacji czestotliwosci i fazy.Cyfrowy zespól synchronizacji pionowej 150, który moze byc wykonany w postaci ukladu scalonego, zastosowany zostal zamiast zwyklego generatora odchylania pola dostarczajacego sygnalu taktujacego synchronizacji pionowej do generatora przebiegu piloksztaltnego, stanowiacego czesc zespolu odchylania pola 41. Zespól 150, który jest synchronizowany w przykladzie wykonania przedstawionym na fig, 1 sygnalem o czestotliwosci równej podwojonej czestotliwosci sygnalu taktujacego synchronizacji poziomej, dostarczanym przez podwajacz czestotliwosci 100, wytwarza w okresach zaniku odbieranego sygnalu synchronizacji pionowej odpowiedni sygnal lokalny. Ten lokalny sygnal synchronizacji pionowej wytwarzany jest w zespole obejmujacym dzielnik czestotliwosci 110 o wspólczynniku podzialu 1 :525, uklad ksztaltowania impulsów 150 i uklad 120 zerowania dzielnika czestotliwosci 110.Filtr dolnoprzepustowy 50 usuwa skladowe wysokiej czestotliwosci z sygnalów pojawiajacych sie na zacisku wejsciowym A. Poniewaz podczas operacji filtrowania usuniete zostaja równiez niektóre skladowe wysokiej czestotliwosci impulsu synchronizacji pionowej, w ukladzie wedlug wynalazku wprowadzono detektor91 739 3 wartosci szczytowej 60 i komparator 70 dla odtwarzania impulsów. W przypadku, gdy przez filtr dolnoprzepustowy 50 przedostana sie impulsy o duzym czasie trwania, czyli skladowe malej czestotliwosci podobne do skladowych impulsu synchronizacji pionowej, detektor wartosci szczytowej 60 i komparator 60 odtwarzaja je w taki sam sposób jak impuls synchronizacji pionowej. Dlugosc odtworzonych impulsów jest porównywana z zadana dlugoscia impulsu synchronizacji pionowej w konwerterze szeregowo-równoleglym 85.W niekorzystnym przypadku, gdy pojawiajace sie na wejsciu zaklócenia impulsowe, po przefiltrowaniu ich w filtrze dolnoprzepustowym 50 i odtworzeniu w detektorze wartosci szczytowej 60 i komparatorze 70, maja postac impulsów o dlugosci lezacej w zadanym zakresie dlugosci impulsu synchronizacji pionowej, dzielnik czestotliwosci 110, zostaje wyzerowany, przy czym wyzerowanie to realizowane jest za posrednictwem obwodu zerujacego 120. • Nadal jednakze zespól 150 jest zabezpieczony przed blednym dzialaniem gdyz zawiera uklad 140 ograniczajacy prad w cewce 34 zespolu odchylania pola 34. Uklad 140 kontroluje wartosc amplitudy napiecia w przedziale czasowym miedzy kolejnymi impulsami synchronizacji pionowej, czyli wtedy, gdy dzielnik czestotliwosci 110 nie powinien byc zerowany. Jezeli pod wplywem zaklócen we wspomnianym przedziale pojawi sie impuls, uklad 140 zostaje pobudzony i wymusza odpowiednie zadzialanie ukladu ksztaltowania impulsów 130 w celu zapewnienia prawidlowego pradu odchylania w cewce odchylania pola 34.Zacisk wejsciowy A jest podlaczony za posrednictwem filtru dolnoprzepustowego 50 do wejscia sumacyjnego komparatora 70. Zacisk wejsciowy B jest polaczony z wejsciem podwajacza czestotliwosci 100.Wyjscie wzmacniacza w filtrze dolnoprzepustowym 50 jest polaczone przez detektor wartosci szczytowej 60, z wejsciem róznicowym komparatora 70.Wyjscie komparatora 70 jest polaczone z wejsciem konwertera szeregowo-równoleglego 85. Na wejscie taktujace konwertera szeregowo-równoleglego 85 doprowadzany jest sygnal taktujacy z wyjscia podwajacza czestotliwosci 100.Równolegle wejscia konwertera 85 sa dolaczone do odpowiednich wejsc elementu kombinacyjnego I 90, przy czym dwa z tych wejsc sa wejsciami negujacymi.Wyjscie podwajacza czestotliwosci 100 polaczone jest równiez z wejsciem dzielnika czestotliwosci 110 o wspólczynniku podzialu 525. Wyjscie dzielnika 110 polaczone jest z wejsciem ukladu ksztaltowania impulsów 130 i z wejsciem obwodu zerujacego 120. Wyjscie obwodu zerujacego 120 jest polaczone z wejsciem zerujacym dzielnika czestotliwosci 110.' Wyjscie ukladu ksztaltowania impulsów 130 polaczone jest równiez poprzez zacisk wyjsciowy C zespolu 150, z wejsciem konwencjonalnego ukladu odchylania pola 41. Uklad odchylania pola 41 ma wyjscie polaczone z para cewek odchylania pola 34 za posrednictwem koncówek Y—Y. Wyjscie sprzezenia zwrotnego w ukladzie odchylania pola 41 polaczone jest poprzez zacisk wejsciowy D zespolu 150 z wejsciem ukladu ograniczajacego 140, który kontroluje napiecie odchylania pola na cewkach 34. Wyjscie ukladu ograniczajacego 140 jest polaczone z wejsciem ukladu ksztaltowania impulsów 130. Wymienione wyzej uklady od 10 do 41 sa ukladami konwencjonalnymi.Do podwajacza czestotliwosci 100 doprowadzane sa z generatora odchylania linii 27, impulsy odchylania linii. Na wyjsciu podwajacza czestotliwosci 100 uzyskuje sie impulsy taktowe o czestotliwosci wynoszacej okolo 31,5 kHz, które doprowadzane sa do dzielnika czestotliwosci 110. Poniewaz wspólczynnik podzialu dzielnika 110 wynosi 525, sygnal wyjsciowy tego dzielnika ma czestotliwosc okolo 60 Hz i wykorzystywany jest jako sygnal odchylania pola.Podwajacz czestotliwosci 100 dostarcza równiez sygnalu taktowego, podawanego na wejscie taktujace konwertera szeregowo-równoleglego 85. Sygnal ten wymusza przeprowadzanie przez ten konwerter próbkowania z czestotliwoscia sygnalu taktowego sygnalów pojawiajacych sie na wejsciu informacyjnym konwertera. Element kombinacyjny I 90, do którego doprowadzane sa sygnaly z wyjsc informacyjnych konwertera 85, otwierany jest stanem wejsc 01111110. Wyjscia informacyjne konwertera przyjmuja takie stany tylko wtedy, gdy na wejsciu informacyjnym tego konwertera pojawi sie impuls odchylania pola o dlugosci odpowiadajacej przedzialowi czasowemu miedzy 5 a 7 impulsem taktowym, czyli miedzy 0,159 a 0,222 ms. W ten sposób element I 90 kontroluje w sposób ciagly informacje próbkowana przez konwerter szeregowo-równolegly 85. Element I 90 wybiera wiec sposród sygnalów podawanych przez filtr dolnoprzepustowy 50, detektor wartosci szczytowej 60 i komparator 70 na informacyjne wejscie konwertera 85 te sygnaly, których dlugosc odpowiada dlugosci impulsu synchronizacji pola, czyli zawiera sie miedzy 0,159 a 0,222 ms. ¦ Opisana operacja wybierania istotnych sygnalów pozwala na dalsze zabezpieczenie zespolu odchylania pola przed zaklóceniami, poniewaz jest malo prawdopodobne, aby wejsciowe sygnaly zaklócajace mialy dlugosc lezaca miedzy 0,159 a 0,222 ms, a wiec wymuszaly wystapienie na wyjsciach konwertera 85 stanu, który otwiera element I 90 dla wyzerowania dzielnika czestotliwosci 110 poprzez obwód zerowania 120.4 91739 W przedstawionym na fig. 2 ¦ przykladzie wykonania cyfrowego zespolu synchronizacji pionowej 150 podwajacz czestotliwosci 100 obejmuje przerzutnik jednostabilny 101, którego wejscie podlaczone jest do zródla impulsów o czestotliwosci 15,75 kHz. Przebieg sygnalu wejsciowego na zacisku B przedstawia fig. 3a. ¦ Wyjscie przerzutnika 101 jest polaczone z obwodem rózniczkujacym, wyposazonym w szeregowy kondensator sprzegajacy 102 i rezystor 103, wlaczony miedzy koncówke wyjsciowa a ziemie. Wyjscie negujace przerzutnika 101 jest polaczone z identycznym ukladem rózniczkujacym, który sklada sie z kondensatora 102' i rezystora 103\ Wspólny wezel kondensatora 102 i rezystora 103 jest polaczony z baza tranzystora 104. Wspólny wezel kondensatora 102' i rezystora 103' jest polaczony z baza tranzystora 104'. Kolektory obu tranzystorów 104 i 104' sa podlaczone do zródla napiecia stalego V, a ich emitery sa zwarte przez rezystor 105 do ziemi. • Wspólny wezel emiterów tranzystorów 104 i 104' i rezystora 105 jest podlaczony do wejscia drugiego przerzutnika jednostabilnego 106. Przerzutnik 106 jest wyzwalany dodatnim zboczem impulsów wystepujacych na wspólnym wezle elementów 104, 104' i 105. Sygnal wyjsciowy przerzutnika 106 stanowi szereg impulsów napieciowych o czestotliwosci bedacej podwojona czestotliwoscia 15,75 kHz, czyli 31,5 kHz.Wyjsciowy sygnal taktujacy uzyskany z przerzutnika 106 jest podawany do dzielnika czestotliwosci 110 o wspólczynniku podzialu 525, stanowiacego szeregowe polaczenie dziesieciu przerzutników dwustabilnych.Wejscia wymuszajace wszystkich przerzutników sa polaczone równolegle, dzieki czemu wszystkie przerzutniki mozna jednoczesnie sprowadzic do stanu poczatkowego, w chwili ustalenia sie w linii 123 zerujacego poziomu napiecia. Wyjscia przerzutników pierwszego, trzeciego, czwartego i dziesiatego sa podlaczone do odpowiednich wejsc elementu kombinacyjnego NIE-I 121. Wyjscie przerzutnika dziesiatego podlaczone jest równiez, przez rezystor 111, do bazy tranzystora sterujacego 131 w ukladzie ksztaltowania impulsów 130.Wyjscie przerzutnika 106 polaczone jest równiez z wejsciem taktujacym konwertera szeregowo-równoleglego 85, skladajacego sie z dwu czterostopniowych rejestrów przesuwajacych, przy czym ostatni stopien pierwszego rejestru jest polaczony z pierwszym stopniem drugiego rejestru.Koncówki wyjsciowe stopni pierwszego i ósmego sa polaczone za posrednictwem rezystorów 86 i 87 ograniczajacych prad z bazami tranzystorów 88 i 89 odwracajacych faze sygnalu wejsciowego. Emitery tranzystorów 88 i 89 sa zwarte do ziemi. Kolektory tranzystorów 88 i 89 sa podlaczone do wezla N. Katody szesciu diod 91 a do 91f sa równiez podlaczone do wezla N, a kazda z anod jest podlaczona do odpowiedniego wyjscia pozostalych szesciu stopni rejestru przesuwnego w konwerterze 85. Wezel N jest równiez podlaczony za posrednictwem rezystora 92 do zródla stalego napiecia zasilajacego V. Uklad obejmujacy tranzystory 88 i 89 i diody 91a do 91f, podlaczone do wyjsc konwertera szeregowo-równoleglego 85, stanowi element kombinacyjny I 90 uruchamiany stanem wyjsc konwertera 85 01111110. Zgodnie z zalozeniem ten wlasnie stan wyjsc konwertera reprezentuje dlugosc impulsu synchronizacji pionowej.Wyjscie elementu I 90 jest podlaczone do wejscia elementu kombinacyjnego NIE—I 122h obwodu zerowania 120. Obwód zerowania 120 obejmuje cztery elementy kombinacyjne NIE—I. Drugie wejscie elementu NIE—I 122h jest podlaczone do zródla napiecia stalego V. Wyjscie elementu NIE—I 122h jest polaczone z wejsciem elementu NIE—I 122e, którego wyjscie jest polaczone z linia 123 dolaczona do wejsc wymuszajacych przerzutników w dzielniku 110. Dzieki takiemu polaczeniu, stan jedynki logicznej na wyjsciu elementu I 90, ustalony impulsem o dlugosci odpowiadajacej dlugosci impulsu synchronizacji pionowej, zeruje dzielnik czestotliwosci 110.Jedno z wejsc elementu NIE—I 122g w obwodzie zerowania 120 jest podlaczone do wyjscia elementu NIE—I 121. Drugie wejscie elementu NIE—I 122g jest podlaczone do zródla stalego napiecia zasilania V. Wyjscie elementu NIE—I 122g jest podlaczone do wejscia innego elementu NIE—I 122f. Drugie wejscie elementu NIE—I 122f jest podlaczone do zródla stalego napiecia zasilania V. Wyjscie elementu NIE-I 122f jest podlaczone do wejscia elementu NIE—I 122e. Element NIE-I 122f neguje stan wyjscia eiementu NIE-I 122g w celu dostarczenia wlasciwego poziomu napiecia wejsciowego z wyjscia elementu NIE—I 122f na wejscie elementu NIE-I 122e.Informacja synchronizacji z zespolu selektora i separatora impulsów synchronizacji 26 jest wprowadzana przez zacisk A na wejscie filtru dolnoprzepustowego 50, a wiec poprzez rezystory 51, 52 na baze tranzystora 53.Rezystor 52 jest wlaczony pomiedzy wezel, stanowiacy polaczenie rezystora 51 i bazy tranzystora 53, a ziemie.Kolektor tranzystora 53 jest uziemiony, emiter polaczony jest przez rezystor 54 ograniczajacy prad ze zródlem stalego napiecia zasilajacego V oraz przez szeregowy obwód RC obejmujacy rezystor 55 i kondensator 56, do ziemi. Uklad filtru dolnoprzepustowego 50 wzmacnia sygnaly pojawiajace sie na zacisku A, a nastepnie usuwa ze wzmocnionego sygnalu skladowe w.cz. za pomoca obwodu RC obejmujacego elementy 55 i 56; Emiter tranzystora 53 jest równiez podlaczony do bazy tranzystora 61 w detektorze 60 wartosci szczytowej, przy czym kolektor tego tranzystora jest podlaczony do zródla stalego napiecia zasilania V, a emiterdl 739 5 przez dzielnik napieciowy, obejmujacy rezystory 62 i 63, do ziemi. Równolegle z rezystorem 63, miedzy koncówke rezystora 62 a ziemie, wlaczony jest kondensator 64. Ten równolegly obwód RC wprowadza w obwodzie bramki tranzystora polowego 65, pracujacego w ukladzie wtórnika zródla, stala czasowa o znacznej wartosci. Dren tranzystora 65 jest polaczony ze zródlem stalego napiecia zasilajacego V, a zródlo tego tranzystora jest podlaczone przez potencjometr obciazenia 66 do ziemi. ¦ Wezel stanowiacy polaczenie rezystora 55 i kondensatora 56 jest polaczony z baza tranzystora 71.Kolektor tranzystora 71 jest podlaczony do ziemi. Jego emiter jest polaczony z emiterem tranzystora 72. Baza tranzystora 72 jest polaczona z suwakiem potencjometru 66. Kolektor tranzystora 72 jest polaczony z anoda diody 76. Katoda diody 76 jest podlaczona przez rezystor 77 do ziemi. Tranzystory 71 i 72 i wspólpracujace z nimi elementy stanowia wzmacniacz róznicowy.Wezel stanowiacy polaczenie emiterów tranzystorów 71 i 72 jest dolaczony do zródla stalopradowego na tranzystorze 73, którego emiter jest polaczony ze zródlem stalego napiecia zasilania V, a baza dolaczona jest do katody diody 74. Anoda diody 74 jest polaczona z emiterem tranzystora 73. Katoda diody 74 jest równiez dolaczona przez rezystor 75 do ziemi.Anoda diody 76 jest dolaczona do bazy tranzystora 78. Emiter tranzystora 78 jest dolaczony przez rezystor 80 do ziemi. Kolektor tranzystora 78 jest podlaczony przez rezystor 81 do zródla stalego napiecia zasilajacego V. Kolektor tranzystora 78 polaczony jest równiez z wejsciem elementu NIE—I 79. Drugie wejscie elementu NIE—I 79 jest polaczone ze zródlem stalego napiecia zasilajacego V. Wyjscie elementu NIE—I 79 jest polaczone z wejsciem konwertera szeregowo-równoleglego 85. Dzieki temu wlasnie informacja dotyczaca impulsów, które przeszly przez detektor wartosci szczytowej 60 i komparator 70, jest przesuwana w konwerterze szeregowo-równoleglym 85 dla okreslenia, czy przeslana informacja ma cechy charakterystyczne dla sygnalu synchronizacji pionowej. Elementy 71 do 81 stanowia komparator70. , Detektor wartosci szczytowej 60 i komparator 70 zapewniaja odtworzenie ksztaltu impulsu synchronizacji pionowej, który ulegl znieksztalceniu w wyniku przejscia przez obwód RC obejmujacy kondensator 56 i rezystor 55. Dzieki temu impuls pojawiajacy sie na wyjsciu komparatora 70 ma dlugosc dokladnie równa jego pierwotnej dlugosci, w chwili pojawienia sie na zacisku A.Nalezy zauwazyc, ze napiecie wejsciowe detektora wartosci szczytowej 60 nie jest filtrowane i zawiera wszystkie szumy w.czi, które sa usuwane przez kondensator 56 z sygnalu podawanego na baze tranzystora 71 w komparatorze 70. Jednakze, szumy wzmocnione w tranzystorze 61 zostaja odfiltrowane w obwodzie RC o duzej stalej czasowej, obejmujacym kondensator 64 i rezystor 62 i 63.Jak powiedziano to juz poprzednio, tranzystor 131 jest tranzystorem wejsciowym w ukladzie ksztaltowania impulsów 130. Baza tego tranzystora jest podlaczona za posrednictwem rezystora 111 ograniczajacego prad do co najmniej jednej linii wyjsciowej dzielnika czestotliwosci 110 o wspólczynniku podzialu 525. Emiter tranzystora 131 jest uziemiony, a kolektor jest dolaczony przez rezystor 132 do zródla napiecia zasilania V. Kolektor ten jest ponadto podlaczony do jednej koncówki kondensatora 133 i do kolektora tranzystora 134. Emiter tranzystora 134 jest uziemiony, a jego baza jest podlaczona przez rezystor 135 do ziemi i przez rezystor 136 do zacisku C, czyli do koncówki wyjsciowej cyfrowego zespolu synchronizacji pionowej 150 podlaczonej do wejscia ukladu odchylania pola 41.Druga koncówka kondensatora 133 jest podlaczona do bazy tranzystora 137 oraz przez szeregowe polaczenie rezystora 139 i potencjometru 139', do zródla stalego napiecia zasilajacego V. Emiter tranzystora 137 jest uziemiony, a kolektor jest podlaczony przez rezystor 138 do zródla stalego napiecia zasilajacego V.Kolektor tranzystora 137 polaczony jest równiez do zacisku C. Elementy 131 do 139', pracujace w ukladzie przerzutnika jednostabilnego stanowia uklad ksztaltowania impulsów 130.Zacisk sprzezenia zwrotnego D ukladu odchylania pola 41 jest polaczony z pierwsza koncówka rezystora 145 ograniczajacego prad. Druga koncówka rezystora 145 jest polaczona ze wspólnym wezlem kondensatora 146 i rezystora 144. Druga koncówka kondensatora 146 jest uziemiona. Druga koncówka rezystora 144 jest podlaczona do bazy tranzystora 143. Emiter tranzystora 143 jest uziemiony, a jego kolektor jest podlaczony przez rezystor 142 do zródla stalego napiecia zasilajacego V.Kolektor tranzystora 143 jest równiez podlaczony do bazy tranzystora 141. Emiter tranzystora 141 jest uziemiony. Kolektor tranzystora 141, czyli koncówka wyjsciowa ukladu 140 ograniczajacego prad w cewce odchylania pionowego, jest podlaczona do kolektora tranzystora 131. Elementy 141 do 146 stanowia uklad ograniczajacy 140. < Generator odchylania linii, lub inne odpowiednie zródlo, dostarcza sygnalu impulsowego o czestotliwosci ,75 kHz na zacisk wejsciowy B zespolu 150. Przebieg ten jest przedstawiony na fig. 3a. Zacisk B jest zaciskiem wejsciowym przerzutnika jednostabilnego 101. Przebiegi napiec na dwu koncówkach wyjsciowych przerzutnika6 91739 jednostabilnego 101 przedstawione zostaly na fig. 3b i 3c. Te napieciowe sygnaly wyjsciowe sa rózniczkowane w ukladach rózniczkujacych obejmujacych kondensator 102 i rezystor 103 oraz kondensator 102' i rezystor 103', a dodatnie impulsy szpilkowe powstale po zrózniczkowaniu tych przebiegów sa wzmacniane przez tranzystory, odpowiednio 104 i 104' i pojawiaja sie na rezystorze 105, czyli na wejsciu przerzutnika , jednostabilnego 106. Wejsciowy przebieg napieciowy przerzutnika 106 przedstawiono na fig. 3d, a przebieg wyjsciowy majacy czestotliwosc okolo 31,5 kHz, przedstawiono na fig. 3e. Przerzutniki jednostabilne zastosowane w ukladzie przedstawionym na fig. 2 ¦ sa ukladami typu RCA CD4047, ale mozna równiez zastosowac inny odpowiedni typ przerzutnika jednostabilnego lub podwajacza czestotliwosci. ' Impulsy taktujace pojawiajace sie na wyjsciu przerzutnika 106 sa zaliczane w dzielniku czestotliwosci 110, który sklada sie z dziesieciu polaczonych szeregowo przerzutników dwustabilnych. Sygnaly wyjsciowe z przerzutników pierwszego, trzeciego, czwartego i dziesiatego, odpowiadajace binarnej reprezentacji wartosci wspólczynnika podzialu, czyli liczby 525, sa wykorzystywane do sprawdzania przerzutników do stanu poczatkowego w sposób, który zostanie przedstawiony w dalszym ciagu opisu. Przerzutniki wykorzystane do skonstruowania dzielnika czestotliwosci 110, o wspólczynniku podzialu 525, przedstawionego na fig. 2, stanowia dwa uklady scalone typu RCA CD4024AE. Mozna tu równiez zastosowac inne uklady dzielace przez 525.Koncówki wyjsciowe pierwszego, trzeciego, czwartego i dziesiatego przerzutników w dzielniku 110 sa podlaczone do wejsc elementu kombinacyjnego NIE—I 121, którego sygnal wyjsciowy wysterowuje jeden z dwóch obwodów zerujacych dzielnik czestotliwosci 110. Zauwazmy, ze impuls piecset dwunasty, który pojawia sie na wyjsciu dziesiatego przerzutnika w kazdym ciagu 525 impulsów, jest równiez sygnalem wejsciowym ukladu ksztaltowania impulsów 130, poniewaz sygnal wyjsciowy dziesiatego przerzutnika jest podawany przez rezystor 111 na baze tranzystora 131. W opisywanym ukladzie istnieje kilka innych punktów, z których mozna uzyskac impuls sterujacy dla ukladu ksztaltowania impulsów 130. Na przyklad impuls wyjsciowy elementu NIE—I 121 moze zostac odwrócony i podany przez rezystor 111 na baze tranzystora 131.Wówczas piecset dwudziesty piaty impuls w kazdym ciagu 525 impulsów bedzie sygnalem wejsciowym dla ukladu ksztaltowania impulsów 130. * Nalezy zauwazyc, ze jak dlugo podwajacz czestotliwosci 100 dostarcza sygnalów wysterowujacych dzielnik czestotliwosci 110, o wspólczynniku podzialu 525, tak dlugo dziala uklad odchylania pola, nawet pod nieobecnosc sygnalów synchronizacji pionowej. Dzieje sie tak dlatego, ze impulsy zliczajace z dzielnika czestotliwosci 110 podawane sa nieprzerwanie do ukladu ksztaltowania impulsów 130, który z kolei podaje impulsy do ukladu odchylania pola 41. ' Pierwszy obwód zerujacy dzielnika 110 obejmuje element kombinacyjny NIE—I 121 i elementy NIE—1 122g, 122f i 122e. Elementy 122g i 122f dzialaja jako inwertery. Gdy w dzielniku 110 pojawi sie binarna reprezentacja liczby 525, wyjscie elementu 121 przyjmuje wartosc logiczna „O", który wymusza wartosc „1" na wyjsciu elementu 122g, a wiec wartosc „O" na wyjsciu elementu 122f. Sygnal wyjsciowy elementu 122f wysterowuje element NIE—I 122e, dzieki czemu w linii zerujacej 123 dzielnika 110 pojawia sie wartosc „1" i dzielnik 110 rozpoczyna zliczanie od nowa.Z zespolu selektora i separatora impulsów synchronizacji podawane sa na zacisk A impulsy synchronizacji poziomej i pionowej oraz impulsy wyrównawcze. Impulsy te sa przedstawione na fig. 3f. Fragmenty fig. 3f oznaczone numerem 180 reprezentuja impulsy synchronizacji poziomej o czestotliwosci okolo 15,75 kHz.Fragmenty fig. 3f oznaczone numerem 181 reprezentuja impulsy wyrównawcze o czestotliwosci zblizonej do czestotliwosci taktowej czyli 31,5 kHz. Fragmenty fig. 3f oznaczone numerem 182 reprezentuja impulsy synchronizacji pionowej o czestotliwosci okolo 60 Hz.Sygnaly przedstawione na fig. 3f po podzieleniu na rezystorach 51 i 52 dzielnika napieciowego sa wzmacniane w tranzystorze 53 i filtrowane w filtrze obejmujacym rezystor 55 i kondensator 56. Przefiltrowane sygnaly wyjsciowe przedstawiono na fig. 3g. Zauwazmy, ze impulsowy sygnal wyrównawczy zostal odfiltrowany calkowicie, poniewaz jego wieksza czesc stanowi sygnal synchronizacji poziomej. Odfiltrowane zostalo równiez przednie zbocze impulsu synchronizacji pionowej.W celu odtworzenia sygnalu synchronizacji pionowej, nieprzefiltrowany sygnal wyjsciowy tranzystora wzmacniajacego 53 jest podawany do detektora wartosci szczytowej na pierwszy tranzystor wzmacniajacy 61.Sygnal wyjsciowy wzmacniacza 61 jest podawany przez rezystor 62 ograniczajacy prad do obwodu RC o duzej stalej czasowej, który sklada sie z rezystora 63 i kondensatora 64. Napiecie panujace na tym obwodzie RC jest podawane bezposrednio na bramke tranzystora polowego 65, pracujacego w ukladzie wtórnika zródla. Napiecie wyjsciowe wtórnika 65 jest odkladane na potencjometrze obciazenia 66. Przebieg tego napieciar przedstawiono na fig. 3h. ¦ Napiecie wyjsciowe filtru dolnoprzepustowego 50 i napiecie wyjsciowe detektora wartosci szczytowej 60 sa porównywane we wzmacniaczu róznicowym, skladajacym sie z tranzystorów 71 i 72. Sygnal wyjsciowy filtru91 739 7 dolnoprzepustowego jest napieciem wejsciowym tranzystora 71, a sygnal dostarczany przez detektor wartosci szczytowej jest napieciem podawanym na baze tranzystora 72. Uklad obejmujacy tranzystor 73, diode 74 i rezystor 75, podlaczony do obwodu emiterowego tranzystorów 71 i 72, stanowi zródlo stalopradowe.Gdy przefiltrowany sygnal synchronizacji pionowej, którego przebieg przedstawia fig. 3g, pojawi sie na kondensatorze 56, tranzystor 71 zaczyna mniej przewodzic dzieki czemu wzrasta emiterowe napiecie tranzystorów 71 i 72. Ten wzrost napiecia emiterowego tranzystorów 71 i 72 powoduje, ze tranzystor 72 zaczyna przewodzic prad odpowiadajacy róznicy miedzy napieciem bazy a napieciem emitera.Prad plynacy od kolektora tranzystora 72 do obciazenia, obejmujacego diode 76 i rezystor 77 polaczone równolegle ze zlaczem baza-emiter tranzystora 78 i rezystorem 80, powoduje wlaczenie tranzystora 78.Nastepnie faza napiecia na kolektorze tranzystora 78 zostaje odwrócona przez element NIE—I 79, na wyjsciu którego uzyskuje sie napiecie o przebiegu przedstawionym na fig. 3i. < Napiecie wyjsciowe elementu NIE—I 79 jest sygnalem wejsciowym konwertera szeregowo-równoleglego 85. Napiecie wejsciowe pochodzace z wyjscia elementu 79 jest próbkowane z czestotliwoscia taktowa, wynoszaca okolo 31,5 kHz, dostarczana na wejscie synchronizujace konwertera 85 z podwajacza czestotliwosci 100.Napiecie wyjsciowe dwu krancowych stopni konwertera szeregowo-równoleglego 85 sa podawane przez rezystory 86 i 87 ograniczajace prad do wzmacniaczy odwracajacych zbudowanych na tranzystorach 88 i 89.Jezeli stany logiczne na wyjsciach tych stopni maja wartosc „O", tranzystory 88 i 89 nie przewodza i prad dostarczany przez rezystor 92 ze zródla stalego napiecia zasilajacego V nie przeplywa do ziemi. Jezeli zas jeden lub oba wyjscia maja wartosc „1" tranzystor 88 lub 89 przewodzi prad dostarczany ze zródla V i odprowadza go do ziemi.Wszystkie pozostale stopnie rejestru sa podlaczone do katod diod 91a do 91f. Jezeli wyjscie jednego lub kilku stopni z tej grupy przyjmuje wartosc logiczna „O", prad dostarczany przez rezystor 92 plynie do ziemi, dzieki istnieniu wartosci „O" na katodach diod wspólpracujacych z tymi stopniami. Jezeli natomiast wyjscia wszystkich pozostalych stopni rejestru maja wartosc „1", wtedy przez diody 91a do 91f nie przeplywa prad podawany ze zródla zasilania V do rezystora 92, i jezeli tranzystory 88 i 89 sa zatkane, wtedy w wezle N pojawia sie wartosc logiczna „1".Uklad polaczen obejmujacy tranzystory 88 i 89 i diody 91a do 91f pracuje jako element kombinacyjny I, który wymusza pojawienie sie wartosci logicznej „1" w wezle N tylko wtedy, gdy w rejestrze konwertera 85 panuje stan 01111110. ' Drugi obwód zerowania dzielnika czestotliwosci 110 reaguje na pojawienie sie w wezle N wartosci logicznej „1" w chwili doprowadzenia do konwertera szeregowo-równoleglego 85 impulsu synchronizacji pionowej. « Element kombinacyjny NIE—I 122h spelnia role inwertera. W przypadku wystapienia wartosci „1" w wezle N, na wyjsciu elementu NIE-I 122h pojawi sie wartosc „O". Wartosc „O" na wyjsciu elementu NlE-l 122h wymusza wartosc „1" na wyjscie elementu NIE—I 122e, a wiec i w linii 123, co powoduje sprowadzenie dzielnika czestotliwosci 110 do stanu poczatkowego. • Jak powiedziano to juz wczesniej, kazdy 512 impuls w kazdym ciagu 525 impulsów zliczanych przez dzielnik czestotliwosci 110 powoduje pojawienie sie wartosci logicznej „1" na bazie tranzystora 131, co wymusza wprowadzenie go w stan przewodzenia, a wiec obnizenie napiecia kolektorowego. Na kolektorze tranzystora 131 pojawia sie impuls napieciowy doprowadzany na wejscie przerzutnika jednostabilnego obejmujacego elementy 132 do 139'. Przerzutnik jednostabilny ksztaltuje impuls podawany na jego wejscie w celu dostarczenia na zacisk C impulsu o odpowiedniej szerokosci, który spowoduje rozladowanie kondensatora w kolektorze tranzystora (nie pokazany), wchodzacego w sklad ukladu odchylania pola 41. Rozladowanie to rozpoczyna okres powrotu w cyklu odchylania pola. Impuls sterujacy pojawiajacy sie na zacisku C przedstawiono na fig. 3k w przedziale t2 do t3. Na fig. 3m przedstawiono kilka cykli pradowych przebiegów odchylania pola, wytwarzanych w ukladzie odchylania pola 41.Koncówka D stanowi wyjscie z ukladu odchylania pola 41 i jest podlaczona do ukladu ograniczajacego 140 obejmujacego elementy 141 do 146. Uklad ten kontroluje napiecie odchylania pola i zapewnia podawanie impulsów na kolektor tranzystora 131 w przypadku zbyt duzego napiecia odchylania.Na fig. 3n przedstawiono w przedziale tn-tm impuls zaklócajacy o dlugosci charakterystycznej do impulsu synchronizacji pionowej. Zaklócenie to pojawilo sie w cyklu odchylania pola w przedziale t3-t2, co spowodowalo sprowadzenie dzielnika 110 do stanu poczatkowego zanim w linii dolaczonej przez rezystor 111 do bazy tranzystora 131 pojawi sie wartosc „1" odpowiadajacy stanowi zliczen 512. Nastepny impuls synchronizacji pionowej, który wystepuje w przedziale t2-t3 na fig. 3n, równiez zeruje dzielnik 110 zanim na bazie tranzystora 131 pojawi sie impuls rozpoczynajacy faze powrotu. Wciagu impulsów przedstawionym na fig. 3o brakuje wiec w przedziale t2—t3 impulsu powrotu. « W przypadku braku ukladu 140 ograniczajacego prad w cewce odchylania pola uklad odchylania pola bylby przesterowywany, co spowodowaloby zanik pradu w cewce odchylania pola i prawdopodobnie zniszczenie8 91 739 kineskopu. Ten niepozadany stan przedstawiono na fig. 3p dla jednego okresu odchylania pola, w przedziale t2'" dot2'"\ Dzialanie ukladu ograniczajacego 140 przedstawia sie nastepujaco. Sygnal odchylania pola podawany jest w kazdej chwili okresu odchylania pola na baze tranzystora 143.za posrednictwem rezystora 144 i filtru eliminujacego zaklócenia w.czj obejmujacego rezystor 145 i kondensator 146. Kolektor tranzystora 143 jest podlaczony bezposrednio do bazy tranzystora 141. W przypadku nie pojawienia sie we wlasciwej chwili na kolektorze tranzystora 131 impulsu powrotnego pole magnetyczne wytwarzane przez cewki odchylania pola 34 zaczyna zanikac. Informacja ta jest podawana zwrotnie na baze tranzystora 143. Tranzystor 143 zostaje zatkany, co powoduje wprowadzenie tranzystora 141 wstan nasycenia dla wytworzenia na jego kolektorze impulsu inicjujacego powrót. Kolektor tranzystora 141 jest podlaczony do tego samego punktu co kolektor tranzystora 131, czyli do wejscia przerzutnika jednostabilnego w ukladzie ksztaltowania impulsów 130. Dzieki temu cykl odchylania pionowego zostaje natychmiast skorygowany, co przedstawione zostalo na fig. 3q w przedziale t3 do t*. PL PL PL PL

Claims (2)

1. Zastrzezenia patentowe 1. Cyfrowy zespól synchronizacji pionowej, obejmujacy pierwsze zródlo impulsów synchronizujacych, drugie zródlo impulsów synchronizujacych o stalym czasie trwania, którego sygncl wyjsciowy podlega wplywowi zaklócen, uklad zliczajacy, w którym mozna wymuszac powrót do stanu poczatkowego, dolaczony do pierwszego zródla impulsów synchronizujacych dla zliczania impulsów generowanych w tym zródle i dla wytwarzania pierwszego impulsu wymuszajacego po osiagnieciu okreslonego stanu zliczen, uklad przetwarzajacy dolaczony do pierwszego i drugiego zródel impulsów synchronizujacych dla próbkowania poziomu napiecia impulsów generowanych przez drugie zródlo impulsów synchronizujacych z czestotliwoscia okreslona przez czestotliwosc pierwszego zródla impulsów synchronizujacych i dla zapamietywania informacji okreslajacej poziom napiecia próbkowanego, uklad sprzegajacy dolaczony do wyjscia ukladu przetwarzajacego dla generowania drugiego impulsu wymuszajacego na podstawie zapamietanej informacji, obwód zerujacy dolaczony do ukladu sprzegajacego i ukladu zliczajacego dla wymuszania powrotu ukladu zliczajacego do stanu poczatkowego po wystapieniu zarówno jednego, jak i obu z wymienionych pierwszego i drugiego impulsów wymuszajacych, i uklad obciazenia dolaczony do ukladu zliczajacego, którego dzialanie jest synchronizowane sygnalem impulsowym generowanym w tym ukladzie zliczajacym, znamienny tym, ze uklad sprzegajacy obejmuje obwód bramkujacy dolaczony do wyjsc ukladu przetwarzajacego dla wytwarzania drugiego impulsu wymuszajacego w przypadku, gdy informacja zapamietana w ukladzie przetwarzajacym odpowiada czasowi trwania charakterystycznemu dla impulsu z drugiego zródla impulsów synchronizujacych. 2. Cyfrowy zespól synchronizacji wedlug zastrz. 1, znamienny tym, ze zawiera uklad sprzezenia zwrotnego, którego wejscie dolaczone jest do ukladu obciazenia a wyjscie do ukladu zliczajacego, dla kontrolowania procesu synchronizacji ukladu obciazenia i wytwarzania impulsu korygujacego w przypadku wystapienia zaklócenia. < 3. Cyfrowy zespól synchronizacji wedlug zastrz. 1; znamienny tym, ze uklad zliczajacy obejmuje szeregowe polaczenie przerzutników dwustabilnych, których wejscia wymuszajace powrót do wartosci logicznej poczatkowej sa zwarte ze soba, a wyjscia informacyjne polaczone sa do wejsc obwodu logicznego, który pod wplywem okreslonej wartosci logicznej pojawiajacej sie na tych wyjsciach wytwarza impuls wymuszajacy przejscie wszystkich przerzutników do wartosci logicznej poczatkowej. 4. Cyfrowy zespól synchronizacji wedlug zastrz. 1; zna mi e n n y t y m, ze uklad przetwarzajacy stanowi konwerter szeregowo-równolegly (85) zbudowany na rejestrze przesuwajacym. < 5. Cyfrowy zespól synchronizacji wedlug zastrz. 1; znamienny tym, ze obwód bramkujacy stanowi element kombinacyjny I (90). 6. Cyfrowy zespól synchronizacji wedlug zastrz. 1, znamienny tym, ze obwód zerowania (120) ukladu zliczajacego obejmuje co najmniej jeden element bramkujacy (122e, 122f, 122g, 122h) dla wytwarzania sygnalu wymuszajacego powrót ukladu zliczajacego do wartosci logicznej poczatkowej w przypadku pojawienia sie pierwszego impulsu wymuszajacego lub w przypadku pojawienia sie drugiego impulsu wymuszajacego w postaci wartosci „1" na wyjsciu elementu kombinacyjnego I (90). «'. 7. Cyfrowy zespól synchronizacji wedlug zastrz. 1; znamienny ty m, ze pierwsze zródlo impulsów synchronizujacych stanowi zródlo taktujacych impulsów synchronizujacych (27, B, 100), drugie zródlo impulsów synchronizujacych stanowi zródlo impulsów synchronizacji odchylania pola (26, A) oraz uklad obciazenia stanowi uklad odchylania pola (41) obejmujacy generator przebiegu piloksztaltnego. 8. Cyfrowy zespól synchronizacji wedlug zastrz. 1 «albo 7, znamienny tym, ze miedzy zródlo impulsów synchronizacji odchylania pola (26, A) a uklad przetwarzajacy wlaczony jest szeregowo uklad91739 9 filtrujacy dla eliminowania impulsów o dlugosci róznej od charakterystycznej dlugosci impulsu synchronizacji pionowej. 9. Oyfrowy zespól synchronizacji wedlug zastrz. 1; albo 7, znamienny tym, ze miedzy uklad zliczajacy a generator przebiegu piloksztaltnego wlaczony jest uklad ksztaltowania impulsów (130). 10. Cyfrowy zespól synchronizacji wedlug zastrz. 8; znamienny tym, ze uklad filtrujacy obejmuje filtr dolnoprzepustowy (50) dolaczony do zródla impulsów synchronizacji odchylania (26, A), detektor wartosci szczytowej (60) podlaczony do zródla impulsów synchronizacji odchylania pola i komparator (70), którego wejscia dolaczone sa odpowiednio do wyjsc filtru dolnoprzepustowego (50) i detektora wartosci szczytowej (60) a wyjscie do wejscia ukladu przetwarzajacego. ' *^r~3: I00 I20~ 50 ( |- T H— nu M r60 L I30 w- i l_ 70 TJ ¦ r . --M-- f P I40 L. h- I50 -ZFJ2/.1.91739 -^.
2. I 'iq-3- juuuójuuM juuuuwuuwy jiniuuinnniinnjuiJLMw juuuumiuu I80 I6I njuuuiJLJinnr I82 ¦o t; I I6I I60 I80 I6I luiniuuu I82 A xuMJwnTm 3f p l8l (80 3a Jb 3c 3d 3f C 9» 3h 3i 3j m lZli V» '2'3 Prac. Poligraf. UP PRL naklad 120+18 Cena 10 zl PL PL PL PL
PL1974174921A 1973-10-18 1974-10-18 PL91739B1 (pl)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US407696A US3878335A (en) 1973-10-18 1973-10-18 Digital synchronization system

Publications (1)

Publication Number Publication Date
PL91739B1 true PL91739B1 (pl) 1977-03-31

Family

ID=23613152

Family Applications (1)

Application Number Title Priority Date Filing Date
PL1974174921A PL91739B1 (pl) 1973-10-18 1974-10-18

Country Status (18)

Country Link
US (1) US3878335A (pl)
JP (1) JPS5317845B2 (pl)
AR (1) AR203052A1 (pl)
BE (1) BE821100A (pl)
BR (1) BR7408519D0 (pl)
CA (1) CA1040299A (pl)
DE (1) DE2449534C3 (pl)
DK (1) DK544574A (pl)
ES (1) ES431139A1 (pl)
FI (1) FI296274A (pl)
FR (1) FR2248659B1 (pl)
GB (1) GB1474635A (pl)
IN (1) IN140576B (pl)
IT (1) IT1022775B (pl)
NL (1) NL7413650A (pl)
PL (1) PL91739B1 (pl)
SE (1) SE392192B (pl)
TR (1) TR18143A (pl)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4059842A (en) * 1975-10-31 1977-11-22 Westinghouse Electric Corporation Method and apparatus for synchronizing a digital divider chain with a low frequency pulse train
IT1071590B (it) * 1977-03-03 1985-04-10 Indesit Circuito di sincornizzazione digitale
JPS6043709B2 (ja) * 1977-07-13 1985-09-30 日本電気株式会社 垂直同期装置
DE2832269C2 (de) * 1978-07-22 1980-08-14 Deutsche Itt Industries Gmbh, 7800 Freiburg Monolithisch integrierte Schaltung für die Horizontalablenkung von Fernsehgeräten und deren Betriebsschaltung
US4240111A (en) * 1979-04-04 1980-12-16 Rca Corporation Vertical sync separator
GB2050730B (en) * 1979-05-09 1983-06-15 Rca Corp Television horizontal oscillator synchronizing phase detector
US4251833A (en) * 1979-05-09 1981-02-17 Rca Corporation Television horizontal AFPC with phase detector driven at twice the horizontal frequency
US4245251A (en) * 1979-05-09 1981-01-13 Rca Corporation AFPC Phase detector with no output from alternate sync pulses
US4253116A (en) * 1979-11-27 1981-02-24 Rca Corporation Television synchronizing system operable from nonstandard signals
US4307419A (en) * 1980-04-23 1981-12-22 Rca Corporation Video disc signal surface imaging apparatus
DE3037987C2 (de) * 1980-10-08 1985-07-25 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zum Ermitteln eines Impulses bestimmter Mindestlänge in einem Impulsgemisch
US4464679A (en) * 1981-07-06 1984-08-07 Rca Corporation Method and apparatus for operating a microprocessor in synchronism with a video signal
US4603347A (en) * 1982-05-06 1986-07-29 Nippon Telegraph & Telephone Public Corporation Intraframe coding and decoding equipment for video signals of different quality
US4868686A (en) * 1989-02-09 1989-09-19 Sony Corporation Method and system for recording asynchronous biphase encoded data on a video tape recorder and for recovering the encoded recorded data
US5341217A (en) * 1990-03-06 1994-08-23 Martin Marietta Corporation Digital adaptive video synchronizer
US5572554A (en) * 1994-07-29 1996-11-05 Loral Corporation Synchronizer and method therefor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3311701A (en) * 1963-10-30 1967-03-28 Gen Electric Vertical synchronization system for use in a television receiver
US3530238A (en) * 1967-12-04 1970-09-22 Gen Telephone & Elect Digital synchronizing system for television receivers
US3688037A (en) * 1970-09-30 1972-08-29 Rca Corp Synchronizing system
US3691297A (en) * 1971-05-06 1972-09-12 Zenith Radio Corp Synchronization phase-lock system for a digital vertical synchronization system
US3751588A (en) * 1972-06-02 1973-08-07 Gte Sylvania Inc Vertical synchronizing circuitry

Also Published As

Publication number Publication date
GB1474635A (en) 1977-05-25
FR2248659B1 (pl) 1978-07-07
DE2449534A1 (de) 1975-04-30
IN140576B (pl) 1976-12-04
US3878335A (en) 1975-04-15
DK544574A (pl) 1975-06-30
BE821100A (fr) 1975-02-03
DE2449534B2 (de) 1978-01-12
IT1022775B (it) 1978-04-20
DE2449534C3 (de) 1981-01-22
FR2248659A1 (pl) 1975-05-16
TR18143A (tr) 1976-10-11
ES431139A1 (es) 1976-11-01
CA1040299A (en) 1978-10-10
JPS5094818A (pl) 1975-07-28
FI296274A (pl) 1975-04-19
AU7427274A (en) 1976-04-15
BR7408519D0 (pt) 1975-08-05
SE7412699L (pl) 1975-04-21
JPS5317845B2 (pl) 1978-06-12
NL7413650A (nl) 1975-04-22
SE392192B (sv) 1977-03-14
AR203052A1 (es) 1975-08-08

Similar Documents

Publication Publication Date Title
PL91739B1 (pl)
US5404172A (en) Video signal data and composite synchronization extraction circuit for on-screen display
US2252599A (en) Television receiver synchronizing system
PL166499B1 (pl) Urzadzenie odbiorcze telewizji kolorowej PL PL PL PL PL
US2416424A (en) Synchronizing-signal separator
JPH021436B2 (pl)
CA1040300A (en) Digital synchronizing system
JP3520082B2 (ja) ビデオ処理のための表示ロックされたタイミング信号
US3899635A (en) Dual mode deflection synchronizing system
US4202012A (en) Sampling clock reproducing device
JPS649791B2 (pl)
US4215371A (en) Front porch clamping circuit
US5432559A (en) Self-adjusting window circuit with timing control
US2281934A (en) Electrical impulse segregation circuits
US4224639A (en) Digital synchronizing circuit
JPS6126267B2 (pl)
US4172262A (en) Line sampling circuit for television receiver
US4228456A (en) Burst gating signal generating circuit
DE2708234C3 (de) Torimpulsgenerator für die Abtrennung des Farbsynchronsignals
US4600944A (en) Low cost synchronizing signal separator
US2625603A (en) Television pulse separation circuit
JPS6252996B2 (pl)
DE3017908A1 (de) Phasendetektor mit verbesserter verstaerkung fuer horizontalfrequente fernsehsignale
KR820002376B1 (ko) 라인발취 발생회로
JPH0455022B2 (pl)