JP3289107B2 - ビデオ信号処理装置 - Google Patents

ビデオ信号処理装置

Info

Publication number
JP3289107B2
JP3289107B2 JP50807294A JP50807294A JP3289107B2 JP 3289107 B2 JP3289107 B2 JP 3289107B2 JP 50807294 A JP50807294 A JP 50807294A JP 50807294 A JP50807294 A JP 50807294A JP 3289107 B2 JP3289107 B2 JP 3289107B2
Authority
JP
Japan
Prior art keywords
signal
level
ric
video
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP50807294A
Other languages
English (en)
Other versions
JPH08501423A (ja
Inventor
タルツ、ジユリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technicolor USA Inc
Original Assignee
Thomson Consumer Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Consumer Electronics Inc filed Critical Thomson Consumer Electronics Inc
Publication of JPH08501423A publication Critical patent/JPH08501423A/ja
Application granted granted Critical
Publication of JP3289107B2 publication Critical patent/JP3289107B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/025Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/035Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
    • H04N7/0355Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for discrimination of the binary level of the digital data, e.g. amplitude slicers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/08Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
    • H04N7/087Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/16Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Picture Signal Circuits (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Television Signal Processing For Recording (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、垂直帰線消去期間の間にビデオ信号中に存
在する情報の検出に関する。
発明の背景 ビデオ信号は、典型的には、複数の水平ライン期間を
有する垂直表示期間すなわちフィールド(例えば、NTSC
ビデオ方式では、毎フィールド262.5本のライン)を含
んでいる。各垂直期間と水平期間の始まりは、複合ビデ
オ信号中に含まれている垂直同期パルスと水平同期パル
スによりそれぞれ識別される。各垂直期間の間には、ビ
デオ信号中の情報を表示しない部分がある。例えば、垂
直帰線消去期間は各フィールドにおいて最初の20水平ラ
イン期間にほぼ及んでいる。また、垂直帰線消去期間に
隣接するいくつかのライン期間(例えば21番目のライ
ン)は、ビデオ表示装置の過走査領域内にあり、目に見
えない。
帰線消去期間と過走査期間の間には表示される画像情
報が無いので、これらの期間の中に補助情報成分(例え
ば、文字放送(teletext)あるいは“クローズド・キャ
プション(closed caption)”データを挿入すること
ができる。連邦通信委員会(FCC)規則のような標準
は、垂直期間内の情報の配置を含む、各種の補助情報の
形式を規定している。例えば、現在の“クローズド・キ
ャプション”基準(例えば、47CFR§§15.119および73.
682を参照)では、クローズド・キャプションのASCII文
字に対応するディジタルデータはフィールド1の21番目
のラインすなわちライン21になければならないと明記さ
れている。この標準に対する将来の変更により、クロー
ズド・キャプション・データのような補助情報が別のラ
イン、例えば、毎フィールドのライン21に配置すること
が許可されるかも知れない。
補助ビデオ情報は、デコーダを使ってビデオ信号から
抽出される。デコーダの重要な部分はデータ・スライサ
である。このデータ・スライサは、第1の入力に供給さ
れる補助ビデオ情報を運ぶビデオ信号を有する電圧比較
器でもよい。最適の性能のために、電圧比較器の第2の
入力における基準すなわち“スライス”電圧は、補助ビ
デオ情報信号のピークからピークまでの遷移の中間点に
あるべきである。この比較器の出力は、ビデオ信号中に
含まれている補助情報を表わす2進信号を供給する。
一定のスライス・レベル(slicing level)は、すべ
てのビデオ信号については適当でないかも知れない。ビ
デオ信号のレベルは、ビデオ信号源により変化する。ビ
デオ信号レベルが変化する場合に、一定のスライス・レ
ベルを使用すると、抽出データを論理0または論理1に
望ましくなくバイアスを掛けることがあり、その結果誤
ったデータ抽出が生じる。例えば、ビデオ信号の範囲が
0IRE〜20IREであるならば、10IREのスライス・レベルが
望ましいが、ビデオ信号の範囲が0IRE〜50IREであるな
らば、25IREのスライス・レベルが望ましい。信号範囲
が0IRE〜20IREのものについて、スライス・レベルとし
て25IREが使用されるならば、信号がスライス・レベル
をけして超えないので、論理1が抽出されることはけし
て無いだろう。従って、入力ビデオ信号の振幅にスライ
ス・レベルを適合させることが望ましい。
クローズド・キャプション・データのような補助情報
成分のフォーマットは、適応的スライス・レベル機能を
容易にするための手段を含んでいる。FCCの標準に規定
されているように、ライン21におけるクローズド・キャ
プション信号は、ビデオ信号の“バックポーチ(back
porch)”期間のあと始まる。この期間は、“ラン・イ
ン(run−in)・クロック”(RIC)と呼ばれる正弦波の
基準波形から成る7サイクルのバースを有する。補助ビ
デオデータ信号のRIC基準成分の後には、ライン21の後
半において、実際のクローズド・キャプション・データ
を表わすデータ信号成分が続く。クローズド・キャプシ
ョン・データの標準は、RIC信号の振幅がデータ信号の
振幅と同じであることを規定する。従って、RIC信号振
幅の平均は、続くデータ信号についての適当なスライス
・レベルである。
スライス電圧を発生する1つの方法は、正弦波のRIC
信号を積分し、その結果得られるDC電圧をデータスライ
サーのためのバイアスとして使用することである。補助
ビデオデータが発生する間の期間(例えば、1つのライ
ン21からクローズド・キャプション・データのための次
のライン21までの期間)の間に、コンデンサを放電する
リーク電流に因りスライス電圧が変わらないようにする
ために、積分器用の大きなコンデンサが必要とされる。
しかしながら、大きなコンデンサは、スライス・レベル
を変えるとき、ビデオ信号レベルの変化に応答するのに
長い積分期間を必要とする。例えば、クローズド・キャ
プション信号において、RIC信号は、33.3mSの期間(ビ
デオの1フレーム期間)の14μS(500KHzの正弦波の7
サイクル)の間だけしか存在しない。大きなコンデンサ
は、信号レベルの突然の変化に応答するために、1秒程
度の応答時間を必要とすることがある。この応答期間の
間、相当な量の補助ビデオ情報が検出されないこともあ
る。
ビデオ信号処理集積回路(IC)に補助ビデオ情報デコ
ーダを含ませることが望ましい。しかしながら、大きな
積分コンデンサは、このIC中に含めるには大きすぎる。
外部の積分コンデンサを接続するために、余分のICピン
が必要となる。
IC中に含めるのに十分なほど小さい構成要素の値を持
った高速の積分器を設計することも可能ではあるが、そ
の結果得られる設計は厳しい許容度を示し、集積回路の
設計としては実際的でない場合がある。さらに詳しく説
明すると、ICのパラメータは製造中に変わることがあ
る。厳格な許容度を有する設計は、IC製造中のパラメー
タの変化の結果として不適当である(すなわち、予期し
ない性能を発生したり、望ましくない性能を発生するこ
とがある)。
発明の概要 本発明は、先に述べた問題点を認識することに一部あ
り、またこの問題点を解決する補助ビデオ情報デコーダ
を提供することに一部ある。本発明の1つの特徴による
と、補助情報デコーダは、データ・スライサおよびデー
タ・スライサのスライス・レベルのバイアスを調節する
ための手段を含んでいる。スライス・レベルの調節手段
は、補助情報信号の基準成分を検出するための手段と基
準成分が検出される回数の計数値を発生する手段とを含
んでいる。スライス・レベルは、基準成分が検出される
まで調節される。計数値は、基準成分が検出される表示
期間のあと増加され、基準成分が検出されない表示期間
のあと減少される。スライス・レベルの調節は、計数値
が少なくとも所定の数であるかぎりは中止する。
本発明は、図面を参照することにより、さらによく理
解することができる。
図面の簡単な説明 第1図は、補助ビデオ情報信号の波形の一例を示す。
第2図は、補助ビデオ信号を含む本発明によるビデオ
信号処理システムの一部をブロック図形式で示す。
第3図および第4図は、第2図にブロック図形式で示
す機能の実施例を、一部略図形式で、一部ブロック図形
式で示す。
第5図および第6図は、第2図、第3図、および第4
図に示す装置の動作を理解するのに有用なビデオ信号波
形を示す。
第7図および第9図は、第2図、第3図および第4図
に示す装置の選択しうる動作モードを示すフローチャー
トである。
第8図および第10図は、それぞれ第6図および第8図
に示すフローチャートに対応するプログラムのリスティ
ングである。
第11図は、本発明による補助ビデオ信号抽出装置の代
りの実施例のブロック図を示す。
第12A図および第12B図は、第11図にブロック図形式で
示すフィルタ機能の例示的実施例を回路図形式で示す。
発明の詳細な説明 図面に示す本発明の例示的実施例は、第1図に示すFC
C標準のクローズド・キャプション信号に一致するクロ
ーズド・キャプション・データに関連して以下詳細に説
明される。以下に説明するように、本発明は、テレテキ
スト(teletext)のような他の形式の補助ビデオデータ
の抽出にも適用できるものである。
第2図に示すビデオ信号処理システムの一部は、簡単
に説明したあと詳細に説明する。第2図において、結合
コンデンサCINは入力ビデオ信号VIDEOを黒レベル・クラ
ンプ210に結合させる。コンデンサCINの典型的な値は1
μFである。黒レベル・クランプ210は、例えばモトロ
ーラのMC68HC05のような制御マイクロコントローラ200
からの制御信号TGCにより決まる期間の間、所望の黒レ
ベルの基準レベルVREFに関連するレベルに信号VINのレ
ベルをクランプするように作動される。黒レベル・クラ
ンプ210の動作については以下に更に詳しく説明する。
黒レベル・クランプ210の出力の信号VINは、データ・ス
ライサ230と同期分離器240に結合される。データ・スラ
イサ230と同期分離器240は、それぞれの基準電圧レベル
VSおよびVOと信号VINとを比較して、出力信号SLICED D
ATAとSEP SYNCをそれぞれ発生する。
信号SLICED DATAは、信号VIN中の情報を2進形式で
表わすものである。信号SEP SYNCは、信号VIN中の同期
パルスに対応するパルスを有する同期波形である。信号
SEP SYNCが実際のビデオ信号から得られるので、信号S
EP SYNC中の同期パルスは、ビデオ信号において注目し
ている期間、例えばライン21が実際に生じる時間を正確
に与える。信号SEP SYNCは、信号SLICED DATAにおけ
る2進の補助ビデオ情報を捕捉する回路(第2図には示
されていない)により使用される。例えば、補助ビデオ
情報が信号SEP DATAに発生しているとき、データ捕捉
回路を作動させるイネーブル信号を発生させるために信
号SEP SYNCを使用することもできる。一例として、得
られたイネーブル信号は、信号SLICED DATAにおける
(捕捉)データ値のシフトを開始するためにシフトレジ
スタを作動させることもある。
基準レベルVREF、VS、およびVOは、基準源220により
発生される。制御マイクロコントローラ200からの信号V
Rは、基準レベルVSの値を制御する基準源220への入力で
ある。以下に更に説明するように、基準レベルVSを変え
ることができると、ビデオ信号VIDEOの振幅特性に対し
てスライス・レベルを適合させることができる。
第2図に示す実施例において、スライス・レベルを適
合させるにはカウンタ250が含まれる。カウンタ250は、
第2図でCOUNTER CONTROLと名づけられている制御マイ
クロコントローラ200からの1もしくはそれより多い制
御信号により決まる期間の間、信号SLICED DATAに生じ
るパルスを計数するように作動される。計数する期間
は、補助ビデオ情報信号の基準成分(例えば、ラン・イ
ン・クロックすなわちRIC)が生じることが予期される
期間と一致するように制御マイクロコントローラ200に
より設定される。RIC期間が終った後、計数値がテスト
される。期待値に等しい計数値は、現在のスライス・レ
ベルが補助ビデオ情報を抽出するのに適当であること
を、検出されたRICパルスの期待値が表わしていること
を示すものである。もし、計数値が期待値に等しくなけ
れば、信号VSの値を変更することによりスライス・レベ
ルは調節される。
説明した動作の一例として、信号SYNCのライン同期パ
ルスを計数することにより、フィールド1のライン21が
何時生じるかを決めるために制御マイクロコントローラ
200は信号SYNCを監視する。ライン21の始まりから成る
遅延(例えば、ソフトウェアによる遅延ルーチンもしく
はハードウェアによる遅延)の後、制御マイクロコント
ローラ200はカウント250を作動させる。この遅延値は、
RIC期間内にあるように選定される。次いで、計数動作
が、RIC信号の整数サイクルにほぼわたる期間の間作動
される。スライス・レベルが適切に調節されていると、
計数値は、計数期間の間に生じるRIC波形のピークの数
に等しいはずである。第1図に示されるタイミングに基
づいて、12μSの遅延値と8μSの計数期間は、スライ
ス・レベルが適正に調節されていると、計数値4を発生
するはずである(500KHzのRIC波形の4サイクルが8μ
Sの計数期間の間に生じる)。
以上説明した特徴は、第3図〜第6図に更に詳細に示
されている。第3図は、第2図における黒レベル・クラ
ンプ210、基準源220、データ・スライサ230、および同
期分離器240の例示的実施例を示す。第4図は、第2図
のラン・イン・クロック(RIC)カウンタ250の例示的実
施例である。第2図と第3図において同じ参照番号、お
よび第2図と第4図において同じ参照番号は、対応する
機能を示す。
第3図において、黒レベル・クランプ210は、転送ゲ
ート(TG)302、ノアゲート304、比較器306、抵抗R1とR
2を含んでいる。基準源220は、4:1のMUX(マルチプレク
サ)360と抵抗R3〜R9を含む、比較器230と240は、それ
ぞれデータ・スライサ230と同期分離器240の実施例であ
る。
黒レベル・クランプ210について、ノアゲート304の出
力が論理1のとき、TG302が導通し電源VCCが抵抗R1に結
合するように、ノアゲート304の出力はTG302を制御す
る。ノアゲート304の出力が論理0のレベルになると、T
G302が非導状態になり、電源VCCは抵抗R1から減結合さ
れる。通常、TG302はMOSFETトランジスタを使って構成
される。結果として、TG302が導通状態になると、それ
はMOSFETトランジスタにより、ソース・ドレインに関連
した抵抗特性を示す。抵抗の値は、MOSFETトランジスタ
設計パラメータ(例えば、トランジスタ幅)に依る。
制御マイクロコントローラ200からの制御信号TGCが論
理0であって、比較器306の出力が論理0である限り、
ノアゲート304は論理1の出力を発生し、TG302が導通す
る。比較器306は、信号VINの値と基準レベルVREFとを比
較する。基準レベルVREFを超える信号VINの値により、
比較器306の出力は論理1となり、以てTG302は非導通状
態になる。導通状態のとき、TG302と抵抗R1は、第3図
に示すように、抵抗R2に対して所定の抵抗比11:100を示
す。抵抗R1とR2の接続点は信号VINに結合され、帰還ル
ープを形成する。
信号TGCが論理0であるものとすると、フィードバッ
クループと抵抗比は、水平ライン期間の同期期間と帰線
消去期間の間、ビデオ信号のレベルに応答して動作し
て、ノードVINを充放電する。以て所望の黒レベルが信
号VINに設定される。さらに詳しく説明すると、TG302が
作動される(導通状態になる)と、ノードVINは、TG302
と抵抗R1を介して充電される一方抵抗R2を介して放電す
る。TG302および抵抗R1と抵抗R2により決まる抵抗比
は、放電率を超える充電率を発生し、ノードVINへの正
味の充電電流が生じる。
黒レベル・クランプ200の動作をよりよく理解するた
めに、初期状態としてノードVINが0ボルトに放電され
ているものとする。このような条件の下で、ビデオライ
ンの同期期間と帰線消去期間の両方の期間の間、信号VI
Nのレベルは基準レベルVREFより低い。従って、比較器3
06の出力には論理0が発生し、TG302が作動され、同期
期間および帰線消去期間の両期間の間、ノードVINは充
電される。複数のライン期間の後、ノードVINのレベル
が帰線消去期間の間基準レベルVREFを超え、同期期間の
間、基準レベルVREF以下となるまで、正味の充電電流は
ノードVINのDCレベルを増大させる。その結果、帰線消
去期間の間、比較器306の出力は論理1となり、これはT
G302を非作動状態にし、ノードVINは放電される。同期
期間の間、同期期間の間のノードVINのレベルは基準レ
ベルVREF以下であり、ノードVINは放電される。
充電路の抵抗値(TG302の抵抗と抵抗R1との和)およ
び放電路(抵抗R2)の抵抗値は、ノードVINのDCレベル
が基準レベルVREFにほぼ等しくなったとき、同期期間の
間の放電が帰線消去期間の間の放電に等しくなるように
選定される。この結果得られる平衡条件により、ノード
VINのDCレベルは基準レベルVREFにクランプされる。
以上説明した動作は、個々のビデオ信号の仕様に関連
する同期期間と帰線消去期間について決められる放電路
と充電路との間の抵抗比に基づいている。第3図に示す
100R(放電)と11R(充電)の抵抗比は、NTSC標準信号
について適当である。別の信号標準では別の比率が必要
であろう。
もし黒レベル・クランプ210が集積回路(IC)に含ま
れているならば、抵抗比に基づいてクランプ機能を設定
することが特に望ましい。IC製造中のパラメータの変化
は個々の抵抗値に著しい変化を与える。しかしながら、
抵抗比は厳格な許容度に制御しうる。また、第3図に示
されるものとは別の黒レベル・クランプ210を実現する
方法を使用できることにも注目すべきである。
先に説明したように、黒レベル・クランプ210は、各
ライン期間の間、特定の持続期間を有する同期期間と帰
線消去期間とに基づいて所望の黒レベルを設定する。垂
直期間の間、同期期間と帰線消去期間は一定の持続期間
を有しない(例えば、広い垂直パルスと狭い等化パル
ス)。もし黒レベル・クランプ210が垂直期間の間に動
作すると、変化するパルス特性により、黒レベル・クラ
ンプ210はノードVINにおける黒の基準レベルを望しくな
い態様で変えることになるだろう。黒レベルが著しく変
わるのを防止するために、垂直期間の間、制御マイクロ
コントローラ200は信号TGCを論理1にセットし、以て黒
レベル・クランプ210の帰還路は非作動化され、また垂
直期間の間、ノードVINは抵抗R2を介して比較的ゆっく
り放電する。垂直期間に続いて、クランプ動作が再開す
ると、ノードVINにおける所望の黒レベルは速やかに回
復する。
先に述べたように、第3図は第2図の基準源220の例
示的実施例をも示している。この基準源220は、抵抗R3
〜R9およびMUX360を含んでいる。抵抗R3〜R9は、抵抗値
の比率に依存する値をとる複数の基準レベルを与えるは
しご形抵抗器として構成される。先に説明したように、
特定の抵抗値ではなくて抵抗比を特定することは集積回
路(IC)実現のために望ましい。
第5図は、第3図の回路構成により発生される基準レ
ベルと1.9ボルトの最高のピーク対ピーク(100IRE)を
有する例示的ビデオ信号波形との間の関係を示す。第5
図に示される白方向の最高振幅は、第1図に示すように
補助情報の振幅に対応する50IREである。
MUX360の出力におけるデータ・スライサの基準レベル
VSは、比較器230の第1の入力に結合され、データのス
ライス・レベルを設定する。以下に詳細に説明するよう
に、制御信号VR0とVR1により、MUX360はデータ・スライ
サの基準レベルとして4つの値(V1=15IRE、V2=25IR
E、V3=35IRE、V4=45IRE)のうちの1つを選択する。M
UX360により、データのスライス・レベルはビデオ信号
振幅に所望のように適合される。黒レベル・クランプ21
0に対する基準レベルVREFは、はしご形抵抗器の抵抗性
中間点(すなわち抵抗R7と抵抗R8の接続点すなわち合計
で250Rのうちの125Rの点)に発生する。これは、VCCが5
Vに等しい場合、2.5Vと等価である。同期基準レベルV0
は、抵抗R8とR9の接続点に発生され、比較器240の第1
の入力に結合され、同期スライス・レベルを設定する。
−40IREの標準の同期パルス振幅については、−20IRE
の同期基準レベルが望ましいように思われるかも知れな
いが、第3図は同期基準レベルV0が−13.5IREにほぼ等
しいことを示している。同期基準レベルV0の示された値
は、同期振幅の圧縮がTV信号において生じることにより
選択されたものである。例えば、非標準の同期の同期対
ビデオ振幅の比がビデオテープから抽出された信号に生
じることがある。選択された−13.5IREという同期基準
レベルにより、比較器240は、通常値の1/2に振幅が圧縮
された同期パルスを有するビデオ信号から同期パルスを
正確に分離することができる。
MUX360により行われる電圧選択は、大きなマルチプレ
クサを必要とすることなく、種々のビデオ信号の変化に
対してスライス電圧を適合させるのに十分な範囲のスラ
イス・レベルをデータ・スライサ230に供給するように
構成されている。MUX360の大きさを制限することは、必
要とされる制御信号の数と、マルチプレクサの機能を実
現するのに必要なデバイスの数を最少にするために望ま
しいことである。例えば、集積回路(IC)で実現する場
合、マルチプレクサの大きさが増大することは、より多
くのトランジスタを必要とし、かつICダイ上のより大き
な領域を必要とするものである。ICにおいて、MUX360
は、2つの制御信号だけが必要であり、4つの伝送ゲー
トを使って実現することができる。
第5図は、ピーク対ピークが1.9ボルトのビデオ信号
について、第3図における基準レベルに対応する電圧を
示す。MUX360への電圧V2の入力は、第5図に示すよう
に、2.84ボルトのスライス電圧を与える。この2.84ボル
トの電圧はピーク対ピークが1.9ボルトのビデオ信号の2
5IREレベルにほぼ等しい。2.98ボルトの電圧V3は、10IR
Eの正のオフセットを有するビデオ信号について望まし
いスライス・レベルである。この種のオフセットは、予
め記録されたビデオ・プログラムの許可されていない複
製を防止する手段の一部として、ビデオテープに記録さ
れたビデオ信号中に生じる。
捕捉的な2つのバイアス電圧、すなわち電圧V1とV4
は、システム・パラメータが公称値から大きく偏位して
いるものに対してスライス・レベルを適合させるのに最
適なデータスライス動作のために選択することができ
る。
これらのシステム・パラメータの例は次の通りであ
る。
(a)ピーク対ピークが1.9ボルト(100IRE白色)とは
異なるビデオ入力信号振幅 (b)データ・スライサ比較器230におけるオフセット
電圧の変化(例えば、+/−30mV) (c)はしご形抵抗器用電源VCCの変化(例えば、+/
−0.5V) (d)はしご形抵抗器における抵抗比の変化(例えば、
+/−2%) スライス・レベルに影響を及ぼす最も重要なパラメー
タの1つは、ビデオ信号振幅の変化である。先に掲げた
パラメータについての例示的変化を使って、公称値から
85mV(6IRE)だけスライス・レベルをオフセットするた
めに、項目(b)、(c)、(d)の合成された最高の
帰与度を計算することができる。
基準源220の設計に関する種々の変更は当業者には明
らかである。例えば、別のはしご形抵抗器構成を使うこ
とができ、別の入力数を有するマルチプレクサを選択す
ることもできる。従って、説明した実施例は、種々のビ
デオ信号特性および種々のビデオ信号標準に適合させる
ことができる。
先に説明したように、ラン・イン・クロック(RIC)
カウンタ250は、データ・スライサ230の出力におけるRI
C信号(第2図、第3図、第4図中の信号SLICED DAT
A)のパルスを計数し、スライス用基準レベルVSがビデ
オ信号に正しく適合したときを示す計数値RIC COUNTを
発生する。第4図に示すカウンタ250の一実施例は、カ
ウンタ402,404,456、D型フリップフロップ452、ナンド
ゲート454と458、および反転回路455を含んでいる。計
数値RIC COUNTは、第4図のカウンタ456の下位2ビッ
トに生じるRIC0とRIC1により表わされる。
第4図における入力信号には、カウンタ402用のクロ
ック信号として働く信号128FHが含まれている。信号128
FHは、水平周波数FHの128倍すなわち約2MHzの周波数を
有する。信号128FHは、ビデオ受信機の偏向回路中の位
相ロックループ(PLL)に関連するカウンタの出力に発
生される。信号LINE21Nは、同期信号SYNCに応答して第
2図のマイクロコントローラ200により発生され、クロ
ーズド・キャプションのような応用例の場合、補助ビデ
オ情報を含んでいることが予期されるビデオ信号中の期
間、例えばライン21の発生を示す。信号LINE21Nは、カ
ウンタ402と404をリセットするために使われ、所望のラ
イン数が見つかるまで、信号SYNC中の同期パルスにより
示されるライン期間を計数する、例えばマイクロコント
ローラ200により発生される信号ENABLEは、カウント456
を作動化し、信号WRONはカウント456をリセットする。
これらの信号はマイクロコントローラ200により発生さ
れる。信号WRONは、RICパルスの計数を開始する前にカ
ウンタ456をリセットする。
信号ENABLEとLINE21Nの時間関係は第6図に示されて
いる。補助ビデオ情報信号が発生すると予期される期
間、例えばライン21の間を除いて、信号LINE21Nは論理
1であって、カウンタ402と404を常にクリア(リセッ
ト)する。次いで、信号LINE21Nは論理0となり、カウ
ンタ402と404を作動化する。信号ENABLEは、ライン21の
始まりにおいて約25μSの期間の間だけ論理1であっ
て、D型フリップフロップ452を作動化する。
D型フリップフロップ452の出力の信号RICWNDは、第
6図に示すように、ライン21の開始後12μS経て開始す
る8μS幅のウィンドウ・パルスを発生する。このウィ
ンドウ・パルスのタイミングは、ライン21の間RIC期間
の8μSの部分に及ぶように選定される。信号RICWNDの
以上説明したタイミングは次のように発生される。
カウンタ404とD型フリップフロップ452の両方は、4
ビットカウンタ402の最上位出力に発生する信号CLKによ
りクロック制御される。信号CLKは、2MHz信号128FHの8
サイクル毎すなわち4μS毎に変わる。カウンタ402と4
04は、信号CLKの負方向遷移(論理1から論理0への変
化)によりクロック制御され、一方D型フリップフロッ
プ452は信号CLKの正方向遷移(論理0から論理1への変
化)によりクロック制御される。
カウンタ402と404が作動化された後、信号CLKの最初
の遷移は、信号LINE21Nが論理0になった後4μS経て
生じる正方向の遷移である。この遷移は、D型フリップ
フロップ452をクロック制御するけれども、この時点で
カウンタ404はクリアされる(すべての出力が論理
0)。というのは、負方向の遷移が信号CLKに何ら生じ
ないからである。このため、論理0がD型フリップフロ
ップ452にクロック入力され、信号RICWNDは論理0のま
まである。負方向の遷移は、信号LINE21Nが論理0にな
ったのち8μSの時点で信号CLKに生じ、カウンタ404の
最下位出力(およびD型フリップフロップ452へのD入
力)が論理1になる。信号CLKにおいて次の負方向遷移
は、信号LINE21Nが論理0になったのち12μSの時点で
発生し、信号RICWNDが論理1になる。信号LINE21Nが論
理0になったのち16μSの時点で、信号CLKに負方向の
遷移が生じ、カウンタ404の最下位出力は論理0にな
る。このようにして、信号LINE21が論理0になったのち
20μSの時点で生じる信号CLKの次の正方向遷移によ
り、信号RICWNDが論理0になる。この結果得られる信号
RICWNDにおけるウィンドウ・パルスは、第6図に示すよ
うに、ライン21の始まりに関して、所望の8μS幅を12
μS遅延を示す。
カウンタ456は、信号WRONとRICWNDが論理1のとき、
すなわちカウンタ456がリセットされていないときのウ
ィンドウ・パルスの間、信号SLICED DATAのRICパルス
を計数するようにナンドゲート454を介して作動化され
る。ナンドゲート458を介して計数値が3(RIC0=RIC1
=論理1)になると、カウンタ456は非作動化される。
3という計数値は、RIC信号が正確にスライスされつつ
あることを示す。従って、3の計数値は、少なくとも3
つのパルスが信号SLICED DATAに生じたことを実際に示
している。
第4図の構成の変形例は有り得る。例えば、4ビット
のカウンタは通常ディジタルの“ビルディング・ブロッ
ク(building block)であるから、4ビットのカウン
タがカウンタ404および456として使われている。しかし
ながら、別のデバイスを使うこともできる。カウンタ40
4は、信号CLKによりクロック制御されるトグル型フリッ
プフロップで置き換えることもできる。カウンタ456は
2ビットのカウンタでもよい。また、RIC信号の7サイ
クルがRIC期間の間に生じるから、RIC信号の正確なスラ
イス動作を示すために、3ではない、例えば、2,4,5な
どの計数値を使用することもできる。しかしながら、3
の値の、2の計数値を使う場合に比べて雑音に対する不
感度の度合が高く、また4または5の計数値の場合に必
要とされるカウンタ段(3つのカウント段)がより少な
いカウンタ段(2段だけ)でよい。もし、D型フリップ
フロップ452のための、信号CLKの別の源と入力信号がビ
デオ信号処理システム中に存在するならば、カウンタ40
2と404を除去することもできる。例えば、この種のシス
テムは、水平ライン周波数FHの整数倍の周波数で種々の
信号を発生する1つまたはそれ以上のカウンタを含むオ
ンスクリーン表示(on screen display:OSD)機能を
含んでいる。
第4図の信号RIC0とRIC1は、8μSの窓期間の終りの
後、計数値を決定するためにマイクロコントローラ200
によりテストされる。第2図、第3図、第4図に示す例
示的実施例の場合、RIC信号パルスの計数動作は、信号S
LICED DATAの遷移がカウンタ456をクロック制御すると
き生じる。従って、遷移が発生しなければ、例えば、デ
ータをスライスする基準レベルVSが最高のRICパルス振
幅を常に超えているならば、計数値は0(RIC0=RIC1=
論理0)である。同様に、単一の遷移が信号SLICED DA
TAに生じるとき、計数値1(RIC0=論理1、RIC1=論理
0)が発生する。例えば、スライス・レベルがRIC波形
パルスの最小値より常に小さいとき、帰線消去レベルか
らRIC波形の始まりまでに唯1つの遷移が発生する。
スライス・レベルがこれら2つの極値の間の点に設定
されると、開示したシステムの感度は、理想のスライス
・レベル(RIC信号のピーク対ピーク範囲の中間点)か
らのスライス・レベルの偏位はカウンタが3という計数
値にクロック制御されないようにしないだろう。実験的
な結果によると、3なる計数値が発生されつつあると
き、そのシステムは正確に補助ビデオデータを抽出する
ことが分っている。従って、第6図のA、CおよびBに
それぞれ示されている信号SLICED DATAについての各波
形に示されているように、0の計数値はスライス・レベ
ルが高すぎ、1の計数値はスライス・レベルが低すぎ、
3の計数値はスライス・レベルが許容できるものである
ことを予期することができる。
第6図のA、B、Cについて、図示されるRIC波形
は、スライス・レベルを超えて延びるRIC波形の先端に
おいてスパイク(spike)を示す。これらのスパイク
は、RIC COUNTが第6図のAとCにそれぞれ示される如
く、0と1にならないように、カウンタ456をクロック
制御するのに十分なものと思われるかも知れない。しか
しながら、第6図に示すように、信号SLICED DATAは、
第2図の構成の別の実施例を使うことにより、第6図に
示すように、信号VIDEOから発生される。この別の実施
例は、以下に詳細に説明され、第11図と第12図に示され
る濾波機能を含んでいる。簡単に説明すると、濾波動作
により先に述べたスパイクがカウンタ250に達する前に
除去され、またデータのスライス動作に先立ってビデオ
信号を低域濾波する。第6図に示すように、低域通過フ
ィルタは、RIC信号振幅の振幅を、第1図と第5図に示
す公称50IREの振幅より小さい値に減少させる。
3の計数値が発生されている限り、スライス・レベル
を変更する必要がない。もしマイクロコントローラ200
が計数値0を検出すると、第2図の信号VRについての別
の値(第3図のMUX360についての制御信号VR0とVR1)を
選択するマイクロコントローラ200により減少される。
例えば、第3図を参照すると、スライス用基準電圧VSの
現在値が電圧V2であるならば、制御信号VRを選択電圧V1
に変えることにより、マイクロコントローラ200は計数
値0に応答することができる。同様に、制御信号VRを選
択電圧V1に変えることにより、マイクロコントローラ20
0は計数値1に応答してスライス用基準電圧を増大させ
ることができる。このようにして、スライス・レベル
は、3以外の計数値に応答して速やかに変更することが
できる。
以上説明した機能により、スライス・レベルをビデオ
信号のレベルに速やかに適合させるスライス・レベル調
節装置が提供される。更に詳しく説明すると、スライス
・レベルはフィールド1のライン21が発生する度ごとに
テストされるから、このシステムは各ビデオフレーム期
間の間ビデオ信号レベルの変化に適応することができ
る。また、スライス・レベルの調節は、マイクロコント
ローラ200の制御の下に連続的に行うことができる。し
かしながら、或る条件下では、ビデオ信号のレベルが変
化してもスライス・レベルが一定に保持されることが望
ましい。例えば、正常の信号レベルが再開するときは、
不変のデータ抽出を与えるために、短時間の過渡現象あ
るいは信号の“ドロップアウト(dropout)”の間、ス
ライス・レベルは一定に留まらなくてはならない。
ここに開示した装置は、0,1,3などの種々の計数値が
発生する回数を監視することにより、ドロップアウトの
ような状態を問題とするものである。例えば、RIC COU
NTが通常3に等しく、0または1の計数値が時たま発生
するならば、スライス・レベルは正しく、0あるいは1
の時々の計数値は信号のドロップアウトのような作用に
より発生しているものと考えられる。従って、スライス
・レベルの変更は必要でない。もし計数値0がしばしば
発生するならば、スライス・レベルはより低い値に調節
され、計数値1がしばしば発生するようならば、スライ
ス・レベルはより高い値に調節される。
個々の計数値の発生の度合いを監視することは、例え
ば、マイクロコントローラ200の内部に在るレジスタに
貯えられた値を増減させる処理を実行するマイクロコン
トローラ200により実現することができる。一例とし
て、第7図に示すフローチャートを検討してみる。この
フローチャートは、クローズド・キャプション情報の背
景の下で、RIC CNT0とRIC CNT3と名付けられた2つの
レジスタを使ってマイクロコントローラ200が行う先に
説明した監視動作を示すものである。レジスタRIC CNT
0は、計数値0が発生したことを示すためにセットされ
る“フラグ(flag)”として働く。レジスタRIC CNT3
は、以下に説明するように、増減される値を有する多ビ
ットのレジスタである。
第7図において、レジスタを初期化した後、RIC COU
NTの新しい値が発生され、テストされる。RIC COUNTが
3に等しければ、このシステムは有効なスライス・レベ
ルが存在するものと推定する。その結果、レジスタRIC
CNT0はクリアされ、レジスタRIC CNT3中の値は、そ
の値が限界値例えば16より小さければ増加される。16以
外の限界値、例えば7を、RIC CNT3の値を貯えるのに
必要なレジスタのビット数を減らすために使ってもよい
ことに注意されたい。RIC COUNTが3ではなくて0のと
き、RIC CNT0がセットされ、RIC CNT3は減少される。
そして減少後、RIC CNT3の値はテストされる。0に等
しいRIC CNT3は、スライス・レベルの調節が必要であ
ることを示す限界値(第7図の場合16)に等しいテスト
回数の間RIC COUNTが3でなかったことを示す。もしレ
ジスタRIC CNT0がこの時点でセットされると、RIC CO
UNTの値はスライス・レベルを増大させなければならな
いことを示す0であった。リセットされているレジスタ
RIC CNT0は、RIC COUNTが1(3でもなく、0でもな
い)であったことを示す。その結果、スライス・レベル
は減少されるはずである。
このようにして、レジスタRIC CNT3が0の値をとる
まで、スライス・レベルは調節されないだろう。その結
果、RIC COUNTの値が3の値から3ではない値に変化し
てから一定の遅延があったのちにのみスライス・レベル
は調節されるだろう。例えば、RIC CNT3が5であるな
らば、前の5回のテスト間RIC COUNTは3の値をとって
おり、続いてのRIC COUNTの5回のテストで3以外の値
を発生しなければ、スライス・レベルは調節されないだ
ろう。この場合、スライス・レベルが調節される前に、
5回のテスト期間の遅延が導入される。最大の遅延は、
RIC CNT3についての限界値、例えば、第7図では16回
のテスト期間に等しい。第8図は、第7図のフローチャ
ートに対応するモトローラ製MC68HC05プロセッサ用のソ
フトウェア・プログラムのリストを示す。
第7図に示す方法は、プログラムが必要に応じてスラ
イス・レベルを増減するから、必要時に速やかにスライ
ス・レベルを調節する。先に説明したように、これを実
現するには、第3図のMUX360に対する制御信号VR0とVR1
の値を変えればよい。制御信号VR0とVR1は、2ビットの
カウンタの出力に発生される。例えば、カウンタを増加
させると、制御信号VR0とVR1について新しい値を発生す
ることができる。これらの制御信号VR0とVR1により、ス
ライス用基準レベルVSに関してより高い値が選定される
ことになる。カウンタを減少させると、より低いスライ
ス・レベルが選定されるだろう。
取り得る基準レベルの数が少ない第3図に示す例示的
実施例の場合、スライス・レベルを増減させるべきかど
うかを決定するための機能を含ませる必要はないかも知
れない。例えば、もし制御信号VR0とVR1を発生させるた
めに、2ビットのカウンタが使用されるならば、このカ
ウンタは一方向にのみ計数することができ、もしこのカ
ウンタがラップ・アラウンド(wrap around)するよう
に設計されていれば、起こり得るすべての基準レベルを
選択することができるだろう。この方法は、第9図に示
すフローチャートで表わされる。
第9図において、スライス・レベルに対する唯一の調
節はスライス・レベルを“増大”させることである。最
大のスライス・レベル、例えば、第3図の電圧V4に達す
ると、次の“増大”は、実際には、最小のスライス電
圧、例えば、第3図の電圧V1を選択することになる。こ
うして、電圧の選択は、先の段落で説明したようにラッ
プ・アラウンドする。第9図に示すこの方法は、もし選
択の手順が取り得るすべてのスライス・レベルの値を順
次通らなければならないならば、第7図に示す方法に比
えて許容可能なスライス・レベルに到達するのに少しば
かりのろいだろう。しかしながら、第9図の方法をソフ
トウェアで実現するためには、第8図のプログラム・リ
ストと、第9図のフローチャートに対応する第10図の例
示的プログラム・リストを比較してみると明らかなよう
に、必要な命令の数はより少ない。
先に説明したように、第11図と第12図は、第2図の装
置の代りになる実施例を示す。第11図の構成は、低域フ
ィルタ1160とスパイク・フィルタ1170が含まれている点
で第2図のものとは異なる。第11図の構成要素200〜250
は、付されている番号が同じである第2図の構成要素に
対応する。
低域フィルタ1160は、第12A図に示されているよう
な、単一極(pole)のRC−形式の低域フィルタを使って
実現することができる。第12A図に示す回路は、700KHz
のところに極があり、第6図に見られるように、500KHz
のラン・イン・クロック正弦波の振幅を公称の50IRE値
から80%だけ減少させる。スライス・レベルについて必
要な調節範囲を減少させるのに対応して、RICの値の範
囲が減少されるから、データ信号の振幅に比べてラン・
イン・クロックの振幅を減少させることは有利である。
スパイク・フィルタ1170は、データ・スライサ230の
出力における信号路に挿入される。スパイク・フィルタ
1170は精確さを改善する。スライス・レベルはこのスパ
イク・フィルタ1170によりセットされる。何故なら、低
域フィルタの作用と同様に、RIC信号の振幅範囲は、第
6図に示すように、ビデオ波形のRIC部分におけるスパ
イクのピークを除去することにより減少させるからであ
る。スパイク・フィルタ1170のディジタルの実施例が第
12B図に示されている。第12B図の回路は、データ・スラ
イサの出力から、280nSより狭いすべてのパルスを除去
し、420nSより広いすべてのパルスを通過させる。その
結果、ビデオ入力中のラン・イン・クロックの正または
負の先端に近い値のスライサ用バイアスにより、データ
・スライサの結果として生じる出力パルスは、それらが
十分に狭いと、スパイク・フィルタ1170により除去され
る。スパイク・フィルタ1170の作用は、第6図に示され
る波形により表わされる。
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04N 7/00 - 7/088

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】ラン・イン・クロックのような基準信号成
    分が複数の水平表示期間の各期間に含まれたビデオ信号
    を処理するビデオ信号処理装置であって、 前記ビデオ信号に応答し、基準レベルを横切る前記基準
    信号成分の各信号遷移にそれぞれ対応する信号遷移を呈
    する出力信号を発生する手段と、 制御信号に応じて前記基準レベルを変更する手段と、 前記出力信号に応答し、前記複数の水平表示期間の各期
    間中に生じる前記出力信号の前記信号遷移の数を表わす
    計数値を発生するカウンタと、 前記複数の水平表示期間の各期間後に前記計数値が所定
    値に等しいか否かを判定し、前記複数の水平表示期間後
    に前記計数値が前記所定値に等しくなる回数を決定し、
    前記複数の水平表示期間後に前記回数が所定回数より少
    ない場合、前記基準レベルを変更するための前記制御信
    号を発生する制御手段と、から成るビデオ信号処理装
    置。
JP50807294A 1992-09-15 1993-07-29 ビデオ信号処理装置 Expired - Fee Related JP3289107B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB9219505.6 1992-09-15
GB929219505A GB9219505D0 (en) 1992-09-15 1992-09-15 Bias control apparatus for a data slicer in an auxiliary video information decoder
PCT/US1993/007163 WO1994007334A1 (en) 1992-09-15 1993-07-29 Bias control apparatus for a data slicer in an auxiliary video information decoder

Publications (2)

Publication Number Publication Date
JPH08501423A JPH08501423A (ja) 1996-02-13
JP3289107B2 true JP3289107B2 (ja) 2002-06-04

Family

ID=10721941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50807294A Expired - Fee Related JP3289107B2 (ja) 1992-09-15 1993-07-29 ビデオ信号処理装置

Country Status (12)

Country Link
EP (1) EP0660989B1 (ja)
JP (1) JP3289107B2 (ja)
KR (1) KR100341997B1 (ja)
CN (1) CN1041484C (ja)
CA (1) CA2143199C (ja)
DE (1) DE69316226T2 (ja)
ES (1) ES2111171T3 (ja)
GB (1) GB9219505D0 (ja)
MX (1) MX9305651A (ja)
MY (1) MY110360A (ja)
SG (1) SG94679A1 (ja)
WO (1) WO1994007334A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0164563B1 (ko) * 1993-07-23 1999-03-20 김광호 데이타 분리 회로
US5748263A (en) * 1995-03-07 1998-05-05 Ball; Bradley E. System for automatically producing infrared control signals
US5900913A (en) * 1995-09-26 1999-05-04 Thomson Consumer Electronics, Inc. System providing standby operation of an auxiliary data decoder in a television receiver
CA2188707C (en) 1995-11-13 2000-08-01 Aaron Hal Dinwiddie System providing freeze of closed captioning data
TW346593B (en) * 1996-09-11 1998-12-01 Matsushita Electric Ind Co Ltd Data display control apparatus, a data transmission apparatus, and a data display control information editing apparatus
JPH11199864A (ja) 1997-10-10 1999-07-27 Koto Gijutsu Kenkyuin Kenkyu Kumiai 電気発光素子の製造方法
JP3788253B2 (ja) 2001-03-12 2006-06-21 ソニー株式会社 データスライス回路
US7688356B2 (en) 2004-05-07 2010-03-30 Nikon Corporation Clamp level adjusting apparatus, electronic camera, image processing apparatus, and image processing program
CN105791864B (zh) 2007-05-16 2019-01-15 汤姆逊许可Dtv公司 编码及传送多视图视频编码信息中使用码片组的装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0144457B1 (de) * 1983-12-07 1987-11-11 Deutsche ITT Industries GmbH Daten-Slicer-Schaltung zur Abtrennung und Wiedergewinnung von digitalen Teletextsignalen
US4620227A (en) * 1984-01-30 1986-10-28 Cybernetic Data Products Data decoder
JPS6143886A (ja) * 1984-08-08 1986-03-03 Hitachi Ltd デ−タ識別回路
FR2652697A1 (fr) * 1989-10-03 1991-04-05 Sgs Thomson Microelectronics Extracteur de donnees numeriques dans un signal video.

Also Published As

Publication number Publication date
JPH08501423A (ja) 1996-02-13
CN1086067A (zh) 1994-04-27
SG94679A1 (en) 2003-03-18
GB9219505D0 (en) 1992-10-28
ES2111171T3 (es) 1998-03-01
MX9305651A (es) 1994-06-30
WO1994007334A1 (en) 1994-03-31
KR100341997B1 (ko) 2003-02-17
EP0660989B1 (en) 1998-01-07
KR950703836A (ko) 1995-09-20
CN1041484C (zh) 1998-12-30
DE69316226D1 (de) 1998-02-12
DE69316226T2 (de) 1998-04-16
CA2143199A1 (en) 1994-03-31
MY110360A (en) 1998-04-30
EP0660989A1 (en) 1995-07-05
CA2143199C (en) 1999-07-06

Similar Documents

Publication Publication Date Title
US5666167A (en) Bias control apparatus for a data slicer in an auxiliary video information decoder
EP0572740B1 (en) Auxiliary video data slicer
US5402488A (en) Method and apparatus for modifying a video signal
JP3289106B2 (ja) 補助ビデオ・データ・デコーダ装置
US5517249A (en) Auxiliary video data slicer with adaptive slicing level capability
WO1993018579A1 (en) Video signal data and composite synchronization extraction circuit for on-screen display
JP3289107B2 (ja) ビデオ信号処理装置
EP0660611A2 (en) A clock recovery circuit for serial digital video
US5467140A (en) Vertical synchronous signal separation apparatus
US4335403A (en) Horizontal countdown system for television receivers
US5784121A (en) Vertical synchronisation signal detector
WO1996026604A2 (en) Device for deriving a clock signal from a synchronizing signal and a video recorder provided with the device
US5136384A (en) Digital synchronizing circuit insensitive to noise in a tv signal
JP3603962B2 (ja) ビデオ信号中の情報検出装置
US5754251A (en) Digital video vertical synchronization pulse detector
JPS61172494A (ja) バ−ストゲ−ト・パルス発生器
JP3480573B2 (ja) ビデオ信号処理装置
JP3458957B2 (ja) ビデオ信号処理装置
JP3232594B2 (ja) 同期回路
JP2635202B2 (ja) 汎用デコーダ
KR950014337B1 (ko) 동(動)화상 검출방법 및 그 장치
GB2238443A (en) Video synchronising signal detection

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090322

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100322

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100322

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110322

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees