PL89765B1 - - Google Patents

Description

Przedmiotem wynalazku jest uklad przenoszacy informacje w urzadzeniu sprzegajacym komputer cyfrowy z sterowanym lub kontrolowanym obiektem, na przyklad przemyslowym urzadzeniem wytwórczym, laborato¬ ryjnym stanowiskiem pomiarowym lub chorym lezacym w lózku szpitalnym.

Informacje o stanie tych obiektów sa przetwarzane przez przetworniki pomiarowe na sygnaly elektryczne, a nastepnie na sygnaly cyfrowe o odpowiedniej postaci i w odpowiednich chwilach czasowych przesylane do komputera.

Znane uklady przenoszace informacje zawieraja szereg rejestrów buforowych posredniczacych w przekazy* waniu informacji pomiedzy zródlem informacji, a komputerem. Najczesciej stosowana jest czteropoziomowa struktura sprzezenia: blok funkcjonalny — sterownik kasety zawierajacej bloki funkcjonalne — blok laczy kasety z komputerem — komputer. W takim przypadku, obok rejestrów dla informacji zródlowej w blokach funkcjonal¬ nych i rejestrów komputera, bywaja stosowane rejestry buforowe w sterownikach kasety i bloku sprzegajacym.

Fakt ich zastosowania wynika z przyjetej zasady dokonywania transmisji informacji pomiedzy poszczególnymi poziomami struktury w scisle okreslonych chwilach czasowych. Wada dotychczas stosowanych rozwiazan jest koniecznosc zastosowania rejestrów, które nie biora udzialu w przetwarzaniu informacji, ale sluza jedynie jej przekazywaniu. Zastosowanie rejestrów buforowych podnosi koszt urzadzenia oraz znacznie zwieksza jego zawodnosc, poniewaz rejestry sa znacznie bardziej podatne na zaklócenia niz uklady kombinacyjne.

Celem wynalazku jest wyeliminowanie, a co najmniej znaczne zredukowanie ilosci rejestrów buforowych w urzadzeniu sprzegajacym. Cel ten osiagnieto dzieki temu, ze uklad przenoszacy informacje posiada bramki logiczne zlozone z ukladów kombinacyjnych. Bramki te sluza do przepuszczania informacji pochodzacej z bloków funkcjonalnych do komputera w odpowiednich chwilach czasowych. Bramki otwierane sa przy tym sygnalem adresowym i ewentualnie dodatkowym sygnalem strobujacym; jezeli wymaga tego konstrukcja urzadzenia. Sterownik w bloku sprzegajacym po wytworzeniu sygnalów adresowych, otwierajacych odpowiednie bramki posrednie, odlicza czas potrzebny na ustalenie sie sygnalu na ostatniej przed magistrala warstwie bramek2 89 765 i wtedy daje sygnal do komputera o gotowosci do transmisji. Po otrzymaniu z komputera polecenia przeslania, sterownik otwiera te bramki, co powoduje natychmiastowa transmisje informacji do komputera. Istnieja przypadki szczególne, gdy przechowywanie informacji przekazywanej z bloków funkcjonalnych do komputera jest konieczne nie ze wzgledu na potrzebe synchronizacji transmisji, ale z innych przyczyn, na przyklad, gdy ilosc bitów informacji przesylanej z bloku funkcjonalnego, rózni sie od ilosci bitów dla informacji magistrali komputera. W takich przypadkach uklad wedlug wynalazku nalezy uzupelnic o jeden rejestr buforowy.

Korzystnym rozwiazaniem jest wykorzystanie do tego celu rejestru buforowego zainstalowanego w bloku sprzegajacym, dla potrzeb odwrotnego kierunku transmisji, to jest z komputera do bloków funkcjonalnych. Takie rozwiazanie nie zwieksza iloscirejestrów. V Przedmiot wynalazku jest uwidoczniony w przykladzie wykonania na rysunku, który przedstawia schemat powiazania komputera z blokami funkcjonalnymi sprzezonymi z obiektem kontrolowanym lub sterowanym. Na rysunku tym, w celu uzyskania wiekszej przejrzystosci, pominieto elementy i polaczenia slgzace do transmisji z komputera do bloków funkcjonalnych oraz elementy i polaczenia sterujace nieistotne dla wyjasnienia istoty wynalazku.

Komputer 1 za pomoca magistrali komputera 2 jest polaczony z urzadzeniami zewnetrznymi 3, sposród których jednym jest blok sprzegajacy 4. Blok sprzegajacy 4 za pomoca magistrali szafy 5 jest polaczony ze sterownikami 6, w ilosci „n" sztuk. Kazdy ze sterowników (kaset) 6 jest polaczony za pomoca magistrali kasety 7 z blokami funkcjpnalnymi 8, w ilosci „m" sztuk.

Komputer 1 w celu uzyskania informacji z okreslonego bloku funkcjonalnego 8 przesyla po magistrali 2 do bloku sprzegajacego 4, adres danego bloku. Blok sprzegajacy 4 przesyla ten adres po szynach adresowych magistral 5 i 7. Na podstawie zdekodowanego adresu jest wytworzony sygnal Ai otwierajacy bramki 9 w sterowniku 6 (kasety) i sygnal Aj i otwierajacy bramki 9 i 10. Po magistralach 5 i 7 informacja z rejestru informacji zródlowej 11 zaadresowanego bloku funkcjonalnego 8 dociera na wejscia zespolu bramek 12 w bloku sprzegajacym 4. Czas ustalania stanów przejsciowych jest okreslany doswiadczalnie i umozliwia ustalenia z pewnym zapasem czasu opóznienia generowanego przez uklad opózniajacy 13.

Uklad opózniajacy 13 rozpoczyna odmierzanie czasu opóznienia z chwila, gdy blok sprzegajacy 4 rozpoczal przekazywanie adresów otrzymanych z komputera 1 na magistrale 5. Po uplywie czasu r uklad opózniajacy 13 generuje sygnal do magistrali 2, informujacy komputer 1, ze urzadzenie sprzegajace jest gotowe do transmisji informacji z bloków funkcjonalnych 8 do komputera 1. Przychodzace w odpowiedzi z komputera 1 polecenia przeslania informacji jest dekodowane i wzmacniane przez uklad 14/który wytwarza sygnal otwierajacy bramki 12, a tym samym droge dla informacji na magistrale 2 i dalej do komputera 1.

Claims (3)

Zastrzezenia patentowe

1. Uklad przenoszacy informacje w urzadzeniu sprzegajacym komputer z sterowanym lub kontrolowanym obiektem posiadajacy bramki w blokach funkcjonalnych i w sterowniku, znamienny tym, ze informacja z rejestrów (11) w blokach funkcjonalnych (8) jest przenoszona do bloku sterujacego (4) bezposrednio przez bramke (9) sterownika (6) i bramke (10) bloku funkcjonalnego (8), które to bramki sa otwierane jednoczesnie.

2. Uklad wedlug zastrz. 1, znamienny tym, ze umieszczone w bloku sterujacym (4) bramki (12) sa otwierane w chwilach odpowiednich do transmisji z punktu widzenia komputera (1), przez sygnaly wytworzone w ukladzie opózniajacym (14).

3. Uklad wedlug zastrz. 1, znamienny tym, ze rejestr buforowy umieszczony w bloku sterujacym (4) w celu buforowania informacji przesylanych z komputera (1) do bloków funkcjonalnych (8) przechowywuje równiez informacje przesylane z bloków funkcjonalnych (8) do komputera (1), na czas ich partiowego przesylania.89765 rn n Alm a IZ An & 4 r \. i 1! \ hi w \ m_T -J£ 2 1^ U