PL240425B1 - Układ do synchronizowania sygnałów czasowych z zewnętrznym wzorcem czasu i sposób synchronizowania sygnałów czasowych z zewnętrznym wzorcem czasu - Google Patents

Description

Opis wynalazku

Przedmiotem wynalazku jest układ do synchronizowania sygnałów czasowych z zewnętrznym wzorcem czasu i sposób synchronizowania sygnałów czasowych z zewnętrznym wzorcem czasu, w którym sygnał wyjściowy z oscylatora przesyłany jest do mnożnika częstotliwości, gdzie jego częstotliwość jest podnoszona N razy, po czym jest wykorzystywany do taktowania licznika.

W wielu zastosowaniach wymagane jest pobieranie próbek cyfrowych sygnału analogowego przez przetwornik analogowo-cyfrowy w momentach czasu ściśle dowiązanych do międzynarodowej skali czasu UTC. Istnieje szereg znanych układów generacji ciągu impulsów dowiązanych do wzorcowej skali czasu UTC. Znane układy składają się z wysokostabilnego generatora kwarcowego bądź generatora rubidowego synchronizowanego impulsami sygnału wzorcowego 1 PPS pochodzącymi z odbiornika GPS. Układy te wymagają licznika do pomiaru częstotliwości generatora względem impulsów sygnału wzorcowego 1 PPS oraz licznika służącego do wyselekcjonowania impulsów częstotliwości generatora kwarcowego bądź rubidowego spełniających warunek czasowy T0 + n.(1/f) + AT. Układy te również wymagają zastosowania procesora do realizacji algorytmu dostrajania generatora do impulsów sygnału wzorcowego 1 PPS oraz przetwornika cyfrowo-analogowego do wytwarzania napięcia przestrajającego generator.

Znany układ z chińskiego opisu patentowego CN103713552 zawiera układ pomiaru różnicy czasu między impulsami sygnału wzorcowego 1 PPS a impulsem wytworzonym z podziału częstotliwości wysokostabilnego generatora kwarcowego oraz układ dostrajania częstotliwości wysokostabilnego generatora kwarcowego.

Inny znany układ z chińskiego opisu patentowego CN201369712, zawiera generator sygnału 1 kHz dowiązany do skali czasu UTC przez synchronizację częstotliwości stabilnego generatora do impulsów sygnału wzorcowego 1 pps oraz układ korekcji fazy impulsów wyjściowych generatora.

Wadą znanych układów wytwarzających ciąg impulsów dowiązanych do skali UTC za pomocą synchronizowanego generatora jest, oprócz dużego stopnia skomplikowania, dłuższy czas potrzebny na dostrojenie generatora do częstotliwości zgodnej ze skalą UTC.

Niedostatkiem znanych rozwiązań jest skomplikowana budowa urządzenia generującego wzorcowe sygnały czasu i częstotliwości oraz brak możliwości przekazywania do przyłączanych z zewnątrz odbiorników wzorcowych sygnałów czasu zróżnicowanych pod względem siebie współczynnikiem wypełnienia, polaryzacją i przesunięciem fazowym.

Układ do synchronizowania sygnałów czasowych z zewnętrznym wzorcem czasu zawierający przetwornik cyfrowo-analogowy C/A, oscylator przestrajany napięciem OSC, mnożnik częstotliwości, licznik i mikrokontroler sterujący pracą układu, w którym sygnał wyjściowy z oscylatora przesyłany jest do mnożnika częstotliwości, gdzie jego częstotliwość jest podnoszona N razy, po czym jest wykorzystywany do taktowania licznika, charakteryzuje się według wynalazku tym, że wyjście oscylatora połączone jest z wejściem mnożnika częstotliwości w mikrokontrolerze, wyjście mnożnika częstotliwości połączone jest z wejściem co najmniej jednego licznika w mikrokontrolerze, przy czym jeden licznik jest licznikiem głównym, każdy licznik ma wejście zegarowe połączone z blokiem liczącym zawierającym rejestr liczący, rejestr górnej granicy zliczania i wyjście zerowania w przypadku licznika głównego lub wejście zerowania w przypadku kolejnych liczników, ponadto licznik ma co najmniej jeden blok sterujący wyjściem zawierający rejestr porównywany z rejestrem liczącym i układ sterujący wyjściem oraz co najmniej jeden blok pomiaru sygnału wejściowego zawierający rejestr czasu wystąpienia zbocza i detektor zbocza, gdzie co najmniej jeden licznik ma co najmniej jeden kanał skonfigurowany jako wejście do odbierania i pomiaru sygnałów z zewnętrznego wzorca czasu w bloku pomiaru sygnału wejściowego i co najmniej jeden licznik ma co najmniej jeden kanał skonfigurowany jako wyjście do generowania sygnałów w bloku sterującym wyjściem, każdy licznik jest połączony z rdzeniem mikrokontrolera sterującego jego pracą, a rdzeń mikrokontrolera połączony jest z wejściem przetwornika cyfrowo-analogowego, którego wyjście połączone jest w wejściem oscylatora.

Korzystnie z licznikiem głównym synchronizowane są kolejne liczniki, gdzie wyjście zerowania licznika głównego połączone jest z wejściem zerującym każdego kolejnego licznika.

Sposób synchronizowania sygnałów czasowych z zewnętrznym wzorcem czasu, w którym sygnał wyjściowy z oscylatora przesyłany jest do mnożnika częstotliwości, gdzie jego częstotliwość jest podnoszona jest N razy, po czym jest wykorzystywany do taktowania licznika znamienny tym, że sygnał z wyjścia oscylatora podaje się do połączonego z nim wejścia mnożnika częstotliwości w mikrokontrolerze, gdzie jego częstotliwość jest podnoszona z zachowaniem ścisłej proporcji między częstotliwością

PL 240 425 B1 sygnału wejściowego a częstotliwością sygnału wyjściowego podawanego z wyjścia mnożnika częstotliwości jako sygnał taktujący na wejście zegarowe co najmniej jednego licznika w mikrokontrolerze, którego rdzeń steruje pracą każdego licznika, gdzie w połączonym z wejściem zegarowym bloku liczącym licznika rejestr liczący zlicza impulsy od wartości 0 do wartości maksymalnej określonej w rejestrze górnej granicy zliczania i zwiększa swoją wartość w takt sygnału zegarowego na wejściu zegarowym aż do osiągnięcia zadanej wartości maksymalnej określonej w rejestrze górnej granicy zliczania, po czym następuje zerowanie rejestru liczącego licznika, a w przypadku większej liczby liczników z wyjścia zerowania licznika głównego wysyłany jest sygnał zerowania do kolejnych liczników na ich wejście zerowania powodując zerowanie rejestrów liczących kolejnych liczników w tym samym momencie zerowania co zerowanie rejestru liczącego licznika głównego, po czym następuje ponowne zliczanie od 0 do wartości maksymalnej określonej w rejestrze górnej granicy zliczania, a wartość maksymalna określona w rejestrze górnej granicy zliczania i częstotliwość taktowania jest tak dobrana, że zerowanie liczników następuje co 1 sekundę, gdzie moment zerowania licznika stanowi bazę wyznaczającą wzorcowy sygnał 1 sekundy, który jest synchronizowany przez rdzeń mikrokontrolera wykonujący zapisany w programie algorytm, z zewnętrznym sygnałem wzorca czasu, który to sygnał podany jest na co najmniej jedno wejście co najmniej jednego licznika do bloku pomiaru sygnału wejściowego w liczniku, w którym wyliczany jest czas między momentem zerowania rejestru liczącego w liczniku a zboczem zewnętrznego sygnału wzorca czasu podawanego na wejście licznika, a następnie przesyłany jest do detektora zbocza w liczniku, natomiast za pomocą rdzenia mikrokontrolera po otrzymaniu sygnału o tym zdarzeniu oblicza są nowe nastawy oscylatora, po czym poprzez wysłanie nowych nastaw do połączonego z rdzeniem mikrokontrolera wejścia przetwornika cyfrowo-analogowego, którego wyjście połączone jest w wejściem oscylatora, powodujących zmianę napięcia, zmienia się proporcjonalnie w oscylatorze częstotliwość na wyjściu oscylatora, podawaną na wejście mnożnika częstotliwości i następnie na wejście zegarowe licznika, natomiast do rdzenia mikrokontrolera przy każdej zmianie stanu wyjścia licznika przesyła się sygnał i rdzeń mikrokontrolera dokonuje przekonfigurowania bloku sterującego wyjściem licznika ustawiając w rejestrze porównywanym z rejestrem liczącym licznika wartość porównywaną z rejestrem liczącym licznika, przy której ma nastąpić zmiana na wyjściu licznika oraz ustawiając w układzie sterowania wyjściem licznika stan, na jaki ma zostać ustawione wyjście licznika przy następnym zrównaniu rejestru porównywanego z rejestrem liczącym licznika z rejestrem liczącym licznika.

W układzie według wynalazku mnożnik częstotliwości, licznik lub liczniki i mikrokontroler są wbudowane w jeden układ scalony, w którym mikrokontroler steruje pracą całego układu według algorytmu zapisanego w programie mikrokontrolera, a jeden układ scalony może mieć wiele wejść dla sygnałów wzorca czasu i wiele wyjść sygnałów wzorca czasu i przebiegów cyfrowych, przy czym parametry sygnałów wzorca czasu takie jak offset, czas trwania, polaryzacja mogą być regulowane niezależnie dla każdego wyjścia, oraz rodzaj sygnałów na wyjściach może się zmieniać i mogą być generowane różne przebiegi cyfrowe niezależnie dla każdego wyjścia, a rodzaj sygnału na wyjściach zmieniany jest przez modyfikację algorytmu sterującego pracą układu.

Układ do synchronizowania sygnałów czasowych z zewnętrznym wzorcem czasu do wyregulowania własnego zegara potrzebuje zewnętrznego wzorcowego czasu, który jest używany do regulacji oscylatora i liczników. Liczniki - a dokładnie rejestry liczące liczników - zliczają impulsy od 0 do wartości maksymalnej określonej w rejestrze górnej granicy zliczania, po czym rejestry liczące liczników są zerowane w momencie zerowania i zaczynają zliczać ponownie od 0. Wartość określona w rejestrze górnej granicy zliczania i częstotliwość taktowania liczników jest tak dobrana, aby zerowanie następowało co 1 sekundę. Częstotliwość taktowania liczników sygnałem zegarowym jest regulowana w wąskim zakresie z dużą dokładnością poprzez regulację częstotliwości oscylatora.

Algorytm regulacji w rdzeniu mikrokontrolera dąży, aby zerowanie liczników w momencie zerowania pokrywało się z sygnałem początku nowej sekundy podawanym z zewnętrznego wzorca czasu.

Proces regulacji podzielony jest na kilka kroków:

1) praca układu przed rozpoczęciem synchronizacji układu do zewnętrznego wzorca czasu;

2) synchronizacja częstotliwości zerowania rejestru liczącego licznika w momencie zerowania do częstotliwości zewnętrznego sygnału wzorca czasu dołączonego do wejścia licznika synchronizacja wykonywana jest przez regulację oscylatora;

3) szybka synchronizacja momentu zerowania rejestru liczącego licznika w momencie zerowania do momentu informującego o pojawieniu się nowej sekundy z zewnętrznego wzorca czasu dołączonego do wejścia licznika - synchronizacja wykonywana jest poprzez chwilową

PL 240 425 B1 zmianę parametrów pracy licznika; szybka synchronizacja jest konieczna, jeśli synchronizacja przez regulację oscylatora trwała by zbyt długo;

4) śledzenie zewnętrznego sygnału wzorca czasu, wykonywane poprzez regulację oscylatora rdzeń mikrokontrolera wykorzystując algorytmy regulacyjne tak zmienia częstotliwość oscylatora, a tym samym częstotliwość taktowania liczników, aby moment zerowania możliwie najdokładniej pokrywał się z momentem wystąpienia nowej sekundy z zewnętrznego wzorca czasu;

5) kontynuowanie pracy układu po zaniku sygnału z zewnętrznego wzorca czasu - układ po zaniku zewnętrznego sygnału wzorcowego może nadal kontynuować pracę i generować dokładne sygnały czasu i częstotliwości, jednak ze względu na właściwości fizyczne elementów elektronicznych ta dokładność będzie się pogarszała z czasem; szybkość pogarszania się dokładności generowanych sygnałów można zmniejszyć, korygując częstotliwość oscylatora w zależności od warunków środowiskowych, które wpływają na pracę układu np.: temperatura, ciśnienie atmosferyczne, napięcie zasilania.

W układzie według wynalazku rozróżnialne są dwie części:

1) część sprzętowa: przetwornik cyfrowo-analogowy, oscylator, mnożnik częstotliwości, licznik lub liczniki - odpowiedzialna za pomiary i generowanie sygnałów, które są krytyczne czasowo,

2) część programowa - rdzeń mikrokontrolera - odpowiedzialna za przetwarzanie zebranych informacji, pomiarów, proces sterowania oscylatorem i licznikiem lub licznikami.

Dzięki rozdzieleniu części sprzętowej od programowej, krytyczne momenty pracy liczników są niezależne od pracy rdzenia mikrokontrolera, w którym mogą być zaimplementowane zaawansowane algorytmy sterujące pracą układu. Rdzeń mikrokontrolera co pewien czas steruje oscylatorem, poprzez przetwornik cyfrowo-analogowy, i pracą liczników. Rdzeń mikrokontrolera zapisuje do liczników informacje, które zostaną wykorzystane w późniejszym czasie do precyzyjnego generowania sygnałów czasowych oraz odczyta z liczników informacje z pomiarów sygnałów zewnętrznych.

Liczba dostępnych kanałów w liczniku zależy od budowy użytego mikrokontrolera, i nie wszystkie kanały w liczniku muszą być wykorzystane.

W układzie według wynalazku może być wiele kanałów wejściowych w liczniku i wszystkie mogą być mierzone jednocześnie, a ich wykorzystanie zależy od wymagań i koncepcji działania algorytmu w rdzeniu mikrokontrolera, np.:

- kilka wejść z sygnałami wzorca czasu, przy czym tylko jedno jest używane do sterowania oscylatorem - przełącznik programowy, wyboru źródła sygnału dokonuje użytkownik lub algorytm w rdzeniu mikrokontrolera,

- kilka wejść z sygnałami wzorca czasu, jedno wejście używane do sterowania oscylatorem, pozostałe redundantne,

- kilka wejść z sygnałami wzorca czasu, gdzie informacje z wszystkich wejść po zastosowaniu algorytmów filtracji są użyte do sterowania pracą oscylatora - np. zmniejszenie szumów częstotliwości sygnałów wejściowych,

- jedno wejście z dołączonym sygnałem wzorca czasu i kilka wejść pomiarowych, do pomiarów innych źródeł sygnałów czasowych.

Wynalazek został przedstawiony w przykładach realizacji na rysunku, na którym fig. 1a przedstawia układ według wynalazku, z jednym licznikiem L1; fig. 1b pokazuje konfigurację licznika L1 składającego się z dwóch kanałów: kanału skonfigurowanego jako wyjście i kanału skonfigurowanego jako wejście; fig. 2 przedstawia układ według wynalazku, z jednym licznikiem L1, z trzema kanałami skonfigurowanymi jako wyjścia i jednym kanałem skonfigurowanym jako wejście; fig. 3 przedstawia układ według wynalazku z dwoma licznikami: L1 z czterema kanałami skonfigurowanym jako wyjście i L2 z czterema kanałami skonfigurowanym jako wejście, fig. 4 przedstawia układ z dwoma licznikami L1 i L2, gdzie każdy z liczników posiada jeden kanał.

Na fig. 1a pokazano układ do synchronizowania sygnałów czasowych z zewnętrznym wzorcem czasu, w którym wyjście ZEG1 oscylatora OSC połączone jest z wejściem ZEG1 mnożnika częstotliwości MNC w mikrokontrolerze MK, wyjście ZEG2 mnożnika częstotliwości MNC połączone jest z wejściem zegarowym ZEG2 licznika L1 w mikrokontrolerze MK. Wejście zegarowe ZEG2 licznika L1 połączone jest z blokiem liczącym BL1 zawierającym rejestr liczący RL1, rejestr górnej granicy zliczania ARR i wyjście zerowania ZERO, ponadto licznik ma jeden blok sterujący wyjściem RPR1 zawierający

PL 240 425 B1 rejestr porównywany z rejestrem liczącym CMP1 i układ sterujący wyjściem SW1 oraz jeden blok pomiaru sygnału wejściowego RWW2 zawierający rejestr czasu wystąpienia zbocza CAP2 i detektor zbocza DZ2. Licznik L1 ma w bloku pomiaru sygnału wejściowego RWW2 jeden kanał skonfigurowany jako wejście L1WE2 do odbierania i pomiaru sygnałów z zewnętrznego wzorca czasu, a w bloku sterującym wyjściem RPR1 jeden kanał skonfigurowany jako wyjście L1WY1 do generowania sygnałów. Do wejścia L1WE2 licznika L1 podłączony jest zewnętrzny wzorzec czasu, tj. sygnał 1PPS z odbiornika GPS. Licznik L1 jest połączony z rdzeniem mikrokontrolera RMK sterującego jego pracą, a rdzeń mikrokontrolera RMK połączony jest z wejściem STCA przetwornika C/A, którego wyjście ROSC połączone jest w wejściem ROSC oscylatora OSC.

Na fig. 1b pokazano konfigurację licznika L1:

BLI - blok liczący, który zlicza w rejestrze liczącym RLI licznika L1 impulsy z wejścia zegarowego ZEG2. Zliczanie odbywa się od 0 do wartości określonej w rejestrze górnej granicy zliczania ARR, po czym rejestr liczący RL1 jest zerowany, a zliczanie jest kontynuowane od 0. W momencie zerowania MZL generowany jest sygnał informujący o zdarzeniu, który jest przesyłany do rdzenia mikrokontrolera RMK;

RPR1 - blok sterujący wyjściem, zawierający jeden kanał skonfigurowany jako kanał wyjściowy sterujący wyjściem L1WY1 w liczniku L1, w którym wartość z rejestru porównywanego z rejestrem liczącym CMP1 porównywana jest z rejestrem liczącym RLI. Gdy wartość z rejestru liczącego RLI zrówna się z wartością z rejestru CMP1, generowany jest sygnał do rdzenia mikrokontrolera RMK i do układu sterowania wyjściem SW1 licznika L1, który ustawia wyjście L1WY1 licznika L1 w stan, który został wcześniej zaprogramowany w układzie sterowania wyjściem SW1 licznika L1. Rdzeń mikrokontrolera RMK otrzymując sygnał o zdarzeniu z bloku sterowania wyjściem RPR1, w rejestrze porównywanym z rejestrem liczącym CMP1 ustawia kolejny moment czasowy, w którym ma nastąpić zmiana na wyjściu L1WY1 oraz w układzie sterowania wyjściem SW1 ustawia, jaki ma być stan wyjścia L1WY1, przy następnym zrównaniu rejestru liczącego RLI z rejestrem porównywanym z rejestrem liczącym CMP1;

RWW2 - blok pomiaru sygnału wejściowego licznika L1 zawierający jeden kanał skonfigurowany jako kanał wejściowy do pomiaru sygnału wejściowego z wejścia L1WE2 licznika L1. Sygnał zewnętrzny, tj. mierzony, podawany jest na wejście L1WE2 licznika L1, a następnie do detektora zbocza DZ2 w liczniku L1. Detektor zbocza DZ2 może być ustawiony do wykrywania w sygnale mierzonym zbocza narastającego, opadającego lub obu zboczy. Gdy detektor zbocza DZ2 wykryje zaprogramowane zbocze, wysyła sygnał o zdarzeniu do rdzenia mikrokontrolera RMK oraz wartość z rejestru liczącego RLI kopiowana jest do rejestru czasu wystąpienia zbocza CAP2. Rdzeń mikrokontrolera RMK otrzymując sygnał o zdarzeniu z bloku pomiaru sygnału wejściowego RWW2, informowany jest, że w rejestrze czasu wystąpienia zbocza CAP2 zapisana jest informacja o sygnale mierzonym z zewnętrznego wzorca czasu;

CMP1 - rejestr porównywany z rejestrem liczącym RLI, w którym zapisana jest wartość, przy której ma nastąpić zmiana sygnału na wyjściu L1WY1 zgodnie z ustawieniami w układzie sterowania wyjściem SW1;

SW1 - układ sterujący wyjściem L1WY1, w którym rdzeń mikrokontrolera RMK zapisuje stan wyjścia, jaki ma być ustawiony, gdy rejestr liczący RLI będzie równy rejestrowi porównywanemu z rejestrem liczącym CMP1;

CAP2 - rejestr czasu wystąpienia zbocza, w którym zapamiętywana jest wartość rejestru liczącego RLI, przy którym pojawiło się zbocze narastające lub opadające sygnału z wejścia L1WE2. Wybór zbocza ustawiany jest w detektorze zbocza DZ2;

DZ2 - detektor zbocza, w którym zapisana jest informacja, dla jakiego zbocza sygnału z wejścia L1WE2 wartość rejestru liczącego RLI będzie kopiowana do rejestru czasu wystąpienia zbocza CAP2.

Jak pokazano na fig.1a i 1b oscylator OSC na wyjściu ZEG1 wydaje sygnał 10MHz i jest możliwość niewielkiej regulacji tej częstotliwości ± 10Hz przez zmianę napięcia sygnału z wyjścia ROSC, które to napięcie jest wystawiane przez przetwornik cyfrowo-analogowy C/A, sterowany przez rdzeń mikrokontrolera RMK. Mnożnik częstotliwości MNC na wyjściu ZEG2 wystawia 50-krotną częstotliwość sygnału wejściowego ZEG1, czyli 500MHz ± 500Hz, co daje możliwość pomiaru sygnału zewnętrznego i generowania sygnałów z rozdzielczością 2 ns. W bloku liczącym BLI rejestr górnej granicy zliczania ARR ustawiony jest na 500 000 000-1. Rejestr liczący RLI zlicza od 0 do wartości określonej w rejestrze górnej granicy zliczania ARR, dlatego zerowanie następuje co 500-106 taktów zegara, co dla częstotliwości 500MHz daje zerowanie rejestru liczącego RLI licznika w momencie zerowania MZL dokładnie

PL 240 425 B1 co 1 sekundę. Ponieważ rdzeń mikrokontrolera RMK nie zna nastawy oscylatora OSC, dla którego na wyjściu ZEG1 uzyskana zostanie częstotliwość dokładnie 10MHz, dlatego potrzebny jest zewnętrzny wzorzec czasu do wyregulowania układu.

Zewnętrzny wzorzec czasu podłączony jest do wejścia L1WE2, a detektor zbocza DZ2 ustawiony jest do wykrywania zbocza narastającego. Pojawienie się zbocza narastającego określającego moment nowej sekundy MNSW zewnętrznego sygnału wzorca czasu na wejściu L1WE2 wykrywane jest przez detektor zbocza DZ2 i wartość z rejestru liczącego RLI kopiowana jest do rejestru czasu wystąpienia zbocza CAP2, jednocześnie wysyłany jest sygnał do rdzenia mikrokontrolera RMK o zdarzeniu. Rdzeń mikrokontrolera RMK odczytuje z rejestru czasu wystąpienia zbocza CAP2 wartość i na tej podstawie oblicza błąd momentu zerowania MZL względem zewnętrznego wzorca czasu oraz rdzeń mikrokontrolera RMK oblicza nowe nastawy oscylatora OSC. Rdzeń mikrokontrolera RMK zapisuje do przetwornika cyfrowo-analogowego C/A wartość cyfrową, która jest zamieniana na proporcjonalną wartość napięcia jako sygnał ROSC. Sygnał ROSC z przetwornika cyfrowo-analogowego C/A przesyłany jest do wejścia regulacyjnego generatora OSC, który przy zmianie napięcia sygnału ROSC zmienia proporcjonalnie częstotliwość sygnału ZEG1. Sygnał ZEG1 jest przesyłany do mnożnika częstotliwości MNC, gdzie na wyjściu ZEG2 uzyskiwana jest 50-krotność częstotliwości wejściowej ZEG1 wg wzoru /zeg2 = N · /wezeg2. Sygnał ZEG2 dużej częstotliwości przesyłany jest do wejścia licznika L1, do rejestru liczącego RLI. Przy kolejnym zboczu narastającym na wejściu L1WE2, cykl pomiaru i regulacji jest powtarzany.

Kanał licznika skonfigurowany jako wyjście może generować sygnał czasowy, którego parametry, takie jak offset, czas trwania, polaryzacja, mogą być konfigurowane. Jeżeli licznik ma kilka kanałów wyjściowych, każdy z nich może generować niezależne sygnały czasowe, różniące się parametrami. Podczas generowania sygnału 1 PPS rejestr liczący RLI zlicza wartość od 0 do wartości określonej w rejestrze górnej granicy zliczania ARR, rdzeń mikrokontrolera RMK zapisuje w rejestrze porównywanym z rejestrem liczącym CMP1 wartość x1 oraz w układzie sterowania wyjściem SW1 ustawia wysoki poziom logiczny wyjścia, który pojawi się, gdy rejestr liczący RLI będzie równy CMP1. Gdy rejestr liczący RLI będzie równy CMP1 (CMP1 = x1), na wyjściu L1WY1 licznika L1 następuje zmiana sygnału na stan wcześniej ustawiony w układzie sterowania wyjściem SW1, na wysoki poziom logiczny, a rdzeń mikrokontrolera RMK dostaje sygnał o zdarzeniu i ustawia nową wartość w rejestrze CMP1 = x2 oraz w układzie sterowania wyjściem SW1 ustawia niski poziom logiczny wyjścia, który pojawi się, gdy rejestr liczący RL1 będzie równy CMP1. Gdy rejestr liczący RLI jest równy CMP1 (CMP1 = x2), na wyjściu L1WY1 licznika L1 następuje zmiana sygnału na niski poziom logiczny, a rdzeń mikrokontrolera RMK dostaje sygnał o zdarzeniu i ustawia nową wartość w rejestrze CMP1 = x1 oraz w układzie sterowania wyjściem SW1 ustawia wysoki poziom logiczny wyjścia, który pojawi się, gdy rejestr liczący RLI będzie równy CMP1. Taka sekwencja jest powtarzana co 1 sekundę. Rdzeń mikrokontrolera RMK musi zapisać nową wartość do rejestru porównywanego z rejestrem liczącym CMP1 i układu sterowania wyjściem SW1 zanim wartość w rejestrze CMP1 zostanie osiągnięta przez rejestr liczący RLI. Zmieniając wartości zapisane do rejestru porównywanego z rejestrem liczącym CMP1 można regulować opóźnienie lub wyprzedzenie sygnału na wyjściu L1WY1 licznika L1 względem momentu zerowania MZL oraz można regulować czasem trwania sygnału.

Zmieniając konfigurację bloku układu sterowania wyjściem SW1, tak aby przy CMP1 = x1 sygnał na wyjściu L1WY1 był opadający, a przy CMP1 = x2 sygnał na wyjściu L1WY1 był narastający, można odwrócić polaryzację wyjścia.

Rozwiązanie według wynalazku pozwala na generowanie przebiegów cyfrowych o złożonej sekwencji, w których momenty zmiany stanu wyjścia są krytyczne czasowo, a uzyskuje się to przez ustawianie w rejestrze CMP1 kolejnych wartości x1, x2, x3, które określają momenty czasowe, dla których ma nastąpić zmiana stanu sygnału na wyjściu L1WY1.

Kanał licznika skonfigurowany jako wejście, może mierzyć czas między momentem zerowania MZL a zboczem narastającym lub opadającym sygnału wejściowego. Przykładowo rejestr liczący RLI licznika L1 zlicza od 0 do wartości określonej w rejestrze górnej granicy zliczania ARR. Kiedy na wejściu L1WE2 pojawi się zbocze narastające, wykrywane jest przez detektor zbocza DZ2, który do rdzenia mikrokontrolera RMK przesyła informacje o zdarzeniu, i automatycznie, tj. sprzętowo, do rejestru czasu wystąpienia zbocza CAP2 kopiowana jest wartość rejestru liczącego RLI. Wartość w rejestrze czasu wystąpienia zbocza CAP2 określa przesunięcie czasowe między momentem zerowania MZL a zboczem narastającym określającym moment pojawienia się nowej sekundy MNSW w zewnętrznym sygnale wzorca czasu, dołączonym do wejścia L1WE2. Rdzeń mikrokontrolera RMK odczytuje wartość z rejestru czasu wystąpienia zbocza CAP2 i przetwarza w celu obliczenia nowej nastawy dla oscylatora OSC.

PL 240 425 B1

Na fig. 2 pokazano układ według wynalazku, z jednym licznikiem L1, z trzema kanałami skonfigurowanymi jako wyjścia i jednym kanałem skonfigurowanym jako wejście. W układzie do synchronizowania sygnałów czasowych z zewnętrznym wzorcem czasu wyjście ZEG1 oscylatora OSC połączone jest z wejściem ZEG1 mnożnika częstotliwości MNC w mikrokontrolerze MK, wyjście ZEG2 mnożnika częstotliwości MNC połączone jest z wejściem zegarowym ZEG2 licznika L1 w mikrokontrolerze MK. Wejście zegarowe ZEG2 licznika L1 połączone jest z blokiem liczącym BLI zawierającym rejestr liczący RLI, rejestr górnej granicy zliczania ARR i wyjście zerowania ZERO, ponadto licznik L1 ma trzy bloki sterujące wyjściem RPR1, RPR2, RPR3, a każdy zawiera niezależny rejestr porównywany z rejestrem liczącym CMP1, CMP2, CMP3 i układ sterujący wyjściem SW1, SW2, SW3 oraz jeden blok pomiaru sygnału wejściowego RWW4 zawierający rejestr czasu wystąpienia zbocza CAP4 i detektor zbocza DZ4. Licznik L1 ma w bloku pomiaru sygnału wejściowego RWW4 jeden kanał skonfigurowany jako wejście L1WE4 do odbierania i pomiaru sygnałów z zewnętrznego wzorca czasu, a w blokach sterujących wyjściem RPR1, RPR2, RPR3 trzy kanały skonfigurowane jako wyjścia L1WY1, L1WY2, L1WY3 do generowania sygnałów. Do wejścia L1WE4 licznika L1 podłączony jest zewnętrzny wzorzec czasu, tj. sygnał 1PPS z odbiornika GPS. Licznik L1 jest połączony z rdzeniem mikrokontrolera RMK sterującego jego pracą, a rdzeń mikrokontrolera RMK połączony jest z wejściem STCA przetwornika cyfrowoanalogowego C/A, którego wyjście ROSC połączone jest w wejściem ROSC oscylatora OSC.

Oscylator OSC na wyjściu ZEG1 wydaje sygnał 10MHz i jest możliwość niewielkiej regulacji tej częstotliwości ±10Hz przez zmianę napięcia sygnału z wyjścia ROSC, które to napięcie jest wystawiane przez przetwornik cyfrowo-analogowy C/A, sterowany przez rdzeń mikrokontrolera RMK. Mnożnik częstotliwości MNC na wyjściu ZEG2 wystawia 20-krotną częstotliwość sygnału wejściowego ZEG1, czyli 200MHz ± 200Hz. W bloku liczącym BLI rejestr górnej granicy zliczania ARR ustawiony jest na 200 000 000-1. Rejestr liczący RLI zlicza od 0 do wartości określonej w rejestrze górnej granicy zliczania ARR, dlatego zerowanie następuje co 200-106 taktów zegara, co dla częstotliwości 200MHz daje zerowanie rejestru liczącego RLI licznika w momencie zerowania MZL dokładnie co 1 sekundę. Ponieważ rdzeń mikrokontrolera RMK nie zna nastawy oscylatora OSC, dla którego na wyjściu ZEG1 uzyskana zostanie częstotliwość dokładnie 10MHz, dlatego potrzebny jest zewnętrzny wzorzec czasu do wyregulowania układu.

Zewnętrzny wzorzec czasu podłączony jest do wejścia L1WE4, a detektor zbocza DZ4 ustawiony jest do wykrywania zbocza narastającego. Pojawienie się zbocza narastającego określającego moment nowej sekundy MNSW zewnętrznego sygnału wzorca czasu na wejściu L1WE4 wykrywane jest przez detektor zbocza DZ4 i wartość z rejestru liczącego RLI kopiowana jest do rejestru porównywanego z rejestrem liczącym CAP4, jednocześnie wysyłany jest sygnał do rdzenia mikrokontrolera RMK o zdarzeniu. Rdzeń mikrokontrolera RMK odczytuje z rejestru porównywanego z rejestrem liczącym CAP4 wartość i na tej podstawie oblicza błąd momentu zerowania MZL względem zewnętrznego wzorca czasu oraz rdzeń mikrokontrolera RMK oblicza nowe nastawy oscylatora OSC. Rdzeń mikrokontrolera RMK zapisuje do przetwornika cyfrowo-analogowego C/A wartość cyfrową, która jest zamieniana na proporcjonalną wartość napięcia jako sygnał ROSC. Sygnał ROSC z przetwornika cyfrowo-analogowego C/A przesyłany jest do wejścia oscylatora OSC, który przy zmianie napięcia sygnału ROSC zmienia proporcjonalnie częstotliwość sygnału ZEG1. Sygnał ZEG1 jest przesyłany do mnożnika częstotliwości MNC, gdzie na wyjściu ZEG2 uzyskiwana jest 20-krotność częstotliwości wejściowej ZEG1. Sygnał ZEG2 dużej częstotliwości przesyłany jest do wejścia licznika L1, do rejestru liczącego RLI. Przy kolejnym zboczu narastającym na wejściu L1WE4, cykl pomiaru i regulacji jest powtarzany.

Powyżej opisano typową pracę układu, czasami jednak potrzeba wykonać szybką synchronizację momentu zerowania MZL do momentu określającego początek nowej sekundy MNSW z zewnętrznego wzorca czasu, a ma to zazwyczaj miejsce przy rozpoczęciu pracy układu lub po powrocie zewnętrznego sygnału wzorca czasu na wejście L1WE4 po dłuższym jego braku, gdy różnica czasu między momentem zerowania MZL a momentem nowej sekundy MNSW jest duża. Szybka synchronizacja polega na zapisaniu przez rdzeń mikrokontrolera RMK do rejestru górnej granicy zliczania ARR licznika L1 takiej wartości, aby zerowanie rejestru RLI w momencie zerowania MZL, nastąpiło w tym samym momencie, gdy na wejściu L1WE4 pojawi się sygnał określający początek nowej sekundy MNSW z zewnętrznego wzorca czasu. Gdy wystąpi zerowanie rejestru liczącego RLI, wysyłany jest do rdzenia mikrokontrolera RMK sygnał o zdarzeniu, a rdzeń mikrokontrolera RMK zapisuje do rejestru górnej granicy zliczania ARR domyślną wartość 200 000 000 -1.

Przykładowo bez szybkiej synchronizacji, gdyby regulacja miałaby odbywać się tylko przez regulację oscylatora OSC, gdy na oscylatorze OSC można ustawić maksymalnie 10MHz +10Hz, to moment

PL 240 425 B1 zerowania MZL względem zewnętrznego sygnału wzorca czasu przesuwałby się z prędkością 1 ps/s. Gdyby między momentem zerowania MZL a momentem określającym początek nowej sekundy MNSW zewnętrznego sygnału wzorca czasu różnica czasu wynosiła 0,5 s, to na synchronizację momentu zerowania MZL do zewnętrznego sygnału wzorca czasu z wykorzystaniem tylko oscylatora OSC, układ potrzebowałby 500 000 sekund, tj. > 5 dni.

Generowanie sygnału 1PPS odbywa się w blokach sterujących wyjściem RPR1, RPR2, RPR3, zawierających kanały skonfigurowane jako kanały wyjściowe. Rdzeń mikrokontrolera RMK ma w programie zapisane parametry generowanego sygnału: przesunięcie względem momentu zerowania MZL (toffset), czas trwania (twidth) i polaryzacja. Rozdzielczość regulacji parametrów w omawianym przykładzie wynosi 1/200MHz = 5 ns. Rdzeń mikrokontrolera RMK zapisuje do rejestru porównywanego z rejestrem liczącym CMP1 wartość, która odpowiada toffset, do układu sterowania wyjściem SW1 zapisuje stan wyjścia wysoki, który ma się pojawić, gdy rejestr liczący RLI będzie równy CMP1. Gdy rejestr liczący RLI = CMP1 zgłaszane jest zdarzenie do rdzenia mikrokontrolera RMK oraz do układu sterowania wyjściem SW1, który na wyjściu L1WY1 ustawia stan wysoki. Rdzeń mikrokontrolera RMK ustawia w rejestrze porównywanym z rejestrem liczącym CMP1 wartość, która odpowiada toffset + twidth, do układu sterowania wyjściem SW1 zapisuje stan wyjścia niski, który ma się pojawić, gdy rejestr liczący RLI będzie równy CMP1. Gdy rejestr liczący RLI = CMP1 zgłaszane jest zdarzenie do rdzenia mikrokontrolera RMK oraz do układu sterowania wyjściem SW1, który na wyjściu L1WY1 ustawia stan niski. RMK ustawia w rejestrze porównywanym z rejestrem liczącym CMP1 wartość, która odpowiada toffset oraz do układu sterowania wyjściem SW1 zapisuje stan wyjścia dla kolejnego cyklu, a cykle powtarzają się co 1 sekundę.

Rejestr liczący RLI zlicza impulsy sygnału ZEG2, które pochodzą z mnożnika częstotliwości MNC, a które stanowią 20-krotność częstotliwości sygnału z oscylatora OSC, którą rdzeń mikrokontrolera RMK może regulować za pomocą przetwornika cyfrowo-analogowego C/A i w ten sposób skracać lub wydłużać interwały momentu zerowania MZL. Rejestr liczący RLI w każdym takcie sygnału ZEG2 zwiększa swoją wartość o 1, jednocześnie rejestr liczący RLI porównywany jest z rejestrem górnej granicy zliczania ARR. Gdy rejestr liczący RLI = ARR, to w następnym takcie sygnału ZEG2 następuje wyzerowanie rejestru liczącego RLI. Zerowanie rejestru liczącego RLI występuje co 200-106 taktów, co przy częstotliwości ZEG2 = 200-106 Hz daje interwały momentu zerowania MZL = 1 sek. Proces zliczania i zerowania odbywa się bez udziału rdzenia mikrokontrolera RMK.

Proces generowania sygnałów odbywa się częściowo z udziałem rdzenia mikrokontrolera RMK. Zakładając, że generowany będzie sygnał 1PPS o parametrach toffset = 0 s i twidth = 5 ns, rdzeń mikrokontrolera RMK musi wstępnie przed rozpoczęciem generowania sygnału, zaprogramować rejestr porównywany z rejestrem liczącym CMP1 na CMP1=0 i układ sterowania wyjściem SW1 na stan wysoki oraz później po każdym zdarzeniu od rejestru CMP1 przeprogramować rejestr porównywany z rejestrem liczącym CMP1 i układ sterowania wyj ściem SW1.

W każdym takcie sygnału ZEG2, wartość rejestru liczącego RLI jest porównywana z rejestrem CMP1, gdy rejestr liczący RLI = CMP1, a CMP1 = 0, to generowany jest sygnał do układu sterowania wyjściem SW1 oraz do rdzenia mikrokontrolera RMK. Układ sterowania wyjściem SW1 otrzymując sygnał z rejestru porównywanego z rejestrem liczącym CMP1 ustawia wyjście L1WY1 w stan wysoki zgodnie z konfiguracją w układzie sterowania wyjściem SW1. Rdzeń mikrokontrolera RMK otrzymując sygnał z rejestru porównywanego z rejestrem liczącym CMP1, przeprogramowuje rejestr CMP1, tj. CMP1 = 1000 oraz układ sterowania wyjściem SW1 w stan niski wyjścia. Gdy rejestr liczący RLI doliczy do wartości RLI = CMP1 = 1000, generowany jest sygnał do układu sterowania wyjściem SW1 oraz do rdzenia mikrokontrolera RMK. Układ sterowania wyjściem SW1 otrzymując sygnał z rejestru porównywanego z rejestrem liczącym CMP1 ustawia wyjście L1WY1 w stan niski zgodnie z konfiguracją w układzie sterowania wyjściem SW1. Rdzeń mikrokontrolera RMK otrzymując sygnał z rejestru porównywanego z rejestrem liczącym CMP1, przeprogramowuje rejestr CMP1 na CMP1 = 0 oraz układ sterowania wyjściem SW1 w stan wysoki wyjścia. Opisany cykl generowanie impulsu 1PPS powtarzany jest co 1 sekundę.

Pomiar sygnału na wejściu L1WE4 dostarcza informacji o czasie wystąpienia momentu nowej sekundy MNSW w zewnętrznym sygnale wzorca czasu w odniesieniu do momentu zerowania MZL. Przed rozpoczęciem pomiarów rdzeń mikrokontrolera RMK musi ustawić w detektorze zbocza DZ4 typ zbocza, na które detektor ma reagować. Do detektora DZ4 podłączone jest wejście L1WE4, do którego jest podłączony zewnętrzny sygnał wzorca czasu. W opisywanym przykładzie detektor zbocza DZ4 zaprogramowany jest na wykrywanie zbocza narastającego na wejściu L1WE4.

Pojawienie się zbocza narastającego na wejściu L1WE4 powoduje wysłanie sygnału do rdzenia mikrokontrolera RMK o zdarzeniu oraz sygnału, który wymusza kopiowanie wartości rejestru liczącego

PL 240 425 B1

RLI do rejestru czasu wystąpienia zbocza CAP4. Rdzeń mikrokontrolera RMK otrzymując z detektora zbocza DZ4 sygnał o wystąpieniu zbocza narastającego, odczytuje z rejestru czasu wystąpienia zbocza CAP4 wartość, która określa błąd - różnicę czasu - między momentem zerowania MZL a momentem nowej sekundy MNSW z zewnętrznego wzorca czasu.

Na fig. 3 pokazano układ do synchronizowania sygnałów czasowych z zewnętrznym wzorcem czasu z dwoma licznikami L1 i L2. W układzie do synchronizowania sygnałów czasowych z zewnętrznym wzorcem czasu wyjście ZEG1 oscylatora OSC połączone jest z wejściem ZEG1 mnożnika częstotliwości MNC w mikrokontrolerze MK, wyjście ZEG2 mnożnika częstotliwości MNC połączone jest z wejściem zegarowym ZEG2 licznika głównego L1 i licznika L2 w mikrokontrolerze MK.

Wejście zegarowe ZEG2 licznika głównego L1 połączone jest z blokiem liczącym BLI zawierającym rejestr liczący RLI, rejestr górnej granicy zliczania ARR i wyjście zerowania ZERO, ponadto licznik główny L1 ma cztery bloki sterujące wyjściem RPR1, RPR2, RPR3, RPR4 a każdy zawiera niezależny rejestr porównywany z rejestrem liczącym CMP1, CMP2, CMP3, CMP4 i układ sterujący wyjściem SW1, SW2, SW3, SW4. Licznik główny l1 ma w blokach sterujących wyjściem RPR1, RPR2, RPR3, RPR4 cztery kanały skonfigurowane jako wyjścia L1WY1, L1WY2, L1WY3, L1WY4 do generowania sygnałów. Licznik główny L1 jest połączony z rdzeniem mikrokontrolera RMK sterującego jego pracą, a RMK połączony jest z wejściem STCA przetwornika analogowo-cyfrowego C/A, którego wyjście ROSC połączone jest w wejściem ROSC oscylatora OSC. Wejście zegarowe ZEG2 licznika L2 połączone jest z blokiem liczącym BLI zawierającym rejestr liczący RLI, rejestr górnej granicy zliczania ARR i wejście zerowania ZERO, ponadto licznik L2 ma cztery bloki pomiaru sygnału wejściowego RWW1, RWW2, RWW3, RWW4, z których każdy zawiera niezależny rejestr czasu wystąpienia zbocza CAP1, CAP2, CAP3, CAP4 i detektor zbocza DZ1, DZ2, DZ3, DZ4. Licznik L2 ma w blokach pomiaru sygnału wejściowego RWW1, RWW2, RWW3, RWW4 cztery kanały skonfigurowane jako wejścia L2WE1, L2WE2, L2WE3, L2WE4 do odbierania i pomiaru sygnałów z zewnętrznego wzorca czasu. Wejścia L2WE1, L2WE2, L2WE3, L2WE4 skonfigurowane są do odbierania zewnętrznych sygnałów wzorca czasu, przy czym do regulacji oscylatora w danej chwili wykorzystywane są tylko informacje z jednego wejścia.

Licznik L2 jest połączony z rdzeniem mikrokontrolera RMK sterującego jego pracą, a rdzeń mikrokontrolera RMK połączony jest z wejściem STCA przetwornika cyfrowo-analogowego C/A, którego wyjście ROSC połączone jest w wejściem ROSC oscylatora OSC. Wyjście zerowania ZERO licznika głównego L1, dołączone jest do wejścia zerującego ZERO licznika L2.

Parametry oscylatora OSC, mnożnika częstotliwości MNC i rejestru górnej granicy zliczania ARR w liczniku głównym L1 są takie same jak w przykładzie opisanym przy fig. 2. Sposób generowania sygnałów na wyjściach L1WY1 do L1WY4, oraz pomiarów na wejściach L2WE1 do L2WE4 jest taki sam jak w przykładzie opisanym przy fig. 2 dla L1WY1 i L1WE4. Różnica dotyczy drugiego licznika L2, który jest synchronizowany z licznikiem głównym L1, w momencie pojawienia się momentu zerowania MZL w liczniku głównym L1. Wyjście zerowania ZERO licznika głównego L1, dołączone jest do wejścia zerującego ZERO licznika L2. Gdy rejestr liczący RL1 w liczniku głównym L1 jest zerowany, to w liczniku głównym L1 generowany jest sygnał ZERO, który przesyłany jest do wejścia zerowania ZERO licznika L2 i powoduje wyzerowanie rejestru liczącego RLI w liczniku L2 w tym samym momencie zerowania MZL co zerowanie rejestru liczącego licznika głównego L1. Początkowo rejestr liczący RLI w liczniku głównym L1 i rejestr liczący RLI w L2 nie są zsynchronizowane i mają różne wartości. Rejestry liczące RLI w liczniku głównym L1 i liczniku L2, w każdym takcie sygnału ZEG2 zwiększają swoją wartość o 1, ale różnią się wartościami, jednocześnie w liczniku głównym L1, rejestr liczący RLI porównywany jest z wartością określoną w rejestrze górnej granicy zliczania ARR. Gdy w liczniku głównym L1 rejestr liczący RLI = ARR, to w następnym takcie sygnału ZEG2 następuje wyzerowanie rejestru liczącego RLI w liczniku głównym L1, oraz dzięki połączeniu sygnałem ZERO licznika głównego L1 z licznikiem L2, sygnał zerowania przesyłany jest do rejestru liczącego RLI w liczniku L2, tym samym zerowanie rejestru liczącego RLI w liczniku głównym L1 powoduje zerowanie rejestru liczącego RLI w liczniku L2 i synchronizację licznika L2 z licznikiem głównym L1. Od tego momentu rejestr liczący RLI w liczniku L1 i rejestr liczący RLI w liczniku L2 zliczają impulsy z wejścia ZEG2 synchronicznie.

Na fig. 4 pokazano układ do synchronizowania sygnałów czasowych z zewnętrznym wzorcem czasu z dwoma licznikami L1 i L2, gdzie każdy z liczników posiada jeden kanał. W układzie wyjście ZEG1 oscylatora OSC połączone jest z wejściem ZEG1 mnożnika częstotliwości MNC w mikrokontrolerze MK, wyjście ZEG2 mnożnika częstotliwości MNC połączone jest z wejściem zegarowym ZEG2 licznika głównego L1 i licznika L2 w mikrokontrolerze MK.

PL 240 425 B1

Wejście zegarowe ZEG2 licznika L1 połączone jest z blokiem liczącym BLI zawierającym rejestr liczący RLI, rejestr górnej granicy zliczania ARR i wyjście zerowania ZERO, ponadto licznik L1 ma jeden blok sterujący wyjściem RPR1, zawierający rejestr porównywany z rejestrem liczącym CMP1 i układ sterujący wyjściem SW1. Licznik L1 ma w bloku sterującym wyjściem RPR1 jeden kanał skonfigurowany jako wyjście L1WY1 do generowania sygnałów. Licznik L1 jest połączony z rdzeniem mikrokontrolera RMK sterującego jego pracą, a RMK połączony jest z wejściem STCA przetwornika cyfrowo-analogowo C/A, którego wyjście ROSC połączone jest w wejściem ROSC oscylatora OSC.

Wejście zegarowe ZEG2 licznika L2 połączone jest z blokiem liczącym BLI zawierającym rejestr liczący RLI, rejestr górnej granicy zliczania ARR i wejście zerowania ZERO, ponadto licznik L2 ma jeden blok pomiaru sygnału wejściowego RWW1 zawierający rejestr czasu wystąpienia zbocza CAP1 i detektor zbocza DZ1. Licznik L2 ma w bloku pomiaru sygnału wejściowego RWW1 kanał skonfigurowany jako wejście L2WE1 skonfigurowane do odbierania zewnętrznych sygnałów wzorca czasu, które wykorzystywane jest do regulacji oscylatora. Licznik L2 jest połączony z rdzeniem mikrokontrolera RMK sterującego jego pracą, a rdzeń mikrokontrolera RMK połączony jest z wejściem STCA przetwornika cyfrowo-analogowego C/A, którego wyjście ROSC połączone jest w wejściem ROSC oscylatora OSC.

Wyjście zerowania ZERO licznika L1, dołączone jest do wejścia zerującego ZERO licznika L2. Działanie układu jest identyczne jak w przykładzie opisanym przy fig. 3, różnica dotyczy tylko ilości wyjść, na których generowane są sygnały, w tym przykładzie jest tylko jedno wyjście L1WY1 i jedno wejście L2WE1.

Zastrzeżenia patentowe

Claims (3)

1. Układ do synchronizowania sygnałów czasowych z zewnętrznym wzorcem czasu zawierający przetwornik cyfrowo-analogowy C/A, oscylator przestrajany napięciem OSC, mnożnik częstotliwości, licznik i mikrokontroler sterujący pracą układu, w którym sygnał wyjściowy z oscylatora przesyłany jest do mnożnika częstotliwości, gdzie jego częstotliwość jest podnoszona N razy, po czym jest wykorzystywany do taktowania licznika, znamienny tym, że wyjście (ZEG1) oscylatora (OSC) połączone jest z wejściem (ZEG1) mnożnika częstotliwości (MNC) w mikrokontrolerze (MK), wyjście (ZEG2) mnożnika częstotliwości (MNC) połączone jest z wejściem (ZEG2) co najmniej jednego licznika (L1, L2 ,... Ln) w mikrokontrolerze (MK), przy czym jeden licznik jest licznikiem głównym (L1), a każdy licznik (L1, L2, ... Ln) ma wejście zegarowe (ZEG2) połączone z blokiem liczącym (BLI) zawierającym rejestr liczący (RLI), rejestr górnej granicy zliczania (ARR) i wyjście zerowania (ZERO) w przypadku licznika głównego (L1) lub wejście zerowania (ZERO) w przypadku kolejnych liczników (L2, . Ln), ponadto licznik (L1, L2, ... Ln) ma co najmniej jeden blok sterujący wyjściem (RPR1, RPR2, RPR3, RPR4, ... RPRn) zawierający rejestr porównywany z rejestrem liczącym (CMP1, CMP2, CMP3, CMP4, ... CMPn) i układ sterujący wyjściem (SW1, SW2, SW3, SW4, ... SWn) oraz co najmniej jeden blok pomiaru sygnału wejściowego (RWW1, RWW2, RWW3, RWW4, .. RWWn) zawierający rejestr czasu wystąpienia zbocza (CAP1, CAP2, CAP3, CAP4, CAPn) i detektor zbocza (DZ1, DZ2, DZ3, DZ4, ... DZn), gdzie co najmniej jeden licznik (L1, L2, ... Ln) ma co najmniej jeden kanał skonfigurowany jako wejście (L1WE1, L1WE2, L1WE4, L2WE1, L2WE2, L2WE3, L2WE4, ... LnWEn) do odbierania i pomiaru sygnałów z zewnętrznego wzorca czasu w bloku pomiaru sygnału wejściowego (RWW1, RWW2, RWW3, RWW4, ... RWWn) i co najmniej jeden licznik (L1, L2, ... Ln) ma co najmniej jeden kanał skonfigurowany jako wyjście (L1WY1, L1WY2, L1WY3, L1WY4, ... LnWYn) do generowania sygnałów w bloku sterującym wyjściem (RPR1, RPR2, RPR3, RPR4, ... RPRn), każdy licznik (L1, L2, ... Ln) jest połączony z rdzeniem mikrokontrolera (RMK) sterującego jego pracą, a rdzeń mikrokontrolera (RMK) połączony jest z wejściem (STCA) przetwornika cyfrowo-analogowego (C/A), którego wyjście (ROSC) połączone jest w wejściem (ROSC) oscylatora (OSC).

2. Układ do synchronizowania sygnałów czasowych z zewnętrznym wzorcem czasu według zastrz. 1 znamienny tym, że z licznikiem głównym (L1) synchronizowane są kolejne liczniki (L2, ... Ln), gdzie wyjście zerowania (ZERO) licznika głównego (L1) połączone jest z wejściem zerującym (ZERO) każdego kolejnego licznika (L2 ,... Ln).

PL 240 425 B1

3. Sposób synchronizowania sygnałów czasowych z zewnętrznym wzorcem czasu, w którym sygnał wyjściowy z oscylatora przesyłany jest do mnożnika częstotliwości, gdzie jego częstotliwość jest podnoszona jest N razy, po czym jest wykorzystywany do taktowania licznika znamienny tym, że sygnał ZEG1 z wyjścia (ZEG1) oscylatora (OSC) podaje się do połączonego z nim wejścia (ZEG1) mnożnika częstotliwości (MNC) w mikrokontrolerze (MK), gdzie jego częstotliwość jest podnoszona z zachowaniem ścisłej proporcji między częstotliwością sygnału wejściowego ZEG1 a częstotliwością sygnału wyjściowego ZEG2 podawanego z wyjścia (ZEG2) mnożnika częstotliwości (MNC) jako sygnał taktujący na wejście zegarowe (ZEG2) co najmniej jednego licznika (L1, L2, ... Ln) w mikrokontrolerze (MK), którego rdzeń (RMK) steruje pracą każdego licznika (L1, L2, ... Ln), gdzie w połączonym z wejściem zegarowym (ZEG2) bloku liczącym (BLI) licznika (L1, L2, ... Ln) rejestr liczący (RLI) zlicza impulsy od wartości 0 do wartości maksymalnej określonej w rejestrze górnej granicy zliczania (ARR) i zwiększa swoją wartość w takt sygnału zegarowego na wejściu zegarowym (ZEG2) aż do osiągnięcia zadanej wartości maksymalnej określonej w rejestrze górnej granicy zliczania (ARR), po czym następuje zerowanie rejestru liczącego (RLI) licznika (L1), a w przypadku większej liczby liczników (L1, L2, ... Ln) z wyjścia zerowania (ZERO) licznika głównego (L1) wysyłany jest sygnał zerowania ZERO do kolejnych liczników (L2, . Ln) na ich wejście zerowania (ZERO) powodując zerowanie rejestrów liczących (RLI) kolejnych liczników (L2, ... Ln) w tym samym momencie zerowania (MZL) co zerowanie rejestru liczącego (RLI) licznika głównego (L1), po czym następuje ponowne zliczanie od 0 do wartości maksymalnej określonej w rejestrze górnej granicy zliczania (ARR), a wartość maksymalna określona w rejestrze górnej granicy zliczania (ARR) i częstotliwość taktowania jest tak dobrana, że zerowanie liczników (L1, L2, ... Ln) następuje co 1 sekundę, gdzie moment zerowania licznika (L1, L2, ... Ln) stanowi bazę wyznaczającą wzorcowy sygnał 1 sekundy, który jest synchronizowany przez rdzeń mikrokontrolera (RMK) wykonujący zapisany w programie algorytm, z zewnętrznym sygnałem wzorca czasu, który to sygnał podany jest na co najmniej jedno wejście (L1WE1, L1WE2, L1WE4, L2WE1, L2WE2, L2WE3, L2WE4, ... LnWEn) co najmniej jednego licznika (L1, L2, ... Ln) do bloku pomiaru sygnału wejściowego (RWW1, RWW2, RWW3, RWW4, RWWn) w liczniku (L1, L2, ... Ln), w którym wyliczany jest czas między momentem zerowania (MZL) rejestru liczącego (RLI) w liczniku (L1, L2, ... Ln) a zboczem zewnętrznego sygnału wzorca czasu podawanego na wejście (L1WE1, L1WE2, L1WE4, L2WE1, L2WE2, L2WE3, L2WE4, ... LnWEn) licznika (L1, L2, ... Ln), a następnie przesyłany jest do detektora zbocza (DZ1, DZ2, DZ3, DZ4, . DZn) w liczniku (L1, L2, . Ln), natomiast za pomocą rdzenia mikrokontrolera (RMK) po otrzymaniu sygnału o tym zdarzeniu oblicza są nowe nastawy oscylatora (OSC), po czym poprzez wysłanie nowych nastaw do połączonego z rdzeniem mikrokontrolera (RMK) wejścia (STCA) przetwornika cyfrowo-analogowego (C/A), którego wyjście (ROSC) połączone jest w wejściem (ROSC) oscylatora (OSC), powodujących zmianę napięcia, zmienia się proporcjonalnie w oscylatorze (OSC) częstotliwość na wyjściu (ZEG1) oscylatora (OSC), podawaną na wejście (ZEG1) mnożnika częstotliwości (MNC) i następnie na wejście zegarowe (ZEG2) licznika (L1, L2, ... Ln), natomiast do rdzenia mikrokontrolera (RMK) przy każdej zmianie stanu wyjścia (L1WY1, L1WY2, L1WY3, L1WY4, ... LnWYn) licznika (L1, L2, ... Ln) przesyła się sygnał i rdzeń mikrokontrolera (RMK) dokonuje przekonfigurowania bloku sterującego wyjściem (RPR1, RPR2, RPR3, RPR4, ... RPRn), licznika (L1, L2, ... Ln) ustawiając w rejestrze porównywanym z rejestrem liczącym (CMP1, CMP2, CMP3, CMP4, . CMPn) licznika (L1, L2, ... Ln) wartość porównywaną z rejestrem liczącym (RLI) licznika (L1, L2, . Ln), przy której ma nastąpić zmiana na wyjściu (L1WY1, L1WY2, L1WY3, L1WY4, . LnWYn) licznika (L1, L2, ... Ln) oraz ustawiając w układzie sterowania wyjściem (SW1, SW2, SW3, SW4, . SWn) licznika (L1, L2, . Ln) stan, na jaki ma zostać ustawione wyjście (L1WY1, L1WY2, L1WY3, L1WY4, ... LnWYn) licznika (L1, L2, ... Ln) przy następnym zrównaniu rejestru porównywanego z rejestrem liczącym (CMP1, CMP2, CMP3, CMP4, . CMPn) licznika (L1, L2, ... Ln) z rejestrem liczącym (RLI) licznika (L1, L2, ... Ln).