KR100468265B1

KR100468265B1 - 주파수안정주기적펄스발생장치및방법

Info

Publication number: KR100468265B1
Application number: KR1019970013241A
Authority: KR
Inventors: 토마스 마이클 킹
Original assignee: 모토로라 인코포레이티드
Priority date: 1996-04-10
Filing date: 1997-04-10
Publication date: 2005-05-03
Also published as: JP4068178B2; KR970072665A; JPH1048324A; US5745741A

Abstract

주기적 펄스 발생기는 주기적인 클록 신호를 발생시키기 위해 프로그램 가능한 카운터(15)와 GPS 수신기에 연결된 프로세서(10)를 가지고 있다. 전압 제어 수정 발진기(25)의 출력이 정수의 주파수일 경우, 프로세서(10)는 전압 제어 수정 발진기(25)를 조정하는 디지털-아날로그 변환기(20)에 제어 워드를 전송하며, 프로세스(10)는 또한 안정된 출력 펄스를 생성하기 위해 프로그램 가능한 카운터(15)를 제어한다.

Description

주파수 안정 주기적 펄스 발생 장치 및 방법

본 발명은 주기적 펄스 발생에 관한 것으로, 더 상세하게는, 주파수 안정한 저 잡음 주기적 펄스의 발생에 관한 것이다.

매우 정확한 타이밍 신호들(클록 신호들)을 유도해내는 것은 많은 전자 시스템들에 있어서 중요하다. 정확한 시간 및 주파수의 소스로서 글로벌 위치화 시스템 위성(Global Positioning System Satellites)으로부터의 정확도가 높은 타이밍 데이터를 사용하는 것이 일반화되고 있다. 다른 정확도가 높은 클록들은 기준 클록으로서 루비듐(Rubidium) 또는 세슘(Cesium) 클록들을 사용하여 설계되었다. 이와 같은 설계들은 매우 정확하지만, 매우 고가이고 복잡한 디자인들을 갖는다.

전형적인 펄스 발생 장치는 국부 발진기(local oscillator)와 카운트-다운 회로(count-down circuit)를 제공한다. 이와 같은 발생 장치의 정확도는 일반적으로 기준 클록 주파수의 안정성을 의미한다. 이것은 이와 같은 시스템들의 타이밍 출력 펄스가 카운트-다운 회로의 문제점 때문에 생기는 지터(jitter)를 디스플레이하여, 출력 주파수를 하나의 정수 클록 사이클보다 작은 사이클로 만든다는 것을 의미한다.

따라서, 주파수 안정성이 있고 지터가 별로 없거나, 또는 구현으로 인한 부가된 잡음이 없는 저렴하고 정확도가 높은 클록 출력 신호를 제공하는 주기적 펄스발생 장치를 갖는 것이 바람직하다.

여기에 제공된 도면들의 단일 시트는 본 발명에 따른 펄스 발생 장치를 도시한다.

도면들의 단일 시트는 정확한 펄스 발생 회로를 도시하고 있으며, 이 회로는 정밀 조정 제어인 글로벌 위치화 시스템(GPS) 수신기의 국부 발진기 주파수 제어와, 일반 펄스제어(coarse pulse control)인 주 시스템 클록의 분해능(resolution)에 대한 펄스의 조정에 기초한다. 제어 프로세서(10)는 프로그램 가능한 카운터(15)에 연결되어 있다. 프로그램 가능한 카운터(15)는 바람직하게 초당 1펄스 출력을 생성한다. 국부 발진기(25)의 정수 부분에 의해서 유도된 1㎑의 신호는 수신기 시간 베이스(receiver time base)(30)로부터 프로그램 가능한 카운터(15)와 제어프로세서(10)에 송신된다. 제어 프로세서(10)는 또한 RF 다운 변환기와 디지털 GPS 상관기(correlator)(35)에 연결된다. 제어 프로세서(10)는 디지털-아날로그 변환기(20)에 연결된다. 제어 프로세서(10)는 국부 발진기(LO)의 정밀한 주파수 제어 워드를 디지털-아날로그 변환기(20)에 제공한다. 디지털-아날로그 변환기(20)는 전압 제어 수정 발진기(25)에 연결된다. 전압 제어 수정 발진기(25)는 어떠한 수신기에도 필요한 국부 발진기의 기능을 제공한다. 전압 제어 수정 발진기(25)의 출력은, 프로그램 가능한 카운터(15), 수신기 시간 베이스(30) 및 RF 다운 변환기(35)를 전압 제어 수정 발진기(25)에 연결하는 "flo" 리드(lead)이다.

저렴한 글로벌 위치화 시스템 수신기의 유용한 출력인, 초당 1펄스 리드에 대한 정확한 신호가 제공되는 것이 바람직하다.

vcxo(25)의 flo 출력 분할의 결과로서 약 초당 1펄스의 신호가 프로그램 가능한 카운터(15)에 의해 발생된다. 최종 출력 펄스를 UTC 초 틱(UTS second tic)에 두거나 또는 그 근처에 두기 위해서, 제어 프로세서(10)가 매초 당 프로그램 가능한 카운터(15)에 정확한 카운트를 제공한다고 하면, 초당 1펄스 출력의 에러는 랜덤하게 -1/flo와 +1/flo 사이의 시간에 있게 된다. 제어 프로세서(10)는 에러를 측정하고 프로그램 가능한 카운터(15)에 대한 카운트를 계산한다. 제어 프로세서는 디지털-아날로그 변환기(20)와 프로그램 가능한 카운터(15)에 입력되는 교정들(corrections)을 계산하기 위해 GPS 수신기 네비게이션 장치(GPS receiver navigation solution)(35)의 클록 바이어스(clock bias)와 클록 바이어스 레이트 출력들을 사용한다. 제어 프로세서(10)에 의한 D/A 변환기(20)와 프로그램 가능한 카운터(15)를 계속해서 조정함으로써, 디지털-아날로그 변환기(20)는 vcxo(25)의 출력 flo을 정수 주파수로 조정한다. 프로그램 가능한 카운터(15)는 이후 매초 마다 동시에 초당 1펄스 신호를 출력하고, 이는 UTC 1초 틱과 일치한다. 프로그램 가능한 카운터(15)는 출력 펄스의 경로 시간 조정(course time adjustment) 장치로 작동하며, 전압 제어 발진기와 D/A 변환기는 출력 펄스를 정밀조정(fine adjustment) 하는 장치로 작동한다. 발진기는 주파수가 단지 다음의 가장 근접한 정수 주파수로 조정될 필요가 있기 때문에, 필요한 동적 튜닝 범위(dynamic tuning range)가 크게 감소됨에 따라, 정밀하지 않은 조정 처리가 D/A 변환기의 단순성을 허용한다. 상기 사실이 이루어지면, 이어서 정수의 프로그램 가능한 카운터가 정수로 국부 발진기 주파수를 분할할 수 있고, 매 초마다 시간적으로 동일한 위치에 출력 펄스를 배치할 수 있으며, 이는 짧은 기간의 주파수 안정성이 부가 잡음과 시간 지터가 별로 없는 국부 발진기 자체의 주파수 안정성인 출력 펄스를 발생시킨다.

오늘날의 저렴한 GPS 수신기들은 수신기 국부 발진기의 프로그램 가능한 카운터만을 통해 정수 분할에 의해 1PPS 펄스들을 발생시킨다. 모토로라 온코어(Oncore)의 경우에, 발진기 주파수는 flo = 19.096㎒이다. 국부 발진기의 불확실성은 약 +/- 2PPM이며, 따라서, 발진기 주파수는 온도에 따라 19.096㎒ - 38㎐와 19.096㎒ + 38㎐ 사이에서 변할 것이다. 종래의 발진기는 자유롭게 동작하므로, 프로그램 가능한 카운터에 의해 정수 분할이 된 후에도, 기껏해야 국부 발진기 주파수의 1 클록 사이클의 1/2인 최종 1PPS 출력에 나머지 시간 에러(residual time error)가 존재한다. 즉, 시간 에러는 -1/2flo초 내지 +1/2flo초 사이에 존재하며, 에러 파형은 국부 발진기 주파수의 함수이다. 이러한 새로운 실시예에서, 국부 발진기 주파수는 정수 주파수로 조정되고, 따라서 (원래 정수 처리인) 프로그램 가능한 카운터에 의해 분할될 때, 최종 1PPS 출력 펄스는 나머지 시간 에러 없이 UTC 초 틱의 맨 위에 정확하게 있게 된다.

위도, 경도, 높이의 위치 좌표들에 부가하여, 모든 GPS 수신기는 그의 내부 측정 이포크 시간(internal measurement epoch time)(즉, 수신기 내에서의 범위측정의 정확한 시간)과 내부 국부 발진기의 주파수를 계산하는 기능을 가짐이 공지되어 있다. 시간 및 주파수 출력들은 4개(또는 그 이상의) 방정식들 및, 위치와 속도를 계산하는 처리들 각각에 대한 4개의 미지수들의 네비게이션 해결책의 직접적인 결과이다. GPS 수신기는 표준 GPS 네비게이션 해결책으로부터 클록 바이어스와 클록 바이어스 레이트들을 계산한 직접적인 결과에 따라 이러한 양들(quantities)을 해결한다.

매 초 마다, GPS 수신기는 프로세서(10)에서 측정 이포크 시간과 국부 발진기 주파수를 계산한다. 이들은 다음과 같이 칭한다.

Tme_gps : 계산된 측정 이포크 시간

Fos_gps : 계산된 국부 발진기 주파수

이러한 양들을 계산한 후에, 새로운 실시예는 국부 발진기의 주파수가 정수가 되도록 D/A 변환기(20)를 통해 적절한 제어 조정들을 생성하는 프로세서(10)를 사용한다. 이를 수행하기 위한 세 단계의 알고리즘은 다음과 같다.

단계 1 : 정수 주파수에 대한 국부 발진기 주파수 조정

a) 종래의 GPS 네비게이션 알고리즘들을 이용하여 Fos_gps를 계산한다.

b) 다음과 같이 주파수 에러(fe)를 계산한다.

fe = INT(Fos_gps + 0.5) - Fos_gps

c) 1차 또는 2차 저역 루프 필터(low pass loop filter)를 통해 파라미터 fe를 필터링하며, 이 처리를 LPF1(fe)라고 한다.

d) D/A 변환기로의 입력으로 사용될 저역 필터의 출력을 다음과 같이 적분한다.

DA_word = DA_word + K1 * LPF1(fe)

여기서, DA_word는 초기에 D/A 변환기 입력의 중간 범위로 설정되고 K1은 적절한 스케일 인자이기 때문에, DA_word로 적분된 최종 합계는 D/A 변환기 전달 기능 후에, fe_Hz당 LO_Hz의 단위가 된다. 단계 1은 가장 근접한 정수 주파수로 국부 발진기 주파수를 유도하는 자동 주파수 제어 루프를 형성한다.

e) DA_word의 현재 값을 D/A 변환기에 보내고, 이는 교정에 따라 국부 발진기의 주파수를 약간 위로 또는 아래로 조정할 것이다.

바람직한 실시예에서, 이 처리는 제어 프로세스(10)를 통해 소프트웨어에서 이루어질 수도 있다.

단계 2: 프로그램 가능한 카운터 제어의 계산

다음으로, 프로그램 가능한 카운터(15)에 대한 제어들을 계산하는 처리를 시작한다. 제어 프로세서(10)에 의해 완성된 단계들은 다음과 같다.

a) 측정 이포크 시간과 다음 1PPS UTC 초 사이의 시간차(dt)를 다음과 같이 계산한다.

dt = INT(Tme_gps + 1) - Tme_gps

b) 이러한 dt 시간 측정에서 국부 발진기의 클록 사이클들의 수를 다음과 같이 계산한다.

clks = Flo_gps * dt

c) 1PPS 출력 펄스를 1개의 국부 발진기 클록의 +/- 1/2 내에 두기 위해서, 프로그램 가능한 정수 카운터에 의해 인가될 정수 카운트들의 수를 다음과 같이 계산한다.

int_clks = INT(clks + 0.5)

교정을 프로그램 가능한 카운터에 인가함으로써, 수신기 국부 발진기의 "int_clks" 카운트들을 카운트한 후에 그의 펄스를 산출할 것이다.

단계 3 : 나머지 시간 에러 제거(만약 있다면)

마지막 단계는 나머지 시간 에러를 제거하기 위해, 1PPS 출력 펄스의 나머지 시간 에러 계산과, 국부 발진기 주파수 상에서의 부드러운 제어를 요청한다. 요청된 단계들은 다음과 같다.

a) 단계 2의 b)로부터, 펄스를 1초 틱과 가장 근접하게 두기 위해 필요한 클록들의 수의 소수부(fractional part)를 다음과 같이 계산한다.

frac_clks = clks - int_count

b) 단계 1에서 사용된 것보다 큰 시간 상수를 갖는 1차 저역 필터로 "frac_clks"의 양을 저역 필터링하며, 이는 다음과 같이 칭한다.

LPF2(frac_clks)

c) LPF2 필터의 출력에 비례하는 교정항을 다음과 같이 D/A 변환기에 가산한다.

DA_word = DA_word + K2 * LPF2(frac_clks)

d) DA_word의 현재 값을 D/A 변환기에 보내며, 이는 교정에 따라 국부 발진기의 주파수를 약간 위로 또는 아래로 조정할 것이다.

단계 3은 최종 1PPS 출력 신호의 임의의 위상 에러를 제거하기 위해서, 국부 발진기 주파수를 자동적으로 조절하는 위상 동기 루프(phase locked loop)로서 동작한다.

단계 1과 단계 3의 두 처리들의 대역폭들이 다르기 때문에, 그들은 출력 1PPS 신호의 임의의 후속 나머지 시간(any subsequent time residual)을 제거하고 정수 주파수로 국부 발진기를 설정하기 위해 함께 동작할 것이다.

본 발명은 그의 위상과 주파수 에러 성능이 다른 저렴한 GPS 수신기들에 의해서 제조된 것 보다 우수한 1PPS 신호를 생성한다. (가장 근접한 정수 주파수로의) 국부 발진기 주파수의 부드러운 조정과, 최종 신호의 위상과 주파수를 제어하기 위한 적절한 제어 루프 소프트웨어의 조합은 매우 안정된 출력 신호와 저렴한 시스템 구현을 제공한다.

본 발명은, D/A 변환기를 부가하여 국부 발진기를 다수의 가능한 정수 주파수들 중 하나의 주파수로 조정하고, 수정 발진기의 설계를 VCXO로 변경하며, 다수의 정수 주파수들 중 하나의 주파수로 국부 발진기 주파수를 조정하기에 충분한 제어 소프트웨어를 부가하여, 시스템이 제어될 수 있으며, 따라서 1PPS 펄스는 톱니형의 부가 잡음을 가지지 않는다는 것을 인식한다. 또한, 다수의 적절한 정수 국부 발진기 주파수들이 존재하며, 전압 조정은 가장 근접한 정수 주파수로 조정할 수 있도록 하기 위해서만 필요하다는 것을 인식한다.

국부 발진기의 가장 근접한 정수 주파수로의 조정은 D/A 제어회로를 매우 단순화시키는데, 이는 이 소자의 동적 범위가 오늘날 GPS 수신기들에서 사용된 전형적인 국부 발진기의 미지의 주파수 범위 즉, +/-2PPM 또는 그 이상의 전체 범위 대신 최대 +/- 0.5Hz로 국부 발진기를 이동시킬 수 있는 능력을 가지고 있기 때문이라는 것이 또한 인식된다.

지금까지는, 정확한 1 PPS 펄스를 얻기 위해서, 시스템이 세밀한 분해능 시간 부분들(resolution time slices)로 분할하기 위한 기준으로서 높은 클록 주파수를 가질 필요가 있었다. 이러한 시스템에서는, 높은 정확도가 낮은 시스템 클록 주파수를 이용하여 얻어질 수 있기 때문에, 전원 소비를 줄이고, 전체 시스템 비용과 부품을 줄일 수 있게 된다.

본 발명의 바람직한 실시예가 상세한 설명을 형성하며 설명되었지만, 첨부된 청구범위와 본 발명의 정신으로부터 벗어나지 않는 범위 내에서 여러 가지 변형들이 가능하다는 것이 이 기술분야에 숙련된 사람들에게는 명백할 것이다.

도 1은 본 발명에 따르는 펄스 발생 장치를 도시하는 도면.

* 도면의 주요부분에 대한 간단한 설명 *

10 : 제어 프로세서 25 : 전압 제어 수정 발진기

15 : 프로그램 가능한 카운터 35 : RF 다운 변환기

20 : 디지털-아날로그 변환기

Claims

주기적 펄스를 제공하는 장치에 있어서:

전압 입력 신호에 의해 제어되고 주파수 출력 신호를 생성하는 전압 제어 발진기(25);

상기 전압 제어 발진기에 결합되며 주기적 펄스를 제공하는 프로그램 가능한 카운터(15);

상기 프로그램 가능한 카운터에 결합되며 상기 주기적 펄스의 에러를 측정하고 주파수 제어 신호를 생성하는 프로세서(10); 및

상기 전압 제어 발진기에 의해 정수 주파수 출력 신호를 생성하기 위해 상기 주파수 제어 신호를 상기 전압 입력 신호로 변환하며, 상기 프로세서와 상기 전압 제어 발진기에 결합되는 디지털-아날로그 변환기(20)를 포함하며,

상기 프로그램 가능한 카운터(15)는 또한, 상기 정수 주파수 출력 신호와 프리-로드 카운트(pre-load count)에 응답하여 상기 프리-로드 카운트와 상기 정수 주파수 출력 신호를 정수 배수(integer multiples)로서 유지하도록 동작하고, 안정한 제 1 주파수에서 상기 주기적 펄스를 생성하며, 상기 프로세서와 상기 전압 제어 발진기에 결합되는, 주기적 펄스 제공 장치.
제 1 항에 있어서,

고정 레이트의 주기적 펄스를 생성하고, 상기 전압 제어 발진기, 상기 프로그램 가능한 카운터, 및 상기 프로세서에 결합되는 수신기 시간 베이스(receiver time base)(30)를 더 포함하는, 주기적 펄스 제공 장치.
GPS 수신기에서, 주기적 펄스를 제공하는 장치에 있어서:

전압 입력 신호에 의해 제어되고 주파수 출력 신호를 생성하는 전압 제어 발진기(25);

상기 전압 제어 발진기에 결합되며 주기적 펄스를 제공하는 프로그램 가능한 카운터(15);

상기 프로그램 가능한 카운터에 결합되며 상기 주기적 펄스의 에러를 측정하고 주파수 제어 신호를 생성하는 프로세서(10); 및

상기 전압 제어 발진기에 의해 정수 주파수 출력 신호를 생성하기 위해 상기 주파수 제어 신호를 상기 전압 입력 신호로 변환하며, 상기 프로세서와 상기 전압 제어 발진기에 결합되는 디지털-아날로그 변환기(20)를 포함하며,

상기 프로그램 가능한 카운터(15)는 또한, 상기 정수 주파수 출력 신호와 프리-로드 카운트에 응답하여 상기 프리-로드 카운트와 상기 정수 주파수 출력 신호를 정수 배수로서 유지하도록 동작하고, 안정한 제 1 주파수에서 상기 주기적 펄스를 생성하며, 상기 프로세서와 상기 전압 제어 발진기에 결합되는, 주기적 펄스 제공 장치.
주기적 펄스를 제공하는 방법에 있어서:

국부 발진기(25)의 출력을 정수 주파수로 조정하는 단계(10);

상기 국부 발진기의 클록 주파수의 +1/2 또는 -1/2 내에 상기 주기적 펄스를 배치시키기 위해, 프로세서(10)에 의해 다수의 정수 카운트들을 계산하는 단계;

프로그램 가능한 카운터(15)를 상기 수로 설정하는 단계(10); 및

원하는 주기적 펄스 주파수의 클록 주파수의 +1/2 또는 -1/2 내에 상기 주기적 펄스를 배치시키기 위해, 다수의 클록 펄스들의 소수부(fractional part)로 디지털-아날로그 변환기(20)를 교정하는 단계(10)를 포함하는, 주기적 펄스 제공 방법.