PL194731B1

PL194731B1 - Sposób wyznaczania algorytmu minimalnego odchylenia kwadratowego filtru adaptacyjnego

Info

Publication number: PL194731B1
Application number: PL99343938A
Authority: PL
Inventors: Jinan Lin; Maximilian Erbar
Original assignee: Thomson Brandt Gmbh
Priority date: 1998-05-09
Filing date: 1999-04-28
Publication date: 2007-06-29
Also published as: ES2181438T3; DE69902257D1; CN1252920C; EP1078455B1; DE19820908A1; PL343938A1; KR100615927B1; CN1299533A; AU4034799A; ID26912A; US6757702B1; EP1078455A1; WO1999059245A1; JP2002515668A; KR20010043043A; DE69902257T2; BR9910314A

Abstract

1. Sposób wyznaczania algorytmu minimal- nego odchylenia kwadratowego filtru adapta- cyjnego, przy filtrowaniu odtwarzanych sygna- lów cyfrowych, w którym to sposobie generuje sie próbki wyjsciowe przez sumowanie iloczy- nów poprzednich próbek wejsciowych z adap- tacyjnymi wspólczynnikami filtru, przy czym stosuje sie adaptacje wspólczynników filtru o pierwszej liczbie bitów, a do mnozenia stosu- je sie druga liczbe bitów, przy czym druga licz- be bitów zmniejsza sie w porównaniu z pierw- sza liczba bitów przez wybieranie wspólczynni- ków filtru o mniejszej liczbie bitów, znamienny tym, ze druga liczbe bitów zmniejsza sie przez ocene bitów poczatkowych i realizacje okien- kowania uzaleznionego od wartosci bitów po- czatkowych. PL PL PL PL PL PL PL

Description

Opis wynalazku

Przedmiotem wynalazku jest sposób wyznaczania algorytmu minimalnego odchylenia kwadratowego filtru adaptacyjnego.

Filtrację adaptacyjną stosuje się korzystnie do odtwarzania sygnałów cyfrowych, które uległy działaniu zakłóceń, zwłaszcza kiedy zakłócenia powodowane są przesłuchem lub wpływem kanału transmisyjnego, którego parametry kanałowe nie są znane, lub w których występuje błąd taktowania.

Prostym algorytmem filtru adaptacyjnego jest znany algorytm LMS, który dla N-stopniowej struktury filtru wymaga 2N multiplikatorów. Każdy z tych multiplikatorów musi być wystarczająco dokładny, aby zapewnić wymaganą stabilność. Ten znany algorytm LMS może być realizowany za pomocą oprogramowania lub za pomocą połączenia struktur programowych i sprzętowych filtru. Jednak w przypadku realizacji sprzętowej dla czasu rzeczywistego, wadą jest duża komplikacja układowa, która w pewnych zastosowaniach jest zbyt kosztowna.

W publikacji pt.: „A general purpose high speed equalizer stanowiącej materiał konferencji Custom integrated circuits conference w dniach 13 - 16 maja 1990, strony 25.6.1 - 25.6.4, autorstwa

S.Maginot i inni, przedstawiono filtr adaptacyjny wykorzystujący algorytm LMS. Adaptacja współczynników filtru przez algorytm LMS jest dokonana w części operacyjnej. Filtracja dla korekcji sygnału o obniżonej jakości jest wykonywana przez 16-to gałęziowy poprzeczny filtr FIR. W części algorytmu współczynniki są kodowane 17-to bitowo podczas całego wyznaczania algorytmu, za wyjątkiem okresu mnożenia, w którym są zaokrąglone do 9-ciu bitów. Te zaokrąglone do 9-ciu bitów współczynniki SA również przekazane do poprzecznego filtru. Algorytm LMS wykorzystuje sygnał błędu, który jest mnożony z poprzednimi danymi wejściowymi dla adaptacji współczynników filtru. Znaczy to, że w algorytmie dla adaptacji współczynników filtru musi być przeprowadzone rzeczywiste mnożenie.

Sposób wyznaczania algorytmu minimalnego odchylenia kwadratowego filtru adaptacyjnego, przy filtrowaniu odtwarzanych sygnałów cyfrowych, w którym to sposobie generuje się próbki wyjściowe przez sumowanie iloczynów poprzednich próbek wejściowych z adaptacyjnymi współczynnikami filtru, przy czym stosuje się adaptację współczynników filtru o pierwszej liczbie bitów, a do mnożenia stosuje się drugą liczbę bitów, przy czym drugą liczbę bitów zmniejsza się w porównaniu z pierwszą liczbą bitów przez wybieranie współczynników filtru o mniejszej liczbie bitów, według wynalazku charakteryzuje się tym, że drugą liczbę bitów zmniejsza się przez ocenę bitów początkowych i realizację okienkowania uzależnionego od wartości bitów początkowych.

Korzystnym jest, że filtrowanie przeprowadza się zgodnie z równaniem:

N-l y (n) = Ybi (η) *x (n-i) i=0 gdzie n jest wskaźnikiem cyklu,

N jest liczbą gałęzi, x(n) jest wartością wejściową, y(n) jest wartością wyjściową, bi⁽n⁾=b_i ⁽n^-1⁾+e⁽n^-1⁾*^x(n^-i^-1⁾*2^k ^11,i=0,1,2,..., 14, są współczynnikami filtru, gdzie e (n) =1

SIGN(32-y(n)) lSIGN(-32-^y(n) ) ^y(n)>0 ^y(n)<⁰

SIGN (ξ) =<

-1 ξ<0 0 ξ=0 1 ξ>0 i

PL 194 731 B1

Korzystnym jest, że filtrowanie przeprowadza się zgodnie z równaniem: w-i y(n)= ι=0 gdzie n jest wskaźnikiem cyklu,

N jest liczbą gałęzi, x(n) jest wartością wejściową, y(n) jest wartością wyjściową, bi⁽n⁾=b_i ⁽n-1⁾+e⁽n-1⁾*^x(n-i-1⁾*2^k ^11,i=0,1,2,..., 14, są współczynnikami filtru, przy czym

y(η)>0 y(η)<0 i

I i ξ>0

-1 ξ<0 0 ξ=0

Korzystnym jest, że przeprowadza się ocenę bitów początkowych za pomocą układu logicznego i realizuje się okienkowanie tak, że spośród 8 najbardziej znaczących bitów wybiera się kolejnych 5 bitów, które korzystnie rozpoczynają się kombinacją bitową 1 0 lub 0 1, lub też, jeżeli taka kombinacja nie występuje, wybiera się 5 bitów najmniej znaczących.

Korzystnym jest, że dodatkowo mnoży się trzecią wartość przez wartość wejściową, której długość bitowa jest korzystnie zmniejszona, następnie przeprowadza się rozszerzenie LSB, wynik przesuwa się w rejestrze przesuwającym, w funkcji oceny układu logicznego, a wyniki N gałęzi ogranicza się za pomocą sumatorów z następnym, w kierunku przebiegu procesu, obcięciem LSB i przyjmuje się jako sygnał wyjściowy filtru.

Zgodnie z wynalazkiem opracowano sposób wyznaczania algorytmu filtru adaptacyjnego metodą najmniejszych kwadratów, dzięki czemu uzyskany filtr adaptacyjny odznacza się należytą stabilnością, łącznie ze zmniejszeniem komplikacji sprzętu.

Sposób według wynalazku zrealizowano przez modyfikację algorytmu LMS. Pozwala to zaoszczędzić dużą część multiplikatorów, dzięki temu, że zlikwidowana zostaje adaptacja współczynnika, a rejestr współczynników jest korzystnie podzielony na dwa podobszary, w celu zmniejszenia szerokości bitowej multiplikatorów filtru.

Zastosowany filtr adaptacyjny opisywany jest matematycznie przez zależność:

Λ-1 y w! - V/iο^χ(η-ϊ).

(=0

Jeśli filtr adaptacyjny jest wykorzystywany do niższych składowych częstotliwościowych, korzystnie pobiera się tylko co drugą próbkę, zgodnie z zależnością:

w-i y(n)=^^b, (η)* x(n-2* i) ί=0 gdzie n jest wskaźnikiem cyklu, N jest liczbą gałęzi, x(n) i y(n) są próbkami, wejściową i wyjściową, a bi(n), i=0,1,2,...,N-1, są współczynnikami filtru cyklu n.

Algorytm LMS do adaptacji współczynników wyznacza się zgodnie z zależnością:

PL 194 731 B1 bi(n)=bi(n-1)+m*e(n-1)*x(n-i-1), gdzie e(n):=d(n)-y(n) i gdzie d(n) jest to tak zwana odpowiedź pożądana, a μ jest stałą adaptacji. Oczywiście w filtrze adaptacyjnym LMS konieczne jest zastosowanie dwóch multiplikatorów, jednego do filtrowania i jednego do adaptacji współczynnika, dla każdej pozycji cyfrowej współczynnika, zwanej dalej gałęzią.

Adaptacja m*e(n-1)*(n-i-1) powinna być dostatecznie mała, aby zagwarantować stabilność procedury adaptacyjnej, to znaczy dla osiągnięcia dostatecznej dokładności współczynników b(n), i=0,1, N-1.

W sposobie według wynalazku stosuje się następującą modyfikację algorytmu LMS:

bⁱ⁽n⁾=bⁱ⁽n^-1⁾+e⁽n^-1⁾*^x(n^-i^-1⁾*2^<k ¹²⁾. i=0^,1^,2^,...^, 14 gdzie e(n):= SIGN (d(n) - y(n)), a

SIGN (ξ) =<

-i,

O,

1, ξ<0 ξ = 0 ξ>0 przy czym k=0,1,2,3 jest opcją użytkownika, którą korzystnie wyznacza się jako stałą adaptacji.

W przypadku każdej gałęzi, wykorzystuje się do filtrowania tylko jeden multiplikator. Ta adaptacja wymaga rejestru o dostatecznej długości, wynoszącej na przykład 18 bitów, do osiągnięcia dokładności niezbędnej do stabilności zaadaptowanego algorytmu LMS.

W celu dalszego zmniejszenia złożoności sprzętu, jako współczynniki filtru wykorzystywane przy mnożeniu, wykorzystuje się tylko określoną liczbę MB bitów współczynnika, korzystnie 8 bitów rejestru.

Korzystnym jest, jeśli te 8 bitów z rejestru podaje się do obwodu wartościującego, który w zależności od wartości tych 8 bitów dokonuje okienkowania dla osiągnięcia dodatkowej redukcji, na przykład do 5 bitów. Za pomocą układu wartościującego, z wykorzystaniem funkcji przesuwania eliminuje się równorzędne pierwsze bity i obcina określoną liczbę bitów LSB. Tę wartość zredukowaną wykorzystuje się do dalszych obliczeń. Stanowiący wynik działań, sygnał wyjściowy obwodu wartościującego, korzystnie wartość 2-bitowa, jest w dalszym ciągu procesu wykorzystywany w funkcji przesunięcia dla odzyskania wartości poprawnej.

Korzystny wynik otrzymany przez zastosowanie adaptacji algorytmu LMS sposobem według wynalazku polega na tym, że dla każdego rejestru gałęzi potrzebny jest tylko jeden multiplikator. Dzięki oddzielnemu wykorzystaniu rejestrów gałęziowych przy adaptacji przy mnożeniach w filtrze, multiplikatory wymagają tylko niewielkiej liczby bitów, bez pogorszenia wymaganej stabilności procesu adaptacji. Zastosowanie metody z przemieszczanym oknem według wynalazku daje w wyniku dodatkowe zredukowanie niezbędnej liczby bitów multiplikatorów. W wyniku tego nie ma już potrzeby uwzględniania zakresu dynamicznego wartości współczynników przy doborze liczby bitów multiplikatora.

Przedmiot wynalazku zostanie bliżej objaśniony na przykładzie wykonania uwidocznionym na rysunku, na którym fig. 1 przedstawia schemat filtru adaptacyjnego, fig. 2 - blok w przypadku adaptacji współczynników, fig. 3 - szczegół filtru adaptacyjnego, a fig. 4 - okno przemieszczające się w rejestrze ga^łęzk

Na figurze 1 przedstawiono schemat stosowanego w sposobie według wynalazku filtru adaptacyjnego, zawierającego 15 bloków AD-CFF do adaptacji współczynników, typu przedstawionego szczegółowo na fig. 2. Na fig. 2 przedstawiono blok do adaptacji AD-CFF współczynników, mający wejście x, wyjście b, jak również wejście sygnału odblokowującego en, wejście k dla zadawanych stałych adaptacji, wejście e, wejście rst dla sygnału zerowania, wejście em dla trybu pracy i wejście I2C dla sterowania zewnętrznego. Wejście x_dołączone jest do wejścia 0 multipleksera MX21 za pośrednictwem oznaczonej linii 6-bitowej i do wejścia 1 multipleksera MX21 za pośrednictwem inwertera INV21. Wyjście multipleksera MX21 jest dołączone do wejścia 0 multipleksera MX22, którego wejście 1 jest dołączone do masy. Linie sterujące tych dwóch multiplekserów MX21, MX22 dołączone są do wejścia e, przy czym multiplekser MX21 jest przełączany bitem 0 (LSB), a multiplekser MX22 bitem 1 (MSB). Wyjście multipleksera MX22 prowadzi do sumatora A21, za pośrednictwem multiplikatora M104, którego współczynnik jest ustawiany przez wejście k i za pośrednictwem urządzenia rozszerzaPL 194 731 B1 jącego SGNX21. Wyjście sumatora A21 doprowadzone jest za pośrednictwem wejścia 0 multipleksera

MX23 do rejestru REG21, którego wyjście doprowadzone jest do drugiego wejścia sumatora A21, jak również do wyjścia b, za pośrednictwem urządzenia TRNCL1 do obcinania najmniej znaczących bitów, rejestru przesuwającego S21 i drugiego urządzenia TRNCL2 do obcinania bitów najmniej znaczących.

Multiplekser MX24 otrzymuje podawane na jego wejścia 0, 1, 2 współczynniki i0, i1, i2 trybu inicjalizacyjnego w przypadku inicjalizacji wewnętrznej, a na jego wejście sterujące współczynnik trybu inicjalizacyjnego w przypadku inicjalizacji zewnętrznej. Wyjście multipleksera MX24 dołączone jest do wejście 1 multipleksera MX23 za pośrednictwem multiplikatora M21, elementu rozszerzającego MSB MSBX21, wejścia 0 multipleksera MX25 i elementu rozszerzającego LSB LSBX21. W przypadku, kiedy współczynnik przybiera wartość 3, do wejścia sterującego multipleksera MX25 podana zostaje logiczna wartość 1. Wejście I2C dołączone jest do wejścia 1 multipleksera MX25 za pośrednictwem układu decyzyjnego ENT21. Wyjście rejestru REG21 dołączone jest do wejścia układu decyzyjnego ENT21. Zarówno wejście sterujące układu decyzyjnego ENT21, jak multipleksera MX23 oraz, za pośrednictwem bramki LUB O21, wejście zezwalające en rejestru REG21, dołączone są do wejścia rst. Wejście en dołączone jest do drugiego wejścia bramki LUB O21.

Wyjście elementu TRNCL1 do obcinania najmniej znaczących bitów dodatkowo dołączone jest do układu logicznego L21 mającego wejścia a, β, γ, d. Zależnie od tego, który z bitów, 7, 6, 5, czy 4 są ustawione, zajęte są wejścia a, b, g, d, i z układu logicznego L21 podawany jest sygnał s do wejścia sterującego rejestru przesuwnego S21, który realizuje funkcję 2^S.

Algorytm do adaptacji współczynnika wyznacza się w następujący sposób: bi(n)=bi(n-1)+e(n-1)*x(n-i-1)*2'^k'¹¹, i=0^,1^,2^,...^, 14, w tym przypadku _e (n) = -^{(S/GN32 _ yr))}’ ^y(n > °

SIGN(-32 - y(n)), y(n) < O gdzie

SIGN (ξ) =·

-1,

O,

1, £<o ξ = ο ξ>0 a k=0,1,2,3 jest opcją użytkownika, którą wyznacza się jako stałą adaptacji.

W celu ustawienia tego algorytmu, dla każdej gałęzi niezbędny jest 18-bitowy rejestr REG21, w celu zapisania b(n) bitów. Taki rejestr nazywany jest w tym przypadku rejestrem gałęzi. Osiem bitów MSB wyznacza się jako bity współczynnika i wykorzystuje się je jako współczynniki filtru, natomiast cały rejestr REG21 służy za magazyn adaptacji. Korzystnym jest, jeżeli osiem bitów współczynników każdego z rejestrów REG21 gałęzi odczytuje się lub zapisuje za pomocą procesora zewnętrznego poprzez magistralę I2C.

Jednak, jak to przedstawiono na fig. 1, do multiplikacji filtru wykorzystuje się tylko 5 z 18 bitów. Tych 5 bitów wybiera się za pomocą okienka przemieszczanego wzdłuż 8 bitów rejestru REG21. Przesuwanie ruchomego okienka, jak to pokazano na fig. 4, wyznacza się za pomocą układu logicznego L21 zgodnie z następującą regułą:

PL 194 731 B1

Współczynniki mogą być ponownie ustawione na swoje wartości inicjalizacyjne, zakładając, że w stan aktywny ustawiony jest sygnał rst.

Korzystnie stosuje się cztery tryby inicjalizacji współczynników filtru. Pierwsze trzy są trybami wewnętrznymi. Wyznaczane z góry współczynniki tych trzech trybów wewnętrznych są korzystnie następujące:

(b_o(0, b₁(0), ...,b₁₄(0)) = ) {0,0,0,0,0,0,0,16,0,0,0,0,0,0,0} {16,0,0,0,0,0,0,0,0,0,0,0,0,0,0} lub (wewnętrzny tryb 0), (wewnętrzny tryb 1), (0,0,0,0,0,0,0,0,0,0,0,0,0,0,16} (wewnętrzny tryb 2).

Czwarty tryb przeznaczony jest dla współczynników z inicjalizacji zewnętrznej, które są ładowane za pośrednictwem magistrali I2C jako osiem bitów współczynnika rejestru REG21 każdej ga^łęzk

Na figurze 3 przedstawiono szczegółowo filtr adaptacyjny z przedstawieniem bloków do adaptacji AD-CCF współczynników. Wejście x jest dołączone za pośrednictwem stopnia opóźniającego Z-1 do wejścia x pierwszego bloku AD-CFF, jak również do wejścia x następnego bloku AD-CCF za pośrednictwem odpowiedniej sieci zawierającej stopień opóźniający Z1 multiplekser i następny stopień opóźniający. W tym przykładzie filtru wykorzystuje się łącznie 15 bloków AD-CCF. Wejście x wstępnie dołączone zostaje do multiplikatora M, a następnie łączone jest kolejno z innymi multiplikatorami M, za multiplekserem każdej sieci. Multipleksery sieci są razem dołączone do wejścia em swoimi wejściami sterującymi. Wejście b każdego z tych 15 bloków AD-CFF dołączone jest do odpowiedniego drugiego wejścia jednego z przyporządkowanych multiplikatorów M. Wyjście każdego multiplikatora M dołączone jest do odpowiedniego znajdującego się dalej elementu rozszerzającego LSB LSBX, którego każde wyjście doprowadzone jest do przyporządkowanego do niego jednego z rejestrów przesuwających S, z których każdy połączony jest za pośrednictwem stopnia opóźniającego Z-1 z przyporządkowanym do niego wejściem jednego z bloków AD-CFF.

Sumatory A łączą kombinacyjne wyjścia LSB elementu rozszerzającego LSBX. Każde z wyjść trzech lub czterech sumatorów A połączone jest, za pośrednictwem odpowiednich elementów TRNCL służących do obcinania mniej znaczących bitów, z dalszymi w strumieniu sumatorami A, aż do zakończenia się wszystkich linii w tym końcowym sumatorze A. Do tego końcowego sumatora A, za pośrednictwem elementu TRNCL do obcinania mniej znaczących bitów, dołączony jest ogranicznik LI, ograniczający sygnał w zakresie -16/15. Sygnał wyjściowy ogranicznika L1 dochodzi do wyjścia y filtru adaptacyjnego bezpośrednio i jednocześnie za pośrednictwem sumatora, do którego drugiego wejścia doprowadza się stałą -8/8, która wyznaczona jest przez znak sygnału wyjściowego ogranicznika L1. Wyjście sumatora ma połączenie z wejściem e bloków AD-CFF za pośrednictwem układu BE1 decydującego o zakresie, detektora wartości 0 i elementu opóźniającego.

Na figurze 4 przedstawiono okno przemieszczające się w rejestrze gałęzi. Odpowiednio do znaczenia sygnału wyjściowego elementu TRNCL1 do obcinania mniej znaczących bitów, za pomocą układu logicznego L21 określa się te bity, które są przekazywane do wyjścia (b) przez włączony dalej element TRNCL2 do obcinania mniej znaczących bitów. Element TRNCL2 obcina trzy ostatnie bity sygnału. Jeżeli na przykład występuje pewna duża wartość, to nie zostaje ona przesunięta w rejestrze przesuwającym S21. Natomiast, jeżeli występuje wartość mała, to jest przesuwana o maksimum trzy miejsca, co powoduje, że usunięte zostają początkowe zera. Informacja o tej operacji przesunięcia zostaje udostępniona dla układu znajdującego się na wyjściu s, w celu umożliwienia odtworzenia właściwego położenia wyniku po przeprowadzeniu obliczeń.

Claims

Zastrzeżenia patentowe

1. Sposób wyznaczania algorytmu minimalnego odchylenia kwadratowego filru adaptacyjnego, przy filtrowaniu odtwarzanych sygnałów cyfrowych, w którym to sposobie generuje się próbki wyjściowe przez sumowanie iloczynów poprzednich próbek wejściowych z adaptacyjnymi współczynnikami filtru, przy czym stosuje się adaptację współczynników filtru o pierwszej liczbie bitów, a do mnożenia stosuje się drugą liczbę bitów, przy czym drugą liczbę bitów zmniejsza się w porównaniu z pierwszą liczbą bitów przez wybieranie współczynników filtru o mniejszej liczbie bitów, znamienPL 194 731 B1 ny tym, że drugą liczbę bitów zmniejsza się przez ocenę bitów początkowych i realizację okienkowania uzależnionego od wartości bitów początkowych.
2. Sppsśóweełuuzzstrz. 1 , z nnmiennntym. żż fi Itrowaniep rzzerowaadzs ięzzgodiez równaniem:

N-l y (n) = Ybi (η) *x (n-i) i=0 gdzie n jest wskaźnikiem cyklu,

N jest liczbą gałęzi, x(n) jest wartością wejściową, y(n) jest wartością wyjściową, bi⁽n⁾=b_i ⁽n-1⁾+e⁽n-1⁾*^x(n-i-1⁾*2^k ^11,i=0,1,2,...,14, są współczynnikami filtru, gdzie fsiGN{32-y(n)) y(n)>0 e (n) =1 [SIGN(-32-y (n) ) y(n)<0 ξ<0 ξ=0 ξ>0
3. Sppsóówaeług gzstrz. .. z nnmiennntym. żż fi Itrowaniep rzzerowaadzs ięęzgOnieerównaniem:

N-l y(n)= V b{nfx(n — 2*i) i=0 gdzie n jest wskaźnikiem cyklu,

N jest liczbą gałęzi, x(n) jest wartością wejściową, y(n) jest wartością wyjściową, bⁱ⁽n⁾=bⁱ⁽n^-1⁾+e⁽n^-1⁾*^{x (}n^-i^-1⁾*2^_k·^11, i=0,1,2,..., 14, są współczynnikami filtru, przy czym y(n)>0 y(n)<0

PL 194 731 B1
4. Sposób według zastrz. 2 albo 3, znamienny tym, że przeprowadza się ocenę bitów początkowych za pomocą układu logicznego (L21) i realizuje się okienkowanie -ak, że spośród 8 najbardziej znaczących bi-ów wybiera się kolejnych 5 bi-ów, k-óre korzystnie rozpoczynają się kombinacją bi-ową 1 0 lub 0 1, lub -eż, jeżeli -aka kombinacja nie wys-ępuje, wybiera się 5 bi-ów najmniej znaczących.
5. Sposób według zastrz. 4, tym, że dodatkowo mnoży się trzecia wartość przez wartość wejściową (x), k-órej długość bi-owa jes- korzys-nie zmniejszona, nas-ępnie przeprowadza się rozszerzenie LSB, wynik przesuwa się w rejes-rze przesuwającym, w funkcji oceny układu logicznego (L21), a wyniki N gałęzi ogranicza się za pomocą suma-orów z nas-ępnym, w kierunku przebiegu procesu, obcięciem LSB i przyjmuje się jako sygnał wyjściowy (y) fil-ru.