JP2865681B2 - フィルタの重み付け係数の調整方法 - Google Patents
フィルタの重み付け係数の調整方法Info
- Publication number
- JP2865681B2 JP2865681B2 JP63321842A JP32184288A JP2865681B2 JP 2865681 B2 JP2865681 B2 JP 2865681B2 JP 63321842 A JP63321842 A JP 63321842A JP 32184288 A JP32184288 A JP 32184288A JP 2865681 B2 JP2865681 B2 JP 2865681B2
- Authority
- JP
- Japan
- Prior art keywords
- coefficients
- filter
- coefficient
- transversal filter
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0012—Digital adaptive filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0294—Variable filters; Programmable filters
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 本発明は、最小平均自乗アルゴリズムによるトランス
バーサルフィルタの連続するＮ段に対応する重み付け係
数の調整方法であって、信号サンプルはフィルタに順次
供給され、フィルタの出力信号と基準との差が決定さ
れ、前記出力信号は各々前記重み付け係数により重み付
けられているＮ個の前記サンプルのそれぞれのグループ
から得られ、前記差とフィルタの段の現内容との積から
得られる補正値はそれぞれ前記重み付け係数の各々に適
用される重み付け係数の調整方法に関する。本発明はま
た特にトランスバーサルフィルタが決定フィードバック
フィルタで置き換えられる、前記の方法の変形例にも関
する。さらに本発明はかかる方法を実施する回路配置に
関する。
バーサルフィルタの連続するＮ段に対応する重み付け係
数の調整方法であって、信号サンプルはフィルタに順次
供給され、フィルタの出力信号と基準との差が決定さ
れ、前記出力信号は各々前記重み付け係数により重み付
けられているＮ個の前記サンプルのそれぞれのグループ
から得られ、前記差とフィルタの段の現内容との積から
得られる補正値はそれぞれ前記重み付け係数の各々に適
用される重み付け係数の調整方法に関する。本発明はま
た特にトランスバーサルフィルタが決定フィードバック
フィルタで置き換えられる、前記の方法の変形例にも関
する。さらに本発明はかかる方法を実施する回路配置に
関する。
トランスバーサルフィルタの重み付け係数を、フィル
タ特性が現在所要のフィルタ特性に近づくよう調整する
ことはしばしば必要となう。例えばかかるフィルタは、
伝送チャンネルが不完全であったため生ずる伝送信号の
歪を補償するいわゆる「等化器」として使用される。チ
ャンネル特性が時間とともに変化する場合良好な等化を
行ない続けるためにはチャンネル特性の劣化を考慮に入
れて実際上連続的にかつ周期的にフィルタ特性を更新す
る必要がある。このためには発明の詳細な説明の冒頭に
記載した如き一般的種類の方法が周知であり、「最小平
均自乗アルゴリズム」は調整で用いられる幾つかのアル
ゴリズムのうちの１つである。公知の方法では各係数は
フィルタに供給される各サンプルに対し１度次の式に従
って調整される。
タ特性が現在所要のフィルタ特性に近づくよう調整する
ことはしばしば必要となう。例えばかかるフィルタは、
伝送チャンネルが不完全であったため生ずる伝送信号の
歪を補償するいわゆる「等化器」として使用される。チ
ャンネル特性が時間とともに変化する場合良好な等化を
行ない続けるためにはチャンネル特性の劣化を考慮に入
れて実際上連続的にかつ周期的にフィルタ特性を更新す
る必要がある。このためには発明の詳細な説明の冒頭に
記載した如き一般的種類の方法が周知であり、「最小平
均自乗アルゴリズム」は調整で用いられる幾つかのアル
ゴリズムのうちの１つである。公知の方法では各係数は
フィルタに供給される各サンプルに対し１度次の式に従
って調整される。
ただしここでC1（ｋ）,C2（ｋ），…,CN（ｋ）は入力
信号の所与のサンプル期間ｋにおける連続するＮ段に対
応する重み付け係数であり、μは通常0.1未満の定数で
あり、ｅ（ｋ）は所与のサンプル期間ｋにおけるフィル
タの出力と基準との差であり、V1（ｋ）,V2（ｋ），…,
VN（ｋ）は、所与のサンプル期間ｋにおけるフィルタの
連続するＮ段のそれぞれの内容である。各サンプル期間
に１度各係数につきこの調整を行なうと、所要の特性を
得る速度については理論上最良の結果が得られる。しか
し、このために必要な大量の計算のため比較的大きな電
力が消費される。これは多くの適用分野において欠点と
なる。本発明の目的はこの欠点を低減するにある。
信号の所与のサンプル期間ｋにおける連続するＮ段に対
応する重み付け係数であり、μは通常0.1未満の定数で
あり、ｅ（ｋ）は所与のサンプル期間ｋにおけるフィル
タの出力と基準との差であり、V1（ｋ）,V2（ｋ），…,
VN（ｋ）は、所与のサンプル期間ｋにおけるフィルタの
連続するＮ段のそれぞれの内容である。各サンプル期間
に１度各係数につきこの調整を行なうと、所要の特性を
得る速度については理論上最良の結果が得られる。しか
し、このために必要な大量の計算のため比較的大きな電
力が消費される。これは多くの適用分野において欠点と
なる。本発明の目的はこの欠点を低減するにある。
本発明によれば、発明の詳細な説明の冒頭に記載され
る如き方法であって、フィルタは連続するＮ段に続く少
なくとも１段の別の段を有し、前記別の段に対応する重
み付け係数は前記出力信号の各々発生毎にゼロに設定さ
れ、Ｎ個の係数の各々は、ｎを１より大としてフィルタ
に供給されるｎ個のサンプル毎に１度だけ調整され、各
補正値は、複数の前記差を現わす値がそれぞれの重み付
け係数としてフィルタに入力され残りの重み付け係数が
全てゼロに設定された後にフィルタの出力から導き出さ
れることを特徴とする重み付け係数の調整方法が提供さ
れる。
る如き方法であって、フィルタは連続するＮ段に続く少
なくとも１段の別の段を有し、前記別の段に対応する重
み付け係数は前記出力信号の各々発生毎にゼロに設定さ
れ、Ｎ個の係数の各々は、ｎを１より大としてフィルタ
に供給されるｎ個のサンプル毎に１度だけ調整され、各
補正値は、複数の前記差を現わす値がそれぞれの重み付
け係数としてフィルタに入力され残りの重み付け係数が
全てゼロに設定された後にフィルタの出力から導き出さ
れることを特徴とする重み付け係数の調整方法が提供さ
れる。
前記各々の式の右辺の量Cx（ｋ）は、それ自体が同様
の式で与えられ、さらにその式の右辺の対応する量自体
も同様の式で与えられ、さらに同様なことが繰り返され
る。つまり例えば式C1（ｋ＋１）＝C1（ｋ）＋μｅ
（ｋ）V1（ｋ）は C1（ｋ＋１）＝C1（ｋ）＋μｅ（ｋ）V1 （ｋ）＝C1（ｋ−１）＋μｅ（ｋ−１）V1 （ｋ＋１）＋μｅ（ｋ）V1（ｋ）＝C1 （ｋ−２）＋μｅ（ｋ−２）V1（ｋ−２）＋ μｅ（ｋ−１）V1（ｋ−１）＋μｅ（ｋ） V1（ｋ） 等に展開される。このようにすると、C1は例えば式 C1（ｋ＋１）＝C1（ｋ−１）＋μ〔ｅ（ｋ −１）V1（ｋ−１）＋ｅ（ｋ）V1（ｋ）〕 を用いて、大カッコ内の量が当該時点で既知であるなら
入力信号の２サンプル期間毎に１度だけ調整されればよ
いことがわかる。実際にはV1（ｋ−１）＝V2（ｋ）であ
るから量V1（ｋ−１）はフィルタ内に残っており、保存
する必要がある量はｅ（ｋ−１）のみである。同様に量
ｅ（ｋ−２）及びｅ（ｋ−１）が保存されるなら（そし
て量V1（ｋ−２）＝V3（ｋ）が残るようフィルタが少な
くとも３段からなるならば）前記の関連する式を用いて
C1は入力信号の３サンプル毎に１度だけ調整されるよう
にしうる。上記の大カッコ内の量（及びC1が２サンプル
期間に１度よりも低頻度に調整される場合にはその対応
する量）は、「積の和」の形式である。これは丁度トラ
ンスバーサルフィルタにより行なわれる計算の形式であ
る。従って例えばフィルタ自体により単に重み付け係数
C1及びC2それぞれを量ｅ（ｋ）及びｅ（ｋ−１）で置き
換え、他の重み付け係数をゼロとすることで前記の大カ
ッコ内愛の量を求めることができる。
の式で与えられ、さらにその式の右辺の対応する量自体
も同様の式で与えられ、さらに同様なことが繰り返され
る。つまり例えば式C1（ｋ＋１）＝C1（ｋ）＋μｅ
（ｋ）V1（ｋ）は C1（ｋ＋１）＝C1（ｋ）＋μｅ（ｋ）V1 （ｋ）＝C1（ｋ−１）＋μｅ（ｋ−１）V1 （ｋ＋１）＋μｅ（ｋ）V1（ｋ）＝C1 （ｋ−２）＋μｅ（ｋ−２）V1（ｋ−２）＋ μｅ（ｋ−１）V1（ｋ−１）＋μｅ（ｋ） V1（ｋ） 等に展開される。このようにすると、C1は例えば式 C1（ｋ＋１）＝C1（ｋ−１）＋μ〔ｅ（ｋ −１）V1（ｋ−１）＋ｅ（ｋ）V1（ｋ）〕 を用いて、大カッコ内の量が当該時点で既知であるなら
入力信号の２サンプル期間毎に１度だけ調整されればよ
いことがわかる。実際にはV1（ｋ−１）＝V2（ｋ）であ
るから量V1（ｋ−１）はフィルタ内に残っており、保存
する必要がある量はｅ（ｋ−１）のみである。同様に量
ｅ（ｋ−２）及びｅ（ｋ−１）が保存されるなら（そし
て量V1（ｋ−２）＝V3（ｋ）が残るようフィルタが少な
くとも３段からなるならば）前記の関連する式を用いて
C1は入力信号の３サンプル毎に１度だけ調整されるよう
にしうる。上記の大カッコ内の量（及びC1が２サンプル
期間に１度よりも低頻度に調整される場合にはその対応
する量）は、「積の和」の形式である。これは丁度トラ
ンスバーサルフィルタにより行なわれる計算の形式であ
る。従って例えばフィルタ自体により単に重み付け係数
C1及びC2それぞれを量ｅ（ｋ）及びｅ（ｋ−１）で置き
換え、他の重み付け係数をゼロとすることで前記の大カ
ッコ内愛の量を求めることができる。
例えば重み付け係数CNについても同様にして、次の式
が得られる。
が得られる。
CN（ｋ＋１）＝CN（ｋ）＋μｅ（ｋ）VN （ｋ）＝CN（ｋ−１）＋μｅ（ｋ−１）VN （ｋ＋１）＋μｅ（ｋ）VN（ｋ）＝CN（ｋ −２）＋μｅ（ｋ−２）VN（ｋ−２）＋μｅ （ｋ−１）（ｋ−１）VN（ｋ−１）＋μｅ （ｋ）VN（ｋ） この場合フィルタが丁度Ｎ段からなるならば、サンプ
ル期間ｋにおいてVN（ｋ）はフィルタ内にあるが、量VN
（ｋ−１）,VN（ｋ−２）等は端から失われる。上記の
式の１つを用いてCNを入力信号のｎサンプル期間毎に１
度調整し前記出力信号をそれぞれ各信号サンプルがフィ
ルタに供給される毎に発生するには、フィルタは量V
N（ｋ−１），…,VN（ｋ−（ｎ−１））が必要でなくな
るまで失なわれないようＮ段に続いて少なくとも（ｎ−
１）の段を備える必要がある。このようにすると、量
〔ｅ（ｋ）VN（ｋ）＋ｅ（ｋ−１）VN（ｋ−１）＋…＋
ｅ（ｋ−（ｎ−１））VN（ｋ−（ｎ−１））〕は前述の
方法と同様にして、つまり係数CN,CN+1,…,CN+n-1をそ
れぞれ量ｅ（Ｋ）,e（ｋ−１），…,e（ｋ−（ｎ−
１））で置き換え、残りの係数をゼロとすることでフィ
ルタにより求められる。しかし場合により別の段が（ｎ
−１）段未満しか設けられていなくても良好な結果が得
られることがあり、連続するＮ段の少なくとも一部に対
応する係数の補正値は利用しうる全ての情報より少ない
情報から導かれ、「最古の」この情報は実際には用いら
れない。
ル期間ｋにおいてVN（ｋ）はフィルタ内にあるが、量VN
（ｋ−１）,VN（ｋ−２）等は端から失われる。上記の
式の１つを用いてCNを入力信号のｎサンプル期間毎に１
度調整し前記出力信号をそれぞれ各信号サンプルがフィ
ルタに供給される毎に発生するには、フィルタは量V
N（ｋ−１），…,VN（ｋ−（ｎ−１））が必要でなくな
るまで失なわれないようＮ段に続いて少なくとも（ｎ−
１）の段を備える必要がある。このようにすると、量
〔ｅ（ｋ）VN（ｋ）＋ｅ（ｋ−１）VN（ｋ−１）＋…＋
ｅ（ｋ−（ｎ−１））VN（ｋ−（ｎ−１））〕は前述の
方法と同様にして、つまり係数CN,CN+1,…,CN+n-1をそ
れぞれ量ｅ（Ｋ）,e（ｋ−１），…,e（ｋ−（ｎ−
１））で置き換え、残りの係数をゼロとすることでフィ
ルタにより求められる。しかし場合により別の段が（ｎ
−１）段未満しか設けられていなくても良好な結果が得
られることがあり、連続するＮ段の少なくとも一部に対
応する係数の補正値は利用しうる全ての情報より少ない
情報から導かれ、「最古の」この情報は実際には用いら
れない。
各サンプル期間において順次行なわれる計算量を減ら
すために、前記出力信号がそれぞれフィルタに供給され
る信号サンプル毎に発生される場合には、ｎ＝Ｎとし、
フィルタに供給されるサンプル毎に係数の補正値が１つ
導かれるようにできる。しかし、場合によってはそして
Ｎが偶数であるなら例えばｎ＝N/2としフィルタに供給
されるサンプル毎にそれぞれの係数の２つの補正値が導
かれるようにする別の方法が好ましいこともある。これ
によりフィルタの段の総数を減らせる。
すために、前記出力信号がそれぞれフィルタに供給され
る信号サンプル毎に発生される場合には、ｎ＝Ｎとし、
フィルタに供給されるサンプル毎に係数の補正値が１つ
導かれるようにできる。しかし、場合によってはそして
Ｎが偶数であるなら例えばｎ＝N/2としフィルタに供給
されるサンプル毎にそれぞれの係数の２つの補正値が導
かれるようにする別の方法が好ましいこともある。これ
によりフィルタの段の総数を減らせる。
また本発明は、フィルタへの入力信号が多重化形式で
ある場合にはいわゆる「決定フィードバック」フィルタ
の重み付け係数を調整するのに用いられる。特に前記出
力信号がそれぞれフィルタに供給される信号サンプル対
毎に発生され、前記信号サンプルは１つおきに決定素子
を介して前記出力信号から及び外部信号源からそれぞれ
導かれるようにできる。
ある場合にはいわゆる「決定フィードバック」フィルタ
の重み付け係数を調整するのに用いられる。特に前記出
力信号がそれぞれフィルタに供給される信号サンプル対
毎に発生され、前記信号サンプルは１つおきに決定素子
を介して前記出力信号から及び外部信号源からそれぞれ
導かれるようにできる。
また本発明によれば、最小平均自乗アルゴリズムによ
る決定フィードバックフィルタ回路配置のＮ段に対応す
る重み付け係数を調整する方法であって、前記フィルタ
回路配置は共通の出力を有する第１及び第２のトランス
バーサルフィルタからなり、前記共通の出力は決定素子
を介して第２のトランスバーサルフィルタの入力に接続
され、第１のトランスバーサルフィルタの連続するＸ段
と第２のトランスバーサルフィルタの連続するＹ段とが
合わさって前記Ｎ段を構成し、信号サンプルは順次第１
のトランスバーサルフィルタに供給され、前記共通の出
力に現われる出力信号と決定素子出力に現われる対応す
る信号との差が決定され、前記差と１つの前記トランス
バーサルフィルタの段の現内容との積から得られる補正
値はそれぞれ前記重み付け係数の各々に適用され、前記
共通の出力に現われる前記出力信号の各々は、Ｘ個の前
記サンプルと前記重み付け係数により重み付けられてい
る第２のトランスバーサルフィルタに供給される決定素
子出力から導かれるＹ個の信号とからなるそれぞれのグ
ループから得られるようにしてなる重み付け係数の調整
回路であって、第１のトランスバーサルフィルタは前記
連続するＸ段に続く少なくとも１段の別の段を有し、第
２のトランスバーサルフィルタは前記連続するＹ段に続
く少なくとも１段の別の段を有し、前記別の段に対応す
る重み付け係数は前記共通の出力に現われる前記出力信
号の発生毎にゼロとされ、Ｎ個の係数の各々は１より大
なるｎについて第１のトランスバーサルフィルタに供給
されるｎサンプル毎に１度だけ調整され、第１のトラン
スバーサルフィルタのＸ段のうちの１段に対応する重み
付け係数の各補正値は、複数の前記差を表わす値がそれ
ぞれの重み付け係数として第１のトランスバーサルフィ
ルタに入力され残りの重み付け係数が全てゼロとされた
後に第１のトランスバーサルフィルタの出力から導か
れ、第２のトランスバーサルフィルタのＹ段のうちの１
段に対応する重み付け係数の各補正値は、複数の前記差
を表わす値がそれぞれの重み付け係数として第２のトラ
ンスバーサルフィルタに入力され残りの重み付け係数が
全てゼロにされた後に第２のトランスバーサルフィルタ
の出力から導かれることを特徴とする重み付け係数の調
整方法が提供される。
る決定フィードバックフィルタ回路配置のＮ段に対応す
る重み付け係数を調整する方法であって、前記フィルタ
回路配置は共通の出力を有する第１及び第２のトランス
バーサルフィルタからなり、前記共通の出力は決定素子
を介して第２のトランスバーサルフィルタの入力に接続
され、第１のトランスバーサルフィルタの連続するＸ段
と第２のトランスバーサルフィルタの連続するＹ段とが
合わさって前記Ｎ段を構成し、信号サンプルは順次第１
のトランスバーサルフィルタに供給され、前記共通の出
力に現われる出力信号と決定素子出力に現われる対応す
る信号との差が決定され、前記差と１つの前記トランス
バーサルフィルタの段の現内容との積から得られる補正
値はそれぞれ前記重み付け係数の各々に適用され、前記
共通の出力に現われる前記出力信号の各々は、Ｘ個の前
記サンプルと前記重み付け係数により重み付けられてい
る第２のトランスバーサルフィルタに供給される決定素
子出力から導かれるＹ個の信号とからなるそれぞれのグ
ループから得られるようにしてなる重み付け係数の調整
回路であって、第１のトランスバーサルフィルタは前記
連続するＸ段に続く少なくとも１段の別の段を有し、第
２のトランスバーサルフィルタは前記連続するＹ段に続
く少なくとも１段の別の段を有し、前記別の段に対応す
る重み付け係数は前記共通の出力に現われる前記出力信
号の発生毎にゼロとされ、Ｎ個の係数の各々は１より大
なるｎについて第１のトランスバーサルフィルタに供給
されるｎサンプル毎に１度だけ調整され、第１のトラン
スバーサルフィルタのＸ段のうちの１段に対応する重み
付け係数の各補正値は、複数の前記差を表わす値がそれ
ぞれの重み付け係数として第１のトランスバーサルフィ
ルタに入力され残りの重み付け係数が全てゼロとされた
後に第１のトランスバーサルフィルタの出力から導か
れ、第２のトランスバーサルフィルタのＹ段のうちの１
段に対応する重み付け係数の各補正値は、複数の前記差
を表わす値がそれぞれの重み付け係数として第２のトラ
ンスバーサルフィルタに入力され残りの重み付け係数が
全てゼロにされた後に第２のトランスバーサルフィルタ
の出力から導かれることを特徴とする重み付け係数の調
整方法が提供される。
図示のトランスバーサルフィルタ回路配置は、遅延線
つまり（Ｎ＋ｎ−１）段を有するシフトレジスタ２と、
レジスタ２の各段に対応するそれぞれの乗算器からなる
乗算器アレイ３と、アレイ３の全ての乗算器の出力を合
わせて加算してその結果を出力５に出力する加算器４と
からなる適宜のトランスバーサルフィルタ１からなる。
アレイ３の各乗算器は、レジスタ２の対応する段の出力
と接続する第１の入力と、多重入力６のそれぞれのビッ
トラインのグループから供給を受ける第２の入力とを有
し、レジスタ２の対応する段の内容に、動作時入力６の
それぞれのビットラインのグループに供給される（ディ
ジタル）量を乗算する。シフトレジスタ２のシリアル入
力７は、シフトレジスタ２の各段の記憶容量と同じく多
ビット型である。入力６には、２位式マルチプレクサ10
を介して第１の補助レジスタ８と第２の補助レジスタ９
のパラレル出力が代替的に供給される。レジスタ８及び
９の各々は、アレイ３の各乗算器に対応して多ビット記
憶段を有し、マルチプレクサが該当するレジスタ８又は
９を入力６に接続すると、各段の内容が対応する乗算器
に供給を行なう入力６のビットラインに供給される。従
ってレジスタ２の段の内容は、レジスタ８又は９の対応
する段の内容により重み付けがなされ、その結果が加算
器４で合算される。（クロック駆動）シフトレジスタ２
の入力７には、入力端子11から対応してクロック駆動さ
れるサンプリングアナログディジタル変換器12を介して
供給がされる。入力端子11は外部信号源（図示せず）の
出力と接続される。従って入力７には、端子11に供給さ
れたアナログ入力信号をディジタル形式とした一連のサ
ンプルＶが供給される。これらのサンプルはクロック駆
動により順次レジスタ２を通り、出力５においてディジ
タル形式の対応する波された信号サンプルを発生せし
める。
つまり（Ｎ＋ｎ−１）段を有するシフトレジスタ２と、
レジスタ２の各段に対応するそれぞれの乗算器からなる
乗算器アレイ３と、アレイ３の全ての乗算器の出力を合
わせて加算してその結果を出力５に出力する加算器４と
からなる適宜のトランスバーサルフィルタ１からなる。
アレイ３の各乗算器は、レジスタ２の対応する段の出力
と接続する第１の入力と、多重入力６のそれぞれのビッ
トラインのグループから供給を受ける第２の入力とを有
し、レジスタ２の対応する段の内容に、動作時入力６の
それぞれのビットラインのグループに供給される（ディ
ジタル）量を乗算する。シフトレジスタ２のシリアル入
力７は、シフトレジスタ２の各段の記憶容量と同じく多
ビット型である。入力６には、２位式マルチプレクサ10
を介して第１の補助レジスタ８と第２の補助レジスタ９
のパラレル出力が代替的に供給される。レジスタ８及び
９の各々は、アレイ３の各乗算器に対応して多ビット記
憶段を有し、マルチプレクサが該当するレジスタ８又は
９を入力６に接続すると、各段の内容が対応する乗算器
に供給を行なう入力６のビットラインに供給される。従
ってレジスタ２の段の内容は、レジスタ８又は９の対応
する段の内容により重み付けがなされ、その結果が加算
器４で合算される。（クロック駆動）シフトレジスタ２
の入力７には、入力端子11から対応してクロック駆動さ
れるサンプリングアナログディジタル変換器12を介して
供給がされる。入力端子11は外部信号源（図示せず）の
出力と接続される。従って入力７には、端子11に供給さ
れたアナログ入力信号をディジタル形式とした一連のサ
ンプルＶが供給される。これらのサンプルはクロック駆
動により順次レジスタ２を通り、出力５においてディジ
タル形式の対応する波された信号サンプルを発生せし
める。
出力５は２位式デマルチプレクサ13を介して、乗算器
14の入力か決定素子15の入力及び減算器16の第１の入力
の両方かへ代替的に接続される。決定素子15の出力は、
出力17及び減算器16の第２の入力に供給される。決定素
子15は公知の方法で出力５から入力へ供給される歪のあ
る可能性を有する信号に基づいてそれらの信号がかかる
歪のない理想的なものであるかの決定を行ない、その決
定結果を出力する。決定結果は出力17に供給される。決
定は例えば、変換器12の出力信号が歪のない場合に有す
る全ての可能な値を基準として行なわれてもよく、ある
いはまた例えば歪んだ形のものが入力端子11に周期的に
供給される標準的信号の歪を有さない形のものを基準と
して行なわれてもよい。決定素子15の順次の出力信号と
フィルタ１の出力５に出される対応する信号との差ｅが
減算器16により計算され、クロック駆動により順次シリ
アル入力19を介してシフトレジスタ18内へ送られる。シ
フトレジスタ18はｎ段を有し、そのパラレル出力20はレ
ジスタ８の右側のｎ段のパラレル入力21に接続される。
レジスタ８の残りの左側（Ｎ−１）段は持続的にゼロが
ロードされる。レジスタ８の右側のｎ段はアレイ３の右
側端のｎ個の乗算器に対応する。
14の入力か決定素子15の入力及び減算器16の第１の入力
の両方かへ代替的に接続される。決定素子15の出力は、
出力17及び減算器16の第２の入力に供給される。決定素
子15は公知の方法で出力５から入力へ供給される歪のあ
る可能性を有する信号に基づいてそれらの信号がかかる
歪のない理想的なものであるかの決定を行ない、その決
定結果を出力する。決定結果は出力17に供給される。決
定は例えば、変換器12の出力信号が歪のない場合に有す
る全ての可能な値を基準として行なわれてもよく、ある
いはまた例えば歪んだ形のものが入力端子11に周期的に
供給される標準的信号の歪を有さない形のものを基準と
して行なわれてもよい。決定素子15の順次の出力信号と
フィルタ１の出力５に出される対応する信号との差ｅが
減算器16により計算され、クロック駆動により順次シリ
アル入力19を介してシフトレジスタ18内へ送られる。シ
フトレジスタ18はｎ段を有し、そのパラレル出力20はレ
ジスタ８の右側のｎ段のパラレル入力21に接続される。
レジスタ８の残りの左側（Ｎ−１）段は持続的にゼロが
ロードされる。レジスタ８の右側のｎ段はアレイ３の右
側端のｎ個の乗算器に対応する。
乗算器14はフィルタ出力５から供給された信号に固定
常数値μを乗算し、乗算結果を加算器23の一方の入力22
へ供給する。加算器23の他方の入力24には、レジスタ９
の左側のＮ段のうち選択された１段の内容がＮ位式マル
チプレクサ25を介して供給される。これらの左側のＮ段
は、（全体では（Ｎ＋ｎ−１）個の乗算器を含む）アレ
イの左側端のＮ個の乗算器に対応する。レジスタ９の残
りの段には持続的にゼロがロードされる。加算器23の出
力は、レジスタ９の左側のＮ段のうち選択された１段の
入力へＮ位式デマルチプレクサ26を介して供給される。
マルチプレクサ25及びデマルチプレクサ26により選択さ
れる段は常に同一である。前記左側のＮ段の各々はそれ
ぞれロード信号入力（図示せず）を有し、所与の時点で
デマルチプレクサ26により選択される段は、デマルチプ
レクサ26を介してデマルチプレクサ26の別のビット入力
27に接続されるロード信号入力を有する。マルチプレク
サ25及びデマルチプレクサ26の制御又は選択信号入力28
及び29はそれぞれ、容量Ｎを有するカウンタ31の出力30
から供給を受ける。カウンタ31のボロー信号出力32は、
レジスタ８のパラレルロード入力34に接続される。従っ
てレジスタ８には、カウンタ31がマルチプレクサ25及び
デマルチプレクサ26を制御してレジスタ９の第Ｎ段を選
択せしめる状態に変化する（デクリメント）毎にロード
がなされる。
常数値μを乗算し、乗算結果を加算器23の一方の入力22
へ供給する。加算器23の他方の入力24には、レジスタ９
の左側のＮ段のうち選択された１段の内容がＮ位式マル
チプレクサ25を介して供給される。これらの左側のＮ段
は、（全体では（Ｎ＋ｎ−１）個の乗算器を含む）アレ
イの左側端のＮ個の乗算器に対応する。レジスタ９の残
りの段には持続的にゼロがロードされる。加算器23の出
力は、レジスタ９の左側のＮ段のうち選択された１段の
入力へＮ位式デマルチプレクサ26を介して供給される。
マルチプレクサ25及びデマルチプレクサ26により選択さ
れる段は常に同一である。前記左側のＮ段の各々はそれ
ぞれロード信号入力（図示せず）を有し、所与の時点で
デマルチプレクサ26により選択される段は、デマルチプ
レクサ26を介してデマルチプレクサ26の別のビット入力
27に接続されるロード信号入力を有する。マルチプレク
サ25及びデマルチプレクサ26の制御又は選択信号入力28
及び29はそれぞれ、容量Ｎを有するカウンタ31の出力30
から供給を受ける。カウンタ31のボロー信号出力32は、
レジスタ８のパラレルロード入力34に接続される。従っ
てレジスタ８には、カウンタ31がマルチプレクサ25及び
デマルチプレクサ26を制御してレジスタ９の第Ｎ段を選
択せしめる状態に変化する（デクリメント）毎にロード
がなされる。
構成要素2,10,12,13,18及び31には、図示のクロック
／制御信号発生器35の出力A,B,C,D及びＥからのクロッ
ク／制御信号が供給される。これらの信号間の時間的関
係は、第２図に示されている。信号Ａはアナログディジ
タル変換器12のサンプリング制御信号入力36と遅延線つ
まりシフトレジスタ２のクロック信号入力37に供給さ
れ、信号Ａの立ち上がりエッジ毎に入力11に供給された
信号のサンプルがとられ、ディジタル形式に変換され、
クロック駆動によりレジスタ２の第１段へ入れられる。
信号Ｂは、マルチプレクサ10及びデマルチプレクサ13の
選択信号入力38及び39に供給される。信号Ｂがハイレベ
ルであると、マルチプレクサ10はレジスタ９のパラレル
出力を入力６に接続し、デマルチプレクサ13は出力６を
決定装置15及び減算器16に接続する。これらのマルチプ
レクサ及びデマルチプレクサは信号Ｂがローになると他
の選択を行なう。
／制御信号発生器35の出力A,B,C,D及びＥからのクロッ
ク／制御信号が供給される。これらの信号間の時間的関
係は、第２図に示されている。信号Ａはアナログディジ
タル変換器12のサンプリング制御信号入力36と遅延線つ
まりシフトレジスタ２のクロック信号入力37に供給さ
れ、信号Ａの立ち上がりエッジ毎に入力11に供給された
信号のサンプルがとられ、ディジタル形式に変換され、
クロック駆動によりレジスタ２の第１段へ入れられる。
信号Ｂは、マルチプレクサ10及びデマルチプレクサ13の
選択信号入力38及び39に供給される。信号Ｂがハイレベ
ルであると、マルチプレクサ10はレジスタ９のパラレル
出力を入力６に接続し、デマルチプレクサ13は出力６を
決定装置15及び減算器16に接続する。これらのマルチプ
レクサ及びデマルチプレクサは信号Ｂがローになると他
の選択を行なう。
信号Ｃはシフトレジスタ18のクロック信号入力40に供
給され、減算器16の出力は信号Ｃの立ち上がりエッジ毎
にレジスタ18の第１段にロードされる。信号Ｄは、（サ
イクリック）カウンタ31のクロック信号入力41に入力さ
れ、カウンタ31の計算値は信号Ｄの立ち上がりエッジ毎
にデクリメントされる。信号Ｅはデマルチプレクサ26の
ビットライン入力27に供給され、デマルチプレクサ26に
より選択されているレジスタ９の段に、信号Ｅの立ち上
がりエッジ毎に加算器23の出力がロードされる。
給され、減算器16の出力は信号Ｃの立ち上がりエッジ毎
にレジスタ18の第１段にロードされる。信号Ｄは、（サ
イクリック）カウンタ31のクロック信号入力41に入力さ
れ、カウンタ31の計算値は信号Ｄの立ち上がりエッジ毎
にデクリメントされる。信号Ｅはデマルチプレクサ26の
ビットライン入力27に供給され、デマルチプレクサ26に
より選択されているレジスタ９の段に、信号Ｅの立ち上
がりエッジ毎に加算器23の出力がロードされる。
動作時入力11に供給される信号の一連のディジタルサ
ンプルＶは、信号Ａの制御を受けてシフトレジスタつま
り遅延線２内へクロック駆動により入れられる。各サン
プル期間の前半（信号Ｂはハイ）において、フィルタ１
の対応する出力Ｉはレジスタ９の内容をそれぞれの重み
付け係数Ｃとして用いて決定素子15による処理後出力17
に出される。また決定素子15の入力信号Ｖと出力信号Ｉ
との差（ｅ）＝Ｉ−Ｖは信号Ｃの制御を受けてシフトレ
ジスタ18内へクロック駆動により入れられる。レジスタ
２中最大限初めのＮ段中のサンプルのみが出力17の信号
に寄与する。これはレジスタ２の残りの段に対応するレ
ジスタ９の段の内容は常にゼロであるためである。従っ
て回路配置は、レジスタ２はＮより多くの段からなると
はいえ、実際にはＮタップフィルタとして動作する。
ンプルＶは、信号Ａの制御を受けてシフトレジスタつま
り遅延線２内へクロック駆動により入れられる。各サン
プル期間の前半（信号Ｂはハイ）において、フィルタ１
の対応する出力Ｉはレジスタ９の内容をそれぞれの重み
付け係数Ｃとして用いて決定素子15による処理後出力17
に出される。また決定素子15の入力信号Ｖと出力信号Ｉ
との差（ｅ）＝Ｉ−Ｖは信号Ｃの制御を受けてシフトレ
ジスタ18内へクロック駆動により入れられる。レジスタ
２中最大限初めのＮ段中のサンプルのみが出力17の信号
に寄与する。これはレジスタ２の残りの段に対応するレ
ジスタ９の段の内容は常にゼロであるためである。従っ
て回路配置は、レジスタ２はＮより多くの段からなると
はいえ、実際にはＮタップフィルタとして動作する。
各サンプル期間の後半（信号Ｂはロー）において、レ
ジスタ８の内容ｅは、フィルタ重み付け係数に用いられ
る。（レジスタ２中最大限終わりのｎ段中のサンプルの
みが、乗算器14に供給される出力信号に寄与する。これ
はレジスタ２の残りの段に対応するレジスタ８の内容が
常にゼロであるためである）。乗算器14の出力は、信号
Ｅの制御のもとで、カウンタ31の制御に応じマルチプレ
クサ25及びデマルチプレクサ26により選択されているレ
ジスタ９の段中の重み付け係数を補正するのに用いられ
る。カウンタ31は信号Ｄにより各サンプル期間に１度ク
ロック駆動されるから、レジスタ９内に記憶されるＮ個
の係数は信号サンプル期間毎に１つずつ巡回的に補正さ
れていき、レジスタ８の内容はＮ番目の係数のそれぞれ
の補正に先行してレジスタ18の現内容に設定される。種
々の信号のタイミングの関係から、レジスタ９内のＮ個
の係数の各々は前記の式に定められるようにしてＮサン
プル期間に一度補正されることがわかる。ｎ＝Ｎならば
最大数の信号サンプル及びエラーが各係数の補正のため
に用いられるが、前述の如く場合によってはこの数より
少なくても、少なくともある係数の補正については良好
な結果が得られる。つまり、場合によってはｎがＮ未満
であっても良好な結果が得られる。
ジスタ８の内容ｅは、フィルタ重み付け係数に用いられ
る。（レジスタ２中最大限終わりのｎ段中のサンプルの
みが、乗算器14に供給される出力信号に寄与する。これ
はレジスタ２の残りの段に対応するレジスタ８の内容が
常にゼロであるためである）。乗算器14の出力は、信号
Ｅの制御のもとで、カウンタ31の制御に応じマルチプレ
クサ25及びデマルチプレクサ26により選択されているレ
ジスタ９の段中の重み付け係数を補正するのに用いられ
る。カウンタ31は信号Ｄにより各サンプル期間に１度ク
ロック駆動されるから、レジスタ９内に記憶されるＮ個
の係数は信号サンプル期間毎に１つずつ巡回的に補正さ
れていき、レジスタ８の内容はＮ番目の係数のそれぞれ
の補正に先行してレジスタ18の現内容に設定される。種
々の信号のタイミングの関係から、レジスタ９内のＮ個
の係数の各々は前記の式に定められるようにしてＮサン
プル期間に一度補正されることがわかる。ｎ＝Ｎならば
最大数の信号サンプル及びエラーが各係数の補正のため
に用いられるが、前述の如く場合によってはこの数より
少なくても、少なくともある係数の補正については良好
な結果が得られる。つまり、場合によってはｎがＮ未満
であっても良好な結果が得られる。
例として、第３図はＮ＝ｎ＝３に対する４つの連続す
るサンプル期間k,k＋1,k＋２及びｋ＋３における、シフ
トレジスタ２の段の内容V,その下に該当するサンプル期
間の前半及び後半において用いられる対応する重み付け
係数を示す。V1（ｋ）はサンプル期間ｋでのレジスタの
第１段の内容であり、ｅ（ｋ）＝Ｉ（ｋ）−Ｖ（ｋ）は
そのサンプル期間の前半における減算器16の対応する出
力である。サンプル期間ｋの後半では乗算器14の出力は
μ〔ｅ（ｋ）V1（ｋ−２）＋ｅ（ｋ−１）V1（ｋ−３）
＋ｅ（ｋ−２）V1（ｋ−４）〕，つまりレジスタの第３
段で重み付け係数C3に必要な補正値である。同様にサン
プル期間ｋ＋1,k＋２及びｋ＋３の後半においては乗算
器14の出力は、レジスタ２の第２段（C2），第１段
（C1）及び第３段（C3）の重み付け係数で必要な補正値
である。
るサンプル期間k,k＋1,k＋２及びｋ＋３における、シフ
トレジスタ２の段の内容V,その下に該当するサンプル期
間の前半及び後半において用いられる対応する重み付け
係数を示す。V1（ｋ）はサンプル期間ｋでのレジスタの
第１段の内容であり、ｅ（ｋ）＝Ｉ（ｋ）−Ｖ（ｋ）は
そのサンプル期間の前半における減算器16の対応する出
力である。サンプル期間ｋの後半では乗算器14の出力は
μ〔ｅ（ｋ）V1（ｋ−２）＋ｅ（ｋ−１）V1（ｋ−３）
＋ｅ（ｋ−２）V1（ｋ−４）〕，つまりレジスタの第３
段で重み付け係数C3に必要な補正値である。同様にサン
プル期間ｋ＋1,k＋２及びｋ＋３の後半においては乗算
器14の出力は、レジスタ２の第２段（C2），第１段
（C1）及び第３段（C3）の重み付け係数で必要な補正値
である。
参照番号1,8,9及び10の素子の組み合わせに対応する
アーキテクチュアを有する集積回路が、Inmosより型番A
100により市販されており、かかる集積回路はこれらの
構成要素を実現するのに用いられる。その場合クロック
／制御信号発生器35,マルチプレクサ25,デマルチプレク
サ26及びカウンタ31の回路配置は、前記集積回路ではレ
ジスタ８及び９の種々の段は回路に適切なアドレス信号
を印加することでアクセスされねばならないということ
に鑑みて若干変形する必要がある。
アーキテクチュアを有する集積回路が、Inmosより型番A
100により市販されており、かかる集積回路はこれらの
構成要素を実現するのに用いられる。その場合クロック
／制御信号発生器35,マルチプレクサ25,デマルチプレク
サ26及びカウンタ31の回路配置は、前記集積回路ではレ
ジスタ８及び９の種々の段は回路に適切なアドレス信号
を印加することでアクセスされねばならないということ
に鑑みて若干変形する必要がある。
上記においては、入力11に供給される信号の各サンプ
ル期間毎にレジスタ９のＮ個の係数のうちの１個が調整
される。実際には所望の場合、各サンプル期間毎に複数
の係数を調整して、レジスタ２のＮを超過する段数を減
らしつつ各係数の調整に最大限の情報を利用し続けられ
るようにできる。ただしこの場合各サンプル期間中によ
り多くの演算を行なう必要がある。第４図は、各サンプ
ル期間の後半においてＮ個の係数中の２個を調整する方
法を示す、第３図と同様の図である。この例ではレジス
タ２は５段からなるが、Ｎ＝４であり各係数ｎ＝２サン
プル期間毎に１度調整される。サンプル期間ｋ中におい
てエラー信号ｅ（ｋ）はフィルタ出力から得られた後
で、エラー信号ｅ（ｋ）はレジスタ２の第４段の重み付
け係数として用いられ、ｅ（ｋ−１）は第５段の重み付
け係数として用いられる。従って乗算器14の出力はμ
〔ｅ（ｋ）V1（ｋ−３）＋ｅ（ｋ−１）V1（ｋ−
４）〕，つまりレジスタ２の第４段の重み付け係数C4に
必要な補正値である。またやはりサンプル期間ｋにおい
てエラー信号ｅ（ｋ）及びｅ（ｋ−１）がそれぞれレジ
スタ２の第３段及び第４段の重み付け係数として用いら
れ、レジスタ２の第３段の重み付け係数C3に必要な補正
値が得られる。次のサンプル期間において、エラー信号
ｅ（ｋ＋１）がフィルタ出力から得られた後で、エラー
信号ｅ（ｋ）及びｅ（ｋ−１）は再びそれぞれレジスタ
２の第３段及び第４段の重み付け係数として用いられ、
レジスタ２の第２段の重み付け係数C2に必要な補正値が
得られる。ついでやはりサンプル期間（ｋ＋１）中にお
いてエラー信号ｅ（ｋ）及びｅ（ｋ−１）はレジスタ２
の第２段及び第３段の重み付け係数として用いられてレ
ジスタ２の第１段の重み付け係数C1に必要な補正値が得
られる。次のサンプル期間ではC4及びC3が再び補正さ
れ、というようにさらに同様にして続く。第１図の回路
配置及びそこでの種々のタイミングの相互関係は、第４
図の動作を行なうには僅かに変形する必要があるが、そ
の変形は当業者には容易である。
ル期間毎にレジスタ９のＮ個の係数のうちの１個が調整
される。実際には所望の場合、各サンプル期間毎に複数
の係数を調整して、レジスタ２のＮを超過する段数を減
らしつつ各係数の調整に最大限の情報を利用し続けられ
るようにできる。ただしこの場合各サンプル期間中によ
り多くの演算を行なう必要がある。第４図は、各サンプ
ル期間の後半においてＮ個の係数中の２個を調整する方
法を示す、第３図と同様の図である。この例ではレジス
タ２は５段からなるが、Ｎ＝４であり各係数ｎ＝２サン
プル期間毎に１度調整される。サンプル期間ｋ中におい
てエラー信号ｅ（ｋ）はフィルタ出力から得られた後
で、エラー信号ｅ（ｋ）はレジスタ２の第４段の重み付
け係数として用いられ、ｅ（ｋ−１）は第５段の重み付
け係数として用いられる。従って乗算器14の出力はμ
〔ｅ（ｋ）V1（ｋ−３）＋ｅ（ｋ−１）V1（ｋ−
４）〕，つまりレジスタ２の第４段の重み付け係数C4に
必要な補正値である。またやはりサンプル期間ｋにおい
てエラー信号ｅ（ｋ）及びｅ（ｋ−１）がそれぞれレジ
スタ２の第３段及び第４段の重み付け係数として用いら
れ、レジスタ２の第３段の重み付け係数C3に必要な補正
値が得られる。次のサンプル期間において、エラー信号
ｅ（ｋ＋１）がフィルタ出力から得られた後で、エラー
信号ｅ（ｋ）及びｅ（ｋ−１）は再びそれぞれレジスタ
２の第３段及び第４段の重み付け係数として用いられ、
レジスタ２の第２段の重み付け係数C2に必要な補正値が
得られる。ついでやはりサンプル期間（ｋ＋１）中にお
いてエラー信号ｅ（ｋ）及びｅ（ｋ−１）はレジスタ２
の第２段及び第３段の重み付け係数として用いられてレ
ジスタ２の第１段の重み付け係数C1に必要な補正値が得
られる。次のサンプル期間ではC4及びC3が再び補正さ
れ、というようにさらに同様にして続く。第１図の回路
配置及びそこでの種々のタイミングの相互関係は、第４
図の動作を行なうには僅かに変形する必要があるが、そ
の変形は当業者には容易である。
フィルタの整列時間を最小限にするためには重み付け
係数Ｃの調整は前述の如くそのために必要な補正値が計
算されたなら即座に行なわれるのが好ましい。しかし場
合によってはｍを１より大として複数の係数をｍサンプ
ル期間毎に調整しても良好な結果が得られる。例えば第
１図の実施例は、レジスタ９内のＮ個の係数全てが、レ
ジスタ18の内容のレジスタ８への書き込み毎にグループ
として調整されるよう変形することができる。
係数Ｃの調整は前述の如くそのために必要な補正値が計
算されたなら即座に行なわれるのが好ましい。しかし場
合によってはｍを１より大として複数の係数をｍサンプ
ル期間毎に調整しても良好な結果が得られる。例えば第
１図の実施例は、レジスタ９内のＮ個の係数全てが、レ
ジスタ18の内容のレジスタ８への書き込み毎にグループ
として調整されるよう変形することができる。
本発明を単純な線形フィルタに関連して説明してきた
が、本発明は例えば決定フィードバック型のフィルタに
適用することも可能である。このために、第１図のフィ
ルタ１及び参照番号８−10,13,14,23,25,27及び31とそ
れらの相互接続の複製を作って二重にする。フィルタ１
の複製がフィルタ回路配置のフィードバック要素をな
す。特にフィルタ１の複製の入力７は出力17から符号逆
転器を介して供給を受け、第１図の出力５とデマルチプ
レクサ13との間に別の加算器（図示せず）の入力から出
力への信号路を設けてもよい。第１図中で決定回路15及
び減算器16に接続される出力に対応するデマルチプレク
サ13の複製における出力は、前記別の加算器の他方の入
力に接続され、レジスタ18の出力はレジスタ８の複製の
パラレル入力にも接続される。かかる場合カウンタ31と
その複製は同調して動作するよう構成されるので常に互
いに等しい。所望ならばこれらのカウンタは単一の共通
なカウンタにより置き換えられる。符号逆転器が設けら
れているため各入力信号サンプル期間の前半において、
出力17における適宜重み付けられたＮ個の以前の信号Ｉ
が前記別の加算器においてレジスタ２内に現在ある適宜
重み付けられたＮ個の最新の入力信号サンプルから減算
され、その結果がマルチプレクサ13を介して決定素子15
及び減算器16へ供給される。各信号サンプル期間の後半
においてレジスタ９の係数は前記と全く同様に調整され
る。さらにレイスタ９の複製において係数９は同じ方法
で調整され、同じエラー値ｅがアレイ３とその複製の係
数として用いられる。説明のため第５図に順次、第３図
に示された第１のサンプル期間に対応する所与のサンプ
ル期間における、レジスタ２及びその複製（並置）のそ
れぞれの内容Ｖ及びＶ′と、アンプル期間の前半にアレ
イ３及びその複製で用いられるそれぞれの重み付け係数
Ｃ及びＣ′と、サンプル期間の後半にアレイ３及びその
複製で用いられるそれぞれの重み付け係数ｅとを示す。
ただしV1′（ｋ）＝−Ｉ（ｋ−１）である。この例では
値３がフィルタ１及びその複製の両方におけるＮ及びｎ
として選定されたが、他の値を用いてもよく、またＮは
ｎと異なっていてもよい。実際フィルタ１に対し選択さ
れるＮの値（例えばＸ）は、フィルタ１の複製に対し選
択されるＮの値（例えばＹ）と異ならせて、Ｘ＋Ｙをと
もに調整される係数の個数Ｎとすることができる。
が、本発明は例えば決定フィードバック型のフィルタに
適用することも可能である。このために、第１図のフィ
ルタ１及び参照番号８−10,13,14,23,25,27及び31とそ
れらの相互接続の複製を作って二重にする。フィルタ１
の複製がフィルタ回路配置のフィードバック要素をな
す。特にフィルタ１の複製の入力７は出力17から符号逆
転器を介して供給を受け、第１図の出力５とデマルチプ
レクサ13との間に別の加算器（図示せず）の入力から出
力への信号路を設けてもよい。第１図中で決定回路15及
び減算器16に接続される出力に対応するデマルチプレク
サ13の複製における出力は、前記別の加算器の他方の入
力に接続され、レジスタ18の出力はレジスタ８の複製の
パラレル入力にも接続される。かかる場合カウンタ31と
その複製は同調して動作するよう構成されるので常に互
いに等しい。所望ならばこれらのカウンタは単一の共通
なカウンタにより置き換えられる。符号逆転器が設けら
れているため各入力信号サンプル期間の前半において、
出力17における適宜重み付けられたＮ個の以前の信号Ｉ
が前記別の加算器においてレジスタ２内に現在ある適宜
重み付けられたＮ個の最新の入力信号サンプルから減算
され、その結果がマルチプレクサ13を介して決定素子15
及び減算器16へ供給される。各信号サンプル期間の後半
においてレジスタ９の係数は前記と全く同様に調整され
る。さらにレイスタ９の複製において係数９は同じ方法
で調整され、同じエラー値ｅがアレイ３とその複製の係
数として用いられる。説明のため第５図に順次、第３図
に示された第１のサンプル期間に対応する所与のサンプ
ル期間における、レジスタ２及びその複製（並置）のそ
れぞれの内容Ｖ及びＶ′と、アンプル期間の前半にアレ
イ３及びその複製で用いられるそれぞれの重み付け係数
Ｃ及びＣ′と、サンプル期間の後半にアレイ３及びその
複製で用いられるそれぞれの重み付け係数ｅとを示す。
ただしV1′（ｋ）＝−Ｉ（ｋ−１）である。この例では
値３がフィルタ１及びその複製の両方におけるＮ及びｎ
として選定されたが、他の値を用いてもよく、またＮは
ｎと異なっていてもよい。実際フィルタ１に対し選択さ
れるＮの値（例えばＸ）は、フィルタ１の複製に対し選
択されるＮの値（例えばＹ）と異ならせて、Ｘ＋Ｙをと
もに調整される係数の個数Ｎとすることができる。
各入力信号サンプル期間毎にフィルタ１とその複製の
両方で第４図を参照して説明した方法で２つの係数を交
互に調整してもよい。またフィルタ１の複製の出力17と
入力との間に符号逆転器を設ける代わりに、係数Ｃ′の
符号自体を逆転させてもよい。
両方で第４図を参照して説明した方法で２つの係数を交
互に調整してもよい。またフィルタ１の複製の出力17と
入力との間に符号逆転器を設ける代わりに、係数Ｃ′の
符号自体を逆転させてもよい。
所望ならば前述の決定フィードバックフィルタ回路を
単一のトランスバーサルフィルタ１のみが用いられるよ
うに変形できるが、長さが２倍となり、レジスタ８及び
９の長さを長くしなければならず、また各入力信号サン
プル期間中より多くの動作を順次行なわなければならな
い。このためには、第１図の出力17を符号逆転器及びマ
ルチプレクサの一方の入力及び出力を介してフィルタ１
の複製に接続する代わりに、符号逆転器及びマルチプレ
クサの一方の入力及び出力を介してフィルタ１の入力７
に接続し、アナログディジタル変換器の出力をこのマル
チプレクサの他方の入力に接続するようにすればよい。
かかる場合このマルチプレクサは、入力信号の各サンプ
ル期間の第１部分で変換器12の出力を入力７に接続し、
各期間の第２部分で出力17を入力７に接続するよう制御
され、シフトレジスタ２は２倍の速度でクロック駆動さ
れ、その出力信号Ｉは交互にクロック駆動によりレジス
タ内に入れられ、特定の時点で第６図の第１行に示す如
くレジスタ２の内容を発生する。ただしＶ′（ｋ）＝−
Ｉ（ｋ−１）である。この内容が存在する間は、第３図
の第２行及び第３行に示された２組の重み付け係数は順
次使用され、デマルチプレクサ13は出力５を素子15及び
16と乗算器14とにそれぞれ接続する。従ってこの第１の
これらの期間中はＩ（ｋ）が出力17で発生し、ｅ（ｋ）
が減算器16により発生される。第２図のこれらの期間中
は、乗算器14が係数C3′の補正値を発生する。レジスタ
２はクロック駆動される（第６図の第４行）一方で重み
付け係数は同一に維持され（第５行）、デマルチプレク
サ13は出力５を乗算器14に接続する状態に維持される。
こうして乗算器14はC3の補正値を発生する。レジスタ２
は再びクロック駆動され（第６図の第６行）、第６図の
第７行及び第８行に示される２組の重み付け係数は、デ
マルチプレクサ13が出力５を素子15及び16と乗算器14の
それぞれに接続している一方で、順次使用される。つま
り第１のこれらの期間中はＩ（ｋ＋１）が出力17で発生
し、ｅ（ｋ＋１）が減算器16により発生される。第２の
これらの期間中は乗算器14はC2′の補正値を発生する。
同様な動作が以後もなされてC2の補正値、Ｉ（ｋ＋２）
及びｅ（ｋ＋２）,C1′及びC1の補正値、及びＩ（ｋ＋
３）及びｅ（ｋ＋３）が発生され、その後新たなエラー
がレジスタ８にロードされて第６図の第３行以降からサ
イクルが繰り返される。フィルタに供給される信号サン
プル毎にＮ＝６個の係数のうちの１個が調整されるた
め、各々はｎ＝６サンプルに１度調整され、各補正値は
n/2＝３個のエラー信号から導かれ、また初めのＮ段に
続いてｎ−２＝４段の別の段がフィルタに設けられる。
単一のトランスバーサルフィルタ１のみが用いられるよ
うに変形できるが、長さが２倍となり、レジスタ８及び
９の長さを長くしなければならず、また各入力信号サン
プル期間中より多くの動作を順次行なわなければならな
い。このためには、第１図の出力17を符号逆転器及びマ
ルチプレクサの一方の入力及び出力を介してフィルタ１
の複製に接続する代わりに、符号逆転器及びマルチプレ
クサの一方の入力及び出力を介してフィルタ１の入力７
に接続し、アナログディジタル変換器の出力をこのマル
チプレクサの他方の入力に接続するようにすればよい。
かかる場合このマルチプレクサは、入力信号の各サンプ
ル期間の第１部分で変換器12の出力を入力７に接続し、
各期間の第２部分で出力17を入力７に接続するよう制御
され、シフトレジスタ２は２倍の速度でクロック駆動さ
れ、その出力信号Ｉは交互にクロック駆動によりレジス
タ内に入れられ、特定の時点で第６図の第１行に示す如
くレジスタ２の内容を発生する。ただしＶ′（ｋ）＝−
Ｉ（ｋ−１）である。この内容が存在する間は、第３図
の第２行及び第３行に示された２組の重み付け係数は順
次使用され、デマルチプレクサ13は出力５を素子15及び
16と乗算器14とにそれぞれ接続する。従ってこの第１の
これらの期間中はＩ（ｋ）が出力17で発生し、ｅ（ｋ）
が減算器16により発生される。第２図のこれらの期間中
は、乗算器14が係数C3′の補正値を発生する。レジスタ
２はクロック駆動される（第６図の第４行）一方で重み
付け係数は同一に維持され（第５行）、デマルチプレク
サ13は出力５を乗算器14に接続する状態に維持される。
こうして乗算器14はC3の補正値を発生する。レジスタ２
は再びクロック駆動され（第６図の第６行）、第６図の
第７行及び第８行に示される２組の重み付け係数は、デ
マルチプレクサ13が出力５を素子15及び16と乗算器14の
それぞれに接続している一方で、順次使用される。つま
り第１のこれらの期間中はＩ（ｋ＋１）が出力17で発生
し、ｅ（ｋ＋１）が減算器16により発生される。第２の
これらの期間中は乗算器14はC2′の補正値を発生する。
同様な動作が以後もなされてC2の補正値、Ｉ（ｋ＋２）
及びｅ（ｋ＋２）,C1′及びC1の補正値、及びＩ（ｋ＋
３）及びｅ（ｋ＋３）が発生され、その後新たなエラー
がレジスタ８にロードされて第６図の第３行以降からサ
イクルが繰り返される。フィルタに供給される信号サン
プル毎にＮ＝６個の係数のうちの１個が調整されるた
め、各々はｎ＝６サンプルに１度調整され、各補正値は
n/2＝３個のエラー信号から導かれ、また初めのＮ段に
続いてｎ−２＝４段の別の段がフィルタに設けられる。
第６図を参照して記載された一連の動作を行なうには
第１図の回路配置、特に制御パルス発生器35を変更する
必要があるが、これは当業者には容易であろう。出力1
7′と第１図の入力７に供給を行なうマルチプレクサと
の間に符号逆転器を設ける代わりに、係数Ｃ′の符号自
体を逆転してもよい。
第１図の回路配置、特に制御パルス発生器35を変更する
必要があるが、これは当業者には容易であろう。出力1
7′と第１図の入力７に供給を行なうマルチプレクサと
の間に符号逆転器を設ける代わりに、係数Ｃ′の符号自
体を逆転してもよい。
ここで開示した内容を読めば、当業者にとって他の変
形は自明である。このような変形はそれ自体としてはフ
ィルタ回路配置及びその構成要素の設計、製造及び使用
において公知である他の特徴及びここで述べた特徴の代
わりに又はこれに付け加えて使用される他の特徴を含
む。本出願の特許請求の範囲においては、種々の特徴の
特別な組み合わせが明確に述べられているが、本出願に
よって開示した範囲にはまた、いずれかの請求項におい
て特許を請求したものと同様の発明に関連するか否かに
拘らず、又、それが本発明と同様に技術的な問題の幾分
か又は全てを解決するか否かに拘らず、ここで明確に、
又は言外に開示された新規な特徴又は新規な組み合わせ
又はその一般化又は変形が含まれることを理解すべきで
ある。本出願人はここで、このような特徴及び／又はこ
れらの特徴の組み合わせに基づき、本出願又は本出願に
由来する出願の手続の進行中に新たな特許請求の範囲を
明らかにする可能性のあることを注記する。
形は自明である。このような変形はそれ自体としてはフ
ィルタ回路配置及びその構成要素の設計、製造及び使用
において公知である他の特徴及びここで述べた特徴の代
わりに又はこれに付け加えて使用される他の特徴を含
む。本出願の特許請求の範囲においては、種々の特徴の
特別な組み合わせが明確に述べられているが、本出願に
よって開示した範囲にはまた、いずれかの請求項におい
て特許を請求したものと同様の発明に関連するか否かに
拘らず、又、それが本発明と同様に技術的な問題の幾分
か又は全てを解決するか否かに拘らず、ここで明確に、
又は言外に開示された新規な特徴又は新規な組み合わせ
又はその一般化又は変形が含まれることを理解すべきで
ある。本出願人はここで、このような特徴及び／又はこ
れらの特徴の組み合わせに基づき、本出願又は本出願に
由来する出願の手続の進行中に新たな特許請求の範囲を
明らかにする可能性のあることを注記する。
第１図は第１実施例のブロック図、第２図は第１図の実
施例における制御信号間のタイミングの関係を示す図、
第３図は第１図の実施例における情報信号を示す図、第
４図は第１図の実施例の変形例における情報信号を示す
図、第５図は第１図の実施例の別の変形例における情報
信号を示す図、第６図は第１図の実施例のさらに別の変
形例の情報信号を示す図である。 １……トランスバーサルフィルタ、2,18……シフトレジ
スタ、３……乗算器アレイ、4,23……加算器、5,17,30
……出力、6,22,24……入力、7,19……シリアル入力、
8,9……補助レジスタ、10,25……マルチプレクサ、11…
…入力端子、12……アナログディジタル変換器、13,26
……デマルチプレクサ、14……乗算器、15……決定素
子、16……減算器、20……パラレル出力、21……パラレ
ル入力、27……ビット入力、28,29……制御又は選択信
号入力、31……カウンタ、32……ボロー信号出力、34…
…パラレルロード入力、35……クロック／制御信号発生
器、36……サンプリング制御信号入力、37,40,41……ク
ロック信号入力、38,39……選択信号入力。
施例における制御信号間のタイミングの関係を示す図、
第３図は第１図の実施例における情報信号を示す図、第
４図は第１図の実施例の変形例における情報信号を示す
図、第５図は第１図の実施例の別の変形例における情報
信号を示す図、第６図は第１図の実施例のさらに別の変
形例の情報信号を示す図である。 １……トランスバーサルフィルタ、2,18……シフトレジ
スタ、３……乗算器アレイ、4,23……加算器、5,17,30
……出力、6,22,24……入力、7,19……シリアル入力、
8,9……補助レジスタ、10,25……マルチプレクサ、11…
…入力端子、12……アナログディジタル変換器、13,26
……デマルチプレクサ、14……乗算器、15……決定素
子、16……減算器、20……パラレル出力、21……パラレ
ル入力、27……ビット入力、28,29……制御又は選択信
号入力、31……カウンタ、32……ボロー信号出力、34…
…パラレルロード入力、35……クロック／制御信号発生
器、36……サンプリング制御信号入力、37,40,41……ク
ロック信号入力、38,39……選択信号入力。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デービッド・ジョン・ニュートン イギリス国 サセックス ブライトン チャッツワース ロード ３番地
Claims (9)
- 【請求項１】トランスバーサルフィルタの重み付け係数
の調整方法であって、 Ｎ及びｎが２以上の整数であり、ｍ＝N/nが１以上の整
数である場合に、連続的な入力信号サンプルを前半のＫ
＝Ｎ＋ｎ−１段の連続したシフトレジスタ段で受け、 一つの入力信号サンプルにつき前半及び後半の夫々のサ
イクルで、最後のｎ−１個の係数がゼロに設定されてい
る第１のＫ個の係数の組及び最初のＮ−１個の係数がゼ
ロに設定されている第２のＫ個の係数の組を順番に上記
Ｋ段のシフトレジスタ段の内容に重みとして供給し、 上記前半のサイクルでフィルタ出力信号を生成し、上記
後半のサイクルで係数調整出力信号を生成するため、上
記Ｋ段のシフトレジスタ段の重み付けられた内容を加算
し、 上記フィルタ出力信号と基準信号との間の差を形成し、 上記第２の係数の組の最後のｎ個の係数が直前のｎ回の
連続した後半のサイクルで形成された差を構成するよう
に、上記第２の係数の組を上記差を用いて更新し、 上記第１の係数の組の最初のＮ個の各係数が上記受けら
れたｎ個の連続的な入力サンプル毎に１回だけ調整され
るように、上記係数調整出力信号の関数として上記第１
の係数の組の最初のＮ個の中のｍ個の係数を調整するこ
とを特徴とする重み付け係数の調整方法。 - 【請求項２】ｍ＝１である請求項１記載の重み付け係数
の調整方法。 - 【請求項３】ｍ＝２である請求項１記載の重み付け係数
の調整方法。 - 【請求項４】C1（ｋ−１）が既に調整された係数を表
し、 V1（ｋ）及びV1（ｋ−１）が夫々周期ｋ及び（ｋ−１）
に受けられたサンプルを表し、 ｅ（ｋ）及びｅ（ｋ−１）が夫々サンプル期間ｋ及び
（ｋ−１）に対するフィルタの出力と基準との間の差を
表すとき、 上記第１の組の係数は、式： C1（ｋ＋１）＝ C1(k-1)+μ[e(k-1)V１(k-1)+e(k)V１(k)] に従って一つおきのサンプル周期毎に調整される請求項
１記載の重み付け係数の調整方法。 - 【請求項５】第１及び第２のトランスバーサルフィルタ
により構成され、上記第１及び第２のトランスバーサル
フィルタは、入力された信号が歪みのない理想的なもの
であることの決定を行う決定素子を介して上記第２のフ
ィルタの入力に供給される共通の出力を有し、Ｎ及びｎ
が２以上の整数を表し、ｍ＝N/nが１以上の整数を表す
とき、上記第１及び第２の各トランスバーサルフィルタ
はＫ＝Ｎ＋ｎ−１段の連続したシフトレジスタ段を有す
るフィルタ配置の重み付け係数の調整方法であって、 上記第１のトランスバーサルフィルタが連続的な入力信
号サンプルを受け、上記第２のトランスバーサルフィル
タが上記決定素子の連続的な出力を受け、 一つの入力信号サンプルにつき、前半のサイクルで最後
のｎ−１個の係数がゼロに設定されている第１のＫ個の
係数の組を順番に上記第１のトランスバーサルフィルタ
の上記Ｋ段のシフトレジスタ段の内容に重みとして供給
し、後半のサイクルで最初のＮ−１個の係数がゼロに設
定されている第２のＫ個の係数の組を順番に上記第１の
トランスバーサルフィルタの上記Ｋ段のシフトレジスタ
段の内容に重みとして供給し、 一つの入力信号サンプルにつき、前半のサイクルで最後
のｎ−１個の係数がゼロに設定されている第１のＫ個の
係数の組を順番に上記第２のトランスバーサルフィルタ
の上記Ｋ段のシフトレジスタ段の内容に重みとして供給
し、後半のサイクルで最初のＮ−１個の係数がゼロに設
定されている第２のＫ個の係数の組を順番に上記第２の
トランスバーサルフィルタの上記Ｋ段のシフトレジスタ
段の内容に重みとして供給し、 上記前半のサイクルで共通の出力信号を生成するため上
記第１のトランスバーサルフィルタの上記Ｋ段のシフト
レジスタ段の重み付けられた内容を加算し、上記後半の
サイクルで係数調整出力信号を生成するため上記第１の
トランスバーサルフィルタの上記Ｋ段のシフトレジスタ
段の重み付けられた内容を加算し、 上記前半のサイクルで共通の出力信号を生成するため上
記第２のトランスバーサルフィルタの上記Ｋ段のシフト
レジスタ段の重み付けられた内容を加算し、上記後半の
サイクルで係数調整出力信号を生成するため上記第２の
トランスバーサルフィルタの上記Ｋ段のシフトレジスタ
段の重み付けられた内容を加算し、 上記第１のトランスバーサルフィルタにおいて、上記共
通の出力信号と上記決定素子の出力との間の差を形成
し、 上記第１のトランスバーサルフィルタの上記第２の係数
の組の最後のｎ個の係数が直前のｎ回の連続した後半の
サイクルで形成された上記差により構成されるように、
上記第１のトランスバーサルフィルタの上記第２の係数
の組を上記差を用いて更新し、 上記第２のトランスバーサルフィルタの上記第２の係数
の組の最後のｎ個の係数が直前のｎ回の連続した後半の
サイクルで形成された上記差により構成されるように、
上記第２のトランスバーサルフィルタの上記第２の係数
の組を上記差を用いて更新し、 上記第１の係数の組の最初のＮ個の各係数が上記受けら
れたｎ個の連続的な入力サンプル毎に１回だけ調整され
るように、上記係数調整出力信号の関数として上記第１
のトランスバーサルフィルタの上記第１の係数の組の最
初のＮ個の中のｍ個の係数を調整し、 上記第１の係数の組の最初のＮ個の各係数が上記受けら
れたｎ個の連続的な入力サンプル毎に１回だけ調整され
るように、上記係数調整出力信号の関数として上記第２
のトランスバーサルフィルタの上記第１の係数の組の最
初のＮ個の中のｍ個の係数を調整することを特徴とする
重み付け係数の調整方法。 - 【請求項６】Ｎ及びｎが２以上の整数であり、ｍ＝N/n
が１以上の整数である場合に、Ｋ＝Ｎ＋ｎ−１段の連続
したシフトレジスタ段を有し、上記Ｋ段の連続したシフ
トレジスタ段の中の第１の段は連続的な入力信号サンプ
ルを受ける入力を有するトランスバーサルフィルタと、 第１のＮ個の係数の部分集合を記憶する第１のレジスタ
手段と、 第２のｎ個の係数の部分集合を記憶する第２のレジスタ
手段と、 上記第１及び第２のレジスタ手段に応答し、一つの入力
信号サンプルにつき前半及び後半の夫々のサイクルで、
最初のＮ個の係数が上記第１の部分集合であり最後のｎ
−１個の係数がゼロに設定されている第１のＫ個の係数
の組、及び、最初のＮ−１個の係数がゼロに設定され最
後のｎ個の係数が上記第２の部分集合である第２のＫ個
の係数の組を、順番に上記Ｋ段のシフトレジスタ段の内
容に重みとして供給する乗算器手段と、 上記前半のサイクルでフィルタ出力信号を生成し、上記
後半のサイクルで係数調整出力信号を生成するため、上
記Ｋ段のシフトレジスタ段の重み付けられた内容を加算
する手段と、 上記フィルタ出力信号と基準信号との間の差を形成する
手段と、 上記第２のレジスタ手段に接続され、上記第２の部分集
合が直前のｎ回の連続した後半のサイクルで形成された
差により構成されるように、上記記憶された第２の係数
の部分集合を上記差を用いて更新する手段と、 上記第１のレジスタ手段に接続され、上記第１の係数の
部分集合の各係数が上記受けられたｎ個の連続的な入力
サンプル毎に１回だけ調整されるように、上記係数調整
出力信号の関数として上記記憶された第１の部分集合の
中のｍ個の係数を調整する手段とからなることを特徴と
するフィルタ装置。 - 【請求項７】ｍ＝１である請求項６記載のフィルタ装
置。 - 【請求項８】ｍ＝２である請求項６記載のフィルタ装
置。 - 【請求項９】第１のトランスバーサルフィルタ及び第２
のトランスバーサルフィルタからなるフィルタ装置であ
って、 上記第１及び第２のトランスバーサルフィルタは、入力
された信号が歪みのない理想的なものであることの決定
を行う決定素子を介して上記第２のトランスバーサルフ
ィルタの入力に接続された共通の出力を有し、 Ｎ及びｎが２以上の整数を表し、ｍ＝N/mが１以上の整
数を表すとき、上記第１及び第２の各トランスバーサル
フィルタは、Ｋ＝Ｎ＋ｎ−１段の連続したシフトレジス
タ段を有し、上記第１のトランスバーサルフィルタのＫ
個の連続したシフトレジスタ段の中の第１の段は、連続
的な入力信号サンプルを受ける入力を有し、上記第２の
トランスバーサルフィルタのＫ個の連続したシフトレジ
スタ段の中の第１の段は、上記決定素子の連続的な出力
を受ける入力を有し、 上記第１及び第２の各トランスバーサルフィルタは、第
１のＮ個の係数の部分集合を記憶する第１のレジスタ手
段と、第２のｎ個の係数の部分集合を記憶する第２のレ
ジスタ手段と、上記第１及び第２のレジスタ手段に応答
し、一つの入力信号サンプルにつき前半及び後半の夫々
のサイクルで、最初のＮ個の係数が上記第１の部分集合
であり最後のｎ−１個の係数がゼロに設定されている第
１のＫ個の係数の組、及び、最初のＮ−１個の係数がゼ
ロに設定され最後のｎ個の係数が上記第２の部分集合で
ある第２のＫ個の係数の組を、順番に上記Ｋ段のシフト
レジスタ段の内容に重みとして供給する乗算器手段とを
含み、 上記前半のサイクルで共通の出力信号を生成し、上記後
半のサイクルで係数調整出力信号を生成するため、上記
第１のトランスバーサルフィルタの上記Ｋ段のシフトレ
ジスタ段の重み付けられた内容と、上記第２のトランス
バーサルフィルタの上記Ｋ段のシフトレジスタ段の重み
付けられた内容を加算する手段が設けられ、 上記第１のトランスバーサルフィルタは、上記共通の出
力信号と上記決定素子の出力との間の差を形成する手段
と、上記第１及び第２のトランスバーサルフィルタの上
記第２のレジスタ手段に接続され、上記第２の部分集合
が直前のｎ回の連続した後半のサイクルで形成された差
により構成されるように、上記記憶された第２の係数の
部分集合を上記差を用いて更新する手段とを更に有し、 上記第１及び第２のトランスバーサルフィルタの上記第
１のレジスタ手段に接続され、上記第１の係数の部分集
合の各係数が上記受けられたｎ個の連続的な入力サンプ
ル毎に１回だけ調整されるように、上記係数調整出力信
号の関数として上記記憶された第１の部分集合の中のｍ
個の係数を調整する手段が更に設けられていることを特
徴とするフィルタ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8729988A GB2214035A (en) | 1987-12-23 | 1987-12-23 | Adjusting filter coefficients |
| GB8729988 | 1987-12-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01202008A JPH01202008A (ja) | 1989-08-15 |
| JP2865681B2 true JP2865681B2 (ja) | 1999-03-08 |
Family
ID=10628942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63321842A Expired - Lifetime JP2865681B2 (ja) | 1987-12-23 | 1988-12-20 | フィルタの重み付け係数の調整方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0322060B1 (ja) |
| JP (1) | JP2865681B2 (ja) |
| DE (1) | DE3854572T2 (ja) |
| GB (1) | GB2214035A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE464787B (sv) * | 1989-10-04 | 1991-06-10 | Ericsson Telefon Ab L M | Foerfarande och anordning foer att utfoera en approximativ division |
| US5734598A (en) * | 1994-12-28 | 1998-03-31 | Quantum Corporation | Low power filter coefficient adaptation circuit for digital adaptive filter |
| US5590121A (en) * | 1995-03-30 | 1996-12-31 | Lucent Technologies Inc. | Method and apparatus for adaptive filtering |
| DE50001985D1 (de) | 1999-06-25 | 2003-06-05 | Infineon Technologies Ag | Programmierbares digitales bandpass-filter für eine kodec-schaltung |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4038536A (en) * | 1976-03-29 | 1977-07-26 | Rockwell International Corporation | Adaptive recursive least mean square error filter |
| DE2724561C2 (de) * | 1977-05-31 | 1983-09-29 | Siemens AG, 1000 Berlin und 8000 München | Adaptiver Entzerrer für breitbandige Signale |
| US4644562A (en) * | 1985-08-28 | 1987-02-17 | At&T Company | Combined cross polarization interference cancellation and intersymbol interference equalization for terrestrial digital radio systems |
-
1987
- 1987-12-23 GB GB8729988A patent/GB2214035A/en not_active Withdrawn
-
1988
- 1988-12-19 EP EP19880202945 patent/EP0322060B1/en not_active Expired - Lifetime
- 1988-12-19 DE DE19883854572 patent/DE3854572T2/de not_active Expired - Fee Related
- 1988-12-20 JP JP63321842A patent/JP2865681B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0322060A2 (en) | 1989-06-28 |
| JPH01202008A (ja) | 1989-08-15 |
| EP0322060A3 (en) | 1990-10-24 |
| GB2214035A (en) | 1989-08-23 |
| DE3854572T2 (de) | 1996-06-27 |
| EP0322060B1 (en) | 1995-10-11 |
| DE3854572D1 (de) | 1995-11-16 |
| GB8729988D0 (en) | 1988-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3621710B2 (ja) | 動的適応性等化器システム及び方法 | |
| US4337518A (en) | Recursive-type digital filter with reduced round-off noise | |
| JPH0740656B2 (ja) | 無限長インパルス応答フイルタ | |
| EP0373468B1 (en) | A pipelined processor for implementing the least-mean-squares algorithm | |
| GB2081544A (en) | Digital filters | |
| JP2865681B2 (ja) | フィルタの重み付け係数の調整方法 | |
| US5216629A (en) | Adjusting filter coefficients | |
| JPH082014B2 (ja) | 多段デジタル・フィルタ | |
| JP3584027B2 (ja) | デジタルフィルタ | |
| JPH09284094A (ja) | デジタルフィルタバンク装置およびその作動方法 | |
| EP1542366A1 (en) | ADC with digital error correction | |
| WO1997022061A1 (en) | Method and apparatus for gain correction of a sigma-delta converter | |
| JPS60114020A (ja) | 非巡回型デジタルフィルタ回路 | |
| US5031137A (en) | Two input bit-serial multiplier | |
| CN114650056A (zh) | 生成sar搜索的输入延迟调整以校准多通道交替式adc的时间相位失配的矩阵处理器 | |
| US5617053A (en) | Computational circuit | |
| JPH10302016A (ja) | 複素係数乗算器および複素係数フィルタ | |
| JPS605087B2 (ja) | フイルタ | |
| WO2005002051A1 (ja) | デジタルフィルタ | |
| JP3197648B2 (ja) | ディジタルフィルタ | |
| JP3034998B2 (ja) | トランスバーサルフィルタシステム | |
| KR100235537B1 (ko) | 디지털 필터의 가변탭 구조 및 그의 곱셈회로 | |
| JPH0998069A (ja) | Ｆｉｒ型ディジタルフィルタ | |
| JP3270659B2 (ja) | 演算回路および演算方法 | |
| US6745218B1 (en) | Adaptive digital filter |