PL181442B1 - Urzadzenie do kontroli parametrów pojemnika PL - Google Patents

Abstract

1 . Urzadzenie do kontroli parametrów poje- mnika, zawierajace kamere, zespól przesuwajacy pojemnik wzgledem kamery skanujacej poje- mnik i generujacej dane obrazu zawierajace sze- reg bajtów pikselowych przedstawionych szeregowo i z zachowaniem kolejnosci, procesor obrazu przetwa- rzajacy dane obrazu dla otrzymania informacji kontro- lnej jako funkcji parametrów optycznych pojemnika oraz wlaczony pomiedzy kamera i procesorem obrazu preprocesor wstepnego przetwarzania danych obrazu, znamienne tym, ze preprocesor (42) zawiera progra- mowalny bramkowy uklad matrycowy (46) dolaczony do kamery (34), odbierajacy bajty danych pikselowych szeregowo i z zachowaniem kolejnosci, przy czym propramowalny bramkowy uklad matrycowy (46) za- wiera matryce ukladowych elementów logicznych oraz dolaczony do programowalnego bramkowego ukladu ma- trycowego (46) obwód (52, 54) selektywnej zmiany konfiguracji ukladowych elementów logicznych w tym ukladzie matrycowym (46). FIG 2 PL

Description

Przedmiotem wynalazkuj est urządzenie do kontroli parametrów poj emnika, przeznaczone zwłaszcza do kontroli pojemników szklanych i plastikowych na odchyłki technologiczne i parametry geometryczne.

W znanej technologii masowej produkcji pojemników szklanych i plastikowych kształtuje się pojemniki w wielu formach z rozdmuchiwaniem. W trakcie produkcji mogą występować różne rodzaje wad lub rys powierzchniowych zwanych fachowo „odchyłkami technologicznymi”. Znane są różne sposoby przeglądania optycznego do sprawdzania pojemników na odchyłki technologiczne, które wpływają na parametry pojemników. Na przykład, w opisach patentowych USA o numerach 4378493, 4378494 i 4378495 omówiono sposoby i urządzenia, w których szklane pojemniki przenosi się przez kilka stanowisk, na których sąkontrolowane fizycznie i optycznie. Na jednym ze stanowisk kontrolnych pojemnik szklany jest utrzymywany w położeniu pionowym i obracany wokół osi pionowej. Źródło światła kieruje energię światła rozproszonego przez boczną ściankę pojemnika. Światło przenoszone przez pionowy pas ściany bocznej pojemnika jest widziane przez kamerę, zawierającą wiele elementów światłoczułych czyli pikseli ułożonych w liniową matrycę równoległą do pionowej osi obrotu pojemnika. Sygnał wyjściowy każdego piksela jest próbkowany przyrostowo podczas obrotu pojemnika i, kiedy sygnały dla sąsiednich pikseli różnią się więcej niż wynosi zadany z góry poziom progowy, generowany jest sygnał o zdarzeniu. Wytwarzany jest odpowiedni sygnał eliminacji i odrzucony pojemnik eliminowany jest z linii przenośnika.

W opisie patentowym USA nr 4958223 opisano urządzenie do sprawdzania pojemnika przy jego obracaniu wokół osi środkowej. Źródło światła umieszczone jest tak, aby kierowało rozproszoną energię świetlną na powierzchnię pojemnika, a kamera jest ustawiona prostopadle do osi pojemnika na wprost źródła światła. Kamera zawiera przetwornik obrazowy CCD z ma181 442 trycą elementów przetwarzania obrazu z rejestrami transportującymi i elektrodami bramkującymi na przetworniku, do szeregowego odczytywania danych obrazowych rzędami i kolumnami. Do matrycy dołączone są układy elektroniczne przetwarzania obrazu generujące sygnały sterujące z kamery do selektywnego scalania danych z sąsiednich kolumn i/lub rzędów na matrycowym przetworniku obrazu, i do przeładowywania danych z przetwornika do układów elektronicznych przetwarzając wyłącznie dane stanowiące przedmiot zainteresowania. Taka kompresja danych nie tylko poprawia współczynnik sygnału do szumu przez wykonywanie obróbki danych na samym przetworniku, lecz również oszczędza obrazową pamięć procesora przez ładowanie danych tylko z obszarów interesujących.

Z kolei w opisie patentowym USA nr 5214713 opisano rozwiązania, w którym kamera otrzymuje obraz pojemnika, składający się z wielu pikseli, z których każdy stanowi część obrazu, a pamięć przejmuje i magazynuje dane z kamery o pikselach obrazu. Procesor matrycy zawiera wiele jednobitowych procesorów dla danych ułożonych w postaci prostokątnej matrycy i sterowany mikrokodem kontroler do operacji sterowania wieloma jednobitowymi procesorami danych w celu równoczesnego i równoległego przetwarzania danych. Sterowany danymi procesor wydzielony z procesora matrycowego dostosowany jest do niesekwencyjnego i uniezależnionego od danych wykonywania przetwarzania danych obrazu. Do elektronicznych układów sterujących kamery, do pamięci, procesora matrycowego i procesora uzależnionego od danych dołączonyjest komputer nadrzędny. Sterując pracątych układów elektronicznych komputer nadrzędny odbiera dane pikselowe z kamery i magazynuje takie dane dla każdego piksela w pamięci, pobiera piksel z pamięci i przesyła dane dla tego piksela do procesora matrycowego, tak że każdy z wielu procesorów jednobitowych odbiera i obrabia jeden bajt danych pikselowych, zwraca dane z procesora matrycowego do pamięci i pobiera daną pikselową z pamięci dla załadowania takiej danej do procesora uzależnionego od danych w celu niesekwencyjnej czyli uzależnionej od danych obróbki obrazu.

Jakkolwiek opisane w wymienionych powyżej opisach patentowych rozwiązania stanowią znaczny postęp w odniesieniu do tradycyjnej techniki sprawdzania, to pożądanejest wprowadzenie udoskonaleń. W szczególności jest wskazane wykorzystywanie takich urządzeń do kontroli produkcyjnej, na przykład do kontroli produkcyjnej pojemników dla umożliwienia sterowaniem produkcji, do przetwarzania danych obrazowych pojemnika w sposób szybki i w czasie rzeczywistym, w miarę odczytywania danych z kamery, w odróżnieniu od zapisu wszystkich danych obrazu kamery w pamięci, dla następnego przetwarzania, już w czasie rzeczywistym.

Istotą urządzenia do kontroli parametrów pojemnika według wynalazku, zawierającego kamerę, zespół przesuwający pojemnik względem kamery skanującej pojemnik i generującej dane obrazu zawierające szereg bajtów pikselowych przedstawionych szeregowo i z zachowaniem kolejności, procesor obrazu przetwarzający dane obrazu dla otrzymania informacji kontrolnej jako funkcji parametrów optycznych pojemnika oraz włączony pomiędzy kamerą i procesorem obrazu preprocesor wstępnego przetwarzania danych obrazu, jest to, że preprocesor zawiera programowalny bramkowy układ matrycowy dołączony do kamery, odbierający bajty danych pikselowych szeregowo i z zachowaniem kolejności, przy czym programowalny bramkowy układ matrycowy zawiera matrycę układowych elementów logicznych oraz dołączony do programowalnego bramkowego układu matrycowego obwód selektywnej zmiany konfiguracji układowych elementów logicznych w tym układzie matrycowym. ‘

Korzystnie obwód selektywnej zmiany konfiguracji zawiera pamięć cyfrową ze wstępnie zapamiętanymi programami konfiguracyjnymi, programowaną matrycę logiczną wybierania programu konfiguracyjnego spośród programów zapamiętanych w pamięci cyfrowej oraz obwód konfigurowania układu matrycowego elementów logicznych zależnie od programu konfiguracyjnego wybranego z pamięci cyfrowej.

Korzystnie zawiera dołączony do urządzenia przesuwającego koder synchronizacji pracy programowalnego bramkowego układu matrycowego z przyrostami ruchu pojemnika.

Zaletą rozwiązania według wynalazku jest wykorzystanie programowalnych układów logicznych dla wstępnego przetwarzania danych obrazu kolejno w czasie rzeczywistym, w których

181 442 układy obróbki wstępnej mogą być programowane ponownie czyli rekonfigurowane do realizacji innych operacji obróbki wstępnej danych obrazu.

Przedmiot wynalazku przedstawiono w przykładzie wykonania na rysunku, na których fig.

przedstawia schemat blokowy urządzenia do kontroli części dennej i piętkowej poj emnika, fig.

- schemat blokowy procesora z fig. 1, fig. 3 - szczegółowy schemat funkcjonalny programowalnej bramkowego układu matrycowego z fig. 2 do wykonywania analizy dna i piętki w realizacji z fig. 1, fig. 4A i 4b przedstawiają schematycznie dno i piętkę pojemnika sprawdzanego na fig. 1 (fig. 4A) i wypadkowy jego obraz elektroniczny (fig. 4B) zaś fig. 5A i 5B przedstawiają schematycznie zobrazowanie dna i piętki z różnymi odchyłkami technologicznymi (fig. 5A) i wypadkowy obraz (fig. 5B).

Przedstawione na figurze 1 urządzenie 10 jest skonfigurowane do kontroli dna i piętki pojemnika 12. Przenośnik 14, zwykle zawieraj ący koło napędu maltańskiego (nie pokazane na rysunku) i płytę ślizgową 16, jest połączony z miejscem kształtowanych formowo pojemników 12 tak, że podaje kolejne pojemniki 12 do stanowiska kontroli przedstawionego na fig. 1. Przenośnik 14 może zawierać obrotowe koło posuwu maltańskiego do podawania kolejnych pojemników w określone miejsce i przytrzymywania pojemników nieruchomo podczas operacji kontroli. Urządzenie przesuwające 18 przeznaczone do obracania pojemnika 12, na przykład rolka napędowa, ustawione jest tak, że sprzęga się z pojemnikiem 12 w stanowisku kontroli i obraca pojemnik wokół jego osi środkowej.

W przykładzie realizacji wynalazku pojemnik 12 przedstawiono jako kształtowanaw formie butelkę szklą nąz korpusem pojemnika 20, w zasadzie cylindryczną szyjkę 22 odchodzącąku górze z części 24 zwężającej się i dna 26, które piętką 28 jest połączone z częścią korpusową 20 pojemnika. Urządzenie 10 z fig. 1 jest przeznaczone do kontroli dna26 i piętki 28 pojemnika 12.

Źródło światła 30 umieszczone jest pod płytą ślizgową 16 i kieruje energię świetlną w górę przez otwór 32 w płycie ślizgowej 16 do wnętrza poj emnika 12 przez dno 26 i piętkę 28. Kamera 34 umieszczona jest powyżej i ustawiona jest na wprost otworu 32 płyty ślizgowej 16 w celu obserwacji dna 26 i piętki 28 pojemnika 12, w dół przez ujście pojemnika przytrzymywanego w stałym położeniu, obracanym wokół jego osi centralnej, i oświetlonego od dołu źródłem światła 30. Zatem kamera 34 otrzymuje obraz przynajmniej tej części pojemnika 12, która podlega kontroli. Obraz oświetlonego dna 26 i piętki 28 pojemnika 12 jest ogniskowany obiektywem 36 kamery 34 na matrycy liniowego przetwornika CCD 38. Zatem w przetworniku 38 kamery 34 powstaje linowy, czyli jednowymiarowy obraz części dna 26 i piętki 28 pojemnika 12, składający się z wielu danych pikselowych odczytywanych sekwencyjnie, czyli skanowanych z przetwornika 38. Kamera 34 jest sterowana przez procesor obrazu 40 dla pobajtowego ładowania szeregowego danych obrazu do preprocesora 42. W preprocesorze 42 dane obrazu sąobrabiane w sposób selektywny, a następnie podawane do procesora 40 w celu otrzymania informacji kontrolnej w funkcji parametrów optycznych pojemnika 12. Informacja do procesora 40 może stanowić sygnał dyskwalifikacji do eliminacji pojemnika 12 mającego niepożądane lub nieakceptowalne pęknięcia lub odchyłki, lub może dawać obraz całej całości lub fragmentu sprawdzanej części pojemnika na wyświetlaczu 44. Działanie procesora 40 i preprocesora 42 jest synchronizowane z przyrostami kąta obrotu pojemnika 12, albo wprost przez koder 45 w funkcji rzeczywistego kąta obrotu poj emnika 12, albo pośrednio przyrostami czasu, przy obracaniu się poj emnika 12 ze stałą prędkością.

Figura 2 przedstawia funkcjonalny schemat blokowy preprocesora 42. Programowalny bramkowy układ matrycowy 46 odbiera z kamery 34 dane obrazu szeregowo bajtami poprzez bufor obrazu 48. Układ matrycowy 46 stanowi konwencjonalny programowany układ logiczny, który zawiera matrycę układowych elementów logicznych nadających się do zmiennego konfigurowania w celu przetwarzania danych pikselowych z kamery 34 szeregowo i w czasie rzeczywistym w sposób określony konfiguracją układowych elementów logicznych. Układ matrycowy 46 dołączony jest do pamięci RAM 50 i pamięci ROM 52, z których obie służą do zapamiętywania konfiguracyjnej informacji programowej i wykonywania analizy obrazu, co opisano poniżej. Układ matrycowy bramek 46 otrzymuje wejściowy sygnał sterujący z procesora 40 przez progra181 442 mowanąmatrycę logiczną54 w celu selektywnego programowania lub reprogramowania układu matrycowego 46, i generuje wyjściową informację obrazową do procesora 40 przez bufor obrazowy 56; Pamięć ROM 52 zawiera przynajmniej jeden, a korzystnie wiele, programów do selektywnego konfigurowania układu matrycowego 46 do wykonywania różnych operacji obróbki wstępnej na wejściowych pikselowych danych obrazu. Programy te może wybierać procesor 40 zależnie od koniecznej do wykonania operacji kontrolnej, na przykład kontroli dna i piętki w realizacji z fig. 1, i potrzebny algorytm obróbki wstępnej. Jeden z algorytmów obróbki wstępnej do kontroli dna i piętki omówiono szczegółowo poniżej w połączeniu z figurą 3. Matryca logiczna 54 nadaje się do programowania wstępnego w połączeniu z sygnałami rozkazowymi z procesora 40 do selektywnego zarządzania układem matrycowym 46 w celu ładowania programów konfiguracyjnych z pamięci ROM 52, albo przy włączeniu zasilania całego urządzenia, albo selektywnie pod kontrolą procesora 40 przez matrycę logiczną 54 w przypadku, kiedy potrzebny jest inny algorytm obróbki wstępnej.

Na figurze 3 przedstawiono schemat funkcjonalny programowalnego bramkowego układu matrycowego 46 z fig. 2 skonfigurowanego do obróbki wstępnej danych pikseli obrazu w przypadku kontroli dna i piętki w realizacji z fig. 1. Dane pikselowe z kamery 34 odbierane są szeregowo bajtami pikselowymi, przy sterowaniu synchronizatora 60 z zegara 62 procesora. Synchronizator 60 również steruje licznik 64 pikseli do śledzenia danych pikselowych otrzymanych z kamery 34 w każdym przejściu skanowania. Synchronizowane pikselowe dane wejściowe podawane są przez sekwencyjne rejestry przesuwające 66,68, 70. Sygnały wyjściowe synchronizatora 60 i każdego rejestru 66, 68, 70 podawane są do odpowiedniego wejścia multipleksera 72. Zatem na czterech wejściach multipleksera 72 z matrycą liniową (fig. 1) pojawiają się cztery sekwencje bajty danych pikselowych reprezentujące cztery kolejne elementy przetwornika 38. Selektywnie ustawiane są dwie bramki logiczne 74, 76 przy programowaniu na określenie bajtów danych pikselowych do porównania w linii skanowania kamery (układ logiczny 74) i liczby linii skanowania między bajtami przeznaczonych do porównania danych (układ logiczny 76). W tej przykładowej realizacj i dokonuje się analizy przez porównanie baj tów danych pikselowych w linii skanowania kamery 34, albo z każdą inną sąsiadującą, albo oddzieloną pewną liczbą bajtów określonych przez zaprogramowanie układu logicznego 74, i przez komparację tej samej liczby bajtów w dwóch liniach skanowania, albo sąsiednich liniach skanowania albo liniach wydzielonych za pomocą układu logicznego 76. Elementy logiczne 74,76 są sterowane zegarem 62 procesora. Licznik 64 pikseli i element logiczny 74 połączone są z układem obejmującym 78, który odejmuje od nastawy układu logicznego 74 liczbę pikseli w każdej linii skanowania. Daje to adres wskazujący na pamięć RAM 80 danych skanowanych (część pamięci RAM 50 z fig. 2). Jeden układ obejmujący 78 generuje pikselową część adresu, a drugi układ obejmujący 84 generuje część adresu związaną z przejściem skanowania. Razem mogą one dać adres do dowolnego piksela w bieżącym wierszu skanowania lub poprzedniej linii skanowania. Bieżące dane pikselowe są gromadzone w sposób ciągły w pamięci RAM 80 danych skanowanych. Zatem przez adresowanie odpowiedniej lokacji w pamięci RAM można pobrać dane pikselowe z poprzedniego piksela w tym samym wierszu skanowania lub z poprzedniego wiersza skanowania.

Multiplekser 86 otrzymuje sygnały wyjściowe z multipleksera 72, i dane wyjściowe z pamięci RAM 80 danych skanowanych. Tak więc multiplekser 86 zapewnia wybór między najświeższym bajtem danych pikselowych i trzema bezpośrednio poprzedzającymi bajtami danych pikselowych (poprzez multiplekser 72), a wybranym wstępnie poprzednim bajtem danych pikselowych (przez pamięć RAM 80 danych skanowania), w tym samym wierszu skanowania, albo w wybranym poprzedzającym wierszu skanowania. Sygnał wyjściowy multipleksera 86 podany jest napierwsze wejście układu 88 obliczania stosunku, który otrzymuje drugi sygnał wejściowy z synchronizatora 60, który oczywiście stanowi najświeższy wejściowy bajt danych piksel owych tak więc, w układzie 88 obliczania stosunku aktualny wejściowy bajt danych może być porównywany z jednym z trzech bajtów bezpośrednio poprzedzających z wyjścia rejestrów przesuwających 66,68,70, z dowolnym bajtem poprzedzającym z tego samego wiersza skanowania, co wyznaczony przez układ odejmujący 78 i pamięć RAM 80 danych skanowanych, lub z tym sa6

181 442 mym bajtem danych pikselowych z dowolnego poprzedniego wiersza skanowania, określonego przez drugi układ odejmujący 84 i pamięć RAM 80 danych skanowanych. Korzystne jest, jeżeli układ 88 obliczania stosunku stanowi część pamięci ROM 52 (fig. 2) do odbioru dwóch bajtów wejściowych w charakterze wejść adresowych pamięci ROM, i otrzymania informacji wyjściowej będącej funkcją ich stosunku. Takie wartości stosunku są oczywiście, zapisane uprzednio w pamięci ROM 52.

Wyjście układu 88 obliczania stosunku dołączone jest do komparatora 90, w którym odbywa się porównanie wyliczonego stosunku z progiem uprzednio zapisanym w pamięci RAM 5θ (fig. 2). W pamięci RAM 50 jest zapisana wartość progowa z układu progowego 92 dla każdego piksela, a licznik pikseli 64 adresuje pamięć RAM do odczytu odpowiedniego progu. Kiedy to porównanie wskaże, że stosunek bajtów danych pikselowych otrzymany w układzie 88 obliczania stosunku przekroczy wartość progową następuje powiększenie stanu licznika 94 „trafień”. Określona liczba kolejnych trafień wskazuje na wykrycie „kleksa”, i powoduje powiększenie stanu licznika 96 kleksów». Licznik 96 kleksów powiększa swój stan na końcu każdego łańcucha kolejnych trafień. Każde trafienie w komparatorze 90 za pośrednictwem elementu 98 sygnalizuje do multiplelksera wyjściowego 100 konieczność nadania danych do procesora 40 (fig. 1). Przy kolejnych trafieniach, sygnał wyjściowy multipleksera wyjściowego 100 jest określony na podstawie stanów licznika 96 kleksów, licznika 94 trafień, układu 88, synchronizatora 60, licznika 64 i licznika 82. Zatem kolejne trafienia powstałe przy porównaniach bajtów danych obrazowych w efekcie powodują załadowanie informacji obrazowej do procesora. Procesor 40 może wypracować informację sterowania jakością na podstawie liczby i częstości występowania tych danych. Tak więc, ten procesor nie musi przetwarzać wszystkich danych obrazu, lecz tylko dane interesujące przy wykrywaniu niedopuszczalnych odchyłek technologicznych. W odróżnieniu od tego, oczywiście procesor 40 może zarządzić załadowanie wszystkich danych pikselowych z pamięci RAM 50 w celu przetwarzania i/lub wyświetlenia na wyświetlaczu 44.

Figura 4A przedstawia dno i piętkę 102 pojemnika z pierścieniem wewnętrznym 104, pierścieniem rozruchowym 106 i podniesionymi zgrubieniami ochronnymi 108. Wiersze skanowania 110,114 i 116 przedstawiono linią przerywaną. Dla poprawy zrozumiałości przedstawiono również na fig. 4A obraz 38a reprezentujący część całego dna i piętki 102 pojemnika widziany przez przetwornik 38 kamery 34 przy przesuwie skokowym 110. Jak wspomniano powyżej, przetwornik 38 jest przetwornikiem z matrycą liniową zaopatrzonym w wiele elementów przetwornikowych, na przykład 512 elementów przetwornika. Sześć z tych elementów 38t>, 38 c , 3 8d , 38f i 38g przedstawiono na fig. 4A na, odpowiednio, pierścieniu 104, osi pojemnika, pierścieniu 106, wewnętrznej krawędzi zgrubienia 108 i zewnętrznej krawędzi zgrubienia 108. Przetwornik 38 kamery 34 jest skanowany przy skokowych przyrostach obrotu kątowego pojemnika w celu utworzenia dwuwymiarowego obrazu elektronicznego 120 dna i piętki pojemnika, jak to przedstawiono na figurze 4B. Zgrubienia 108 widoczne są w sąsiedztwie dna na obrazie 120, z pierścieniem rozruchowym 106 widocznym bezpośrednio powyżej, pierścieniem wewnętrznym 104 powyżej pierścienia rozruchowego 106 oraz linią 122 reprezentującą środek poj emnika powyżej pierścienia rozruchowego 104. Na górze obrazu znajduje się powtórzenie 106' obrazu pierścienia wewnętrznego 106. Linie skanowania 110,114,116 również sąprzedstawione jako przerywane, jak obraz 38a i elementy przetwornikowe 38b-38g w przebiegu skanowania 110.

Figury 5A i 5B przedstawiają pojemnik z odchyłkami dna 124 pojemnika w postaci skośnego i nieprzezroczystego kamienia. Na fig. 5A przedstawiono kamienie 126, 128,130 i 132 w dnie 124 pojemnika, a odpowiednie obrazy przedstawiono na fig. 5B. Należy zauważyć, że na linii skanowania 134 kamień 126 przy środku pojemnika i kamień 128 przy pierścieniu wewnętrznym 104 powtarzają się, lecz po przeciwległej stronie środka pojemnika 122. Kamień 126 jest rozmazany w wyniku mniejszej prędkości kątowej przy środku pojemnika.

Rozwiązanie według wynalazku opisano w przykładzie wykonania w związku z jego korzystną realizacją dla analizy dna i piętki pojemnika. Wynalazek z łatwością można wykorzystać dla innych rodzajów kontroli i analizy pojemnika, na przykład kontroli powierzchni ścianki pojemnika, kontroli powierzchni uszczelniającej lub identyfikacji formy pojemnika. Jakkolwiek wy181 442 nalazek opisano w połączeniu ze stosowaniem obróbki wstępnej z kompresj ą danych, to znaczy z lokalizacją w obróbce wstępnej „trafień” (wskazujących na odchyłki technologiczne i z przesyłaniem tylko tej informacji do procesora głównego do dalszej analizy) - to programowalny bramkowy matrycowy według wynalazku można łatwo wykorzystać do innych zastosowań obróbki wstępnej, na przykład filtracji danych, filtracji splotowej, filtracji ze skończoną charakterystyką impulsową, filtracji z transformacją Z, analizy erozyjnej, czy analizy dylatacyjnej. Algorytm do wykonywania dowolnej, lub wszystkich z funkcji obróbki wstępnej może być wstępnie zapisany w pamięci ROM 52 (fig. 2) i selektywnie uruchamiany zależnie od potrzeby przez procesor 40 (fig. 1). Procesor ten pracuje z danymi pikselowymi w czasie rzeczywistym szeregowo, w miarę ich otrzymywania z kamery 34. Rozwiązanie jest w dużym stopniu dostosowane do pracy z potokami danych, co znaczy, że w dowolnym momencie czasowym kolejne elementy preprocesora pracująna kolejnych bajtach danych pikselowych. Powoduje to, że urządzenie jest w stanie zakończyć operacje przetwarzania wstępnego w czasie potrzebnym dla najwolniejszego pojedynczego jego składnika, a nie w czasie równym sumie czasów wszystkich elementów obróbki wstępnej. W efekcie wszystkie elementy pracujące potokowo przetwarzają dane pikselowe równolegle. W razie potrzeby zwiększenia mocy przetwarzania wstępnego można zastosować dodatkowe etapy obróbki potokowej bez żadnego spowolnienia operacji obróbki wstępnej. Elementy takie, jak sumatory, rejestry, liczniki, multipleksery i komparatory można zrealizować w programowanym układzie logicznym. Układ mnożenia i dzielenia są zrealizowane w postaci tablic przeglądowych w zewnętrznej pamięci ROM lub RAM. Dane z poprzedniego przebiegi skanowania są magazynowane i pobierane z zewnętrznej pamięci RAM, a parametry takie, jak wartości progowe można przechowywać na zasadzie przechowywania danych poszczególnych pikseli w zewnętrznej pamięci RAM.

181 442

Pi o

w

w z

181 442

132. //4

181 442

Departament Wydawnictw UP RP. Nakład 60 egz.

Cena 2,00 zł.

Claims (3)

1. Zastrzeżenia patentowe

   1. Urządzenie do kontroli parametrów pojemnika, zawierające kamerę, zespół przesuwający pojemnik względem kamery skanującej pojemnik i generującej dane obrazu zawierające szereg bajtów pikselowych przedstawionych szeregowo i z zachowaniem kolejności, procesor obrazu przetwarzający dane obrazu dla otrzymania informacji kontrolnej jako funkcji parametrów optycznych pojemnika oraz włączony pomiędzy kamerą i procesorem obrazu preprocesor wstępnego przetwarzania danych obrazu, znamienne tym, że preprocesor (42) zawiera programowalny bramkowy układ matrycowy (46) dołączony do kamery (34), odbierający bajty danych pikselowych szeregowo i z zachowaniem kolejności, przy czym propramowalny bramkowy układ matrycowy (46) zawiera matrycę układowych elementów logicznych oraz dołączony do programowalnego bramkowego układu matrycowego (46) obwód (52,54) selektywnej zmiany konfiguracji układowych elementów logicznych w tym układzie matrycowym (46).
2. 2. Urządzenie według zastrz. 1, znamienne tym, że obwód (52, 54) selektywnej zmiany konfiguracji zawiera pamięć cyfrową (52) ze wstępnie zapamiętanymi programami konfiguracyjnymi, programowaną matrycę logiczną (54) wybierania programów konfiguracyjnego spośród programów zapamiętanych w pamięci cyfrowej (52) oraz obwód konfigurowania układu matrycowego (46) elementów logicznych zależnie od programu konfiguracyjnego wybranego z pamięci cyfrowej (52).
3. 3. Urządzenie według zastrz. 1 albo 2, znamienne tym, że zawiera dołączony do urządzenia przesuwającego (18) koder (25) synchronizacji pracy programowalnego bramkowego układu matrycowego (46) z przyrostami ruchu pojemnika (12).