DE69617150T2 - Prüfung von Behältern mit FPGA-Logik - Google Patents

Description

• Die vorliegende Erfindung betrifft ein maschinelles optisches Erkennungssystem gemäß dem Oberbegriff des von Anspruchs 1, ein System zur Inspektion von Behältern gemäß dem Oberbegriff des Anspruchs 5 und ein Verfahren zur Prüfung optischer Eigenschaften eines Behälters gemäß dem Oberbegriff des Anspruchs 9.
Hintergrund und Aufgaben der Erfindung
• Ein Hochgeschwindigkeits-Bilderfassungssystem für die Robotertechnik ist aus einem Artikel von J.S. Smith et al. in "Transactions of the Institute of Measurements and Control", 14 (1992), 196-203 bekannt und offenbart, wie die Bilderfassungszeit zu verringern ist. Ein Vorprozessor im Sinne dieser Erfindung wird nicht beschrieben.
• Ein programmierbares Bildverarbeitungssystem unter Verwendung von FGPAs ist aus C.S. Cham et al. "International Journal of Electronics" 75 (1993), Seiten 725-730 bekannt, jedoch nicht für Inspektionssysteme für Behälter und ähnliche Objekte.
• Die herkömmliche Technologie zur Massenproduktion von Glas- oder Kunststoffbehältern beinhaltet die Herstellung der Behälter in einer Vielzahl von Blasformen. Verschiedene Arten von Fehlern oder Defekten, welche im Fachgebiet "als technische Abweichungen" bezeichnet werden, können auftreten. Es wurde daher vorgeschlagen, optische Abtasttechniken für die Inspektion derartiger Behälter auf Abweichungen einzusetzen, welche die optischen Transmissionseigenschaften der Behälter beeinflussen. In den US-A-4 378 493, 4 378 494 und 4 378 495 wurden Verfahren und Vorrichtungen offenbart, in welchen Glasbehälter durch eine Vielzahl von Stationen geführt werden, in welchen sie physisch und optisch inspiziert werden. An einer ersten Inspektionsstation wird ein Glasbehälter in vertikaler Ausrichtung gehalten und um seine vertikale Achse gedreht. Eine Beleuchtungsquelle richtet diffuses Licht durch die Behälterseitenwand hindurch. Eine Kammer, welche eine Vielzahl von lichtempfindlichen Elementen oder Pixeln enthält, die in einer geradlinigen Anordnung parallel zu der vertikalen Achse der Behälterrotation angeordnet sind, ist so positioniert, daß sie das durch einen vertikalen Streifen der Behälterseitenwand hindurchgelassene Licht erfaßt. Das Ausgangssignal jedes Pixelelementes wird in Inkrementen der Behälterdrehung abgetastet, und Ereignissignale werden erzeugt, wenn sich benachbarte Pixelsignale um mehr als einen vorbestimmten Schwellenwert unterscheiden. Ein geeignetes Rückweisungssignal wird erzeugt, und der zurückgewiesene Behälter wird aus der Förderlinie aussortiert.
• Das US-Patent 4 958 223 des Anmelders offenbart eine Vorrichtung für die Inspektion der Oberfläche eines Behälters, wenn der Behälter um seine zentrale Achse gedreht wird. Eine Lichtquelle ist so positioniert, daß sie diffuses Licht auf die Behälteroberfläche richtet, und eine Kamera ist auf der anderen Seite der Achse des Behälters zu der Lichtquelle angeordnet. Die Kamera weist einen CCD- Bildarraysensor mit einer Matrix von Bilderfassungselementen auf, welche in einem Zeilen- und Spalten-Array mit Transportregistern und Gatterelektronik auf dem Sensor angeordnet sind, um selektiv Bilddaten an den Sensorelementen der Reihe nach in Zeilen und Spalten auszulesen. Eine Bildverarbeitungselektronik ist mit der Anordnung verbunden und erzeugt Kamerasteuersignale zum selektiven Integrieren von Daten von benachbarten Spalten und/oder Zeilen auf dem Bildarraysensor, und für das Herunterladen von Daten aus dem Sensor in die Bildverarbeitungselektronik nur aus interessierenden Bilddatenbereichen. Eine derartige Datenkompression verbessert nicht nur das Signal/Rausch- Verhältnis durch Durchführung einer Datenverarbeitung an dem Sensor selbst, sondern spart auch Bildprozessorspeicher durch das Herunterladen von Daten nur aus interessierenden Bildbereichen.
• Das ebenfalls dem Zessionar dieser Erfindung übertragene U.S. Patent Nr. 5,214,713 offenbart ein System zur Inspektion von Behältern, in welchem eine Kamera ein Bild des Behälters erfaßt, das aus einer Vielzahl von Pixeln besteht, welche jeweils ein Abschnitt des Bildes bilden, und ein Speicher die Bildpixeldaten aus der Kamera empfängt und speichert. Ein systolischer Arrayprozessor enthält eine Vielzahl von 1-Bit- Datenprozessoren, die in einem rechteckigen Array konfiguriert sind, und eine mikrocodierte Steuerung zur Steuerung des Betrieb der Vielzahl von 1-Bit- Datenprozessoren, um die Daten simultan und parallel zu verarbeiten. Ein von dem systolischen Arrayprozessor getrennter, Daten-abhängiger Prozessor ist dafür angepaßt, eine nicht-sequentielle und/oder Daten-abhängige Verarbeitung von Bilddaten durchzuführen. Ein Hauptcomputer ist mit der Kamerasteuerelektronik, dem Speicher, dem systolischen Arrayprozessor und dem Daten-abhängigen Prozessor verbunden. Durch die Steuerung des Betriebs dieser Elektronik erhält der Hauptcomputer Pixeldaten aus der Kamera und speichert derartige Daten pixelweise im Speicher, holt Pixeldaten aus dem Speicher und lädt solche Daten pixelweise in den systolischen Arrayprozessor in der Weise, daß jeder von der Vielzahl der 1-Bit-Prozessoren ein Byte an Pixeldaten empfängt und verarbeitet, führt die Daten aus dem systolischen Arrayprozessor in den Speicher zurück, und holt die Pixeldaten aus dem Speicher zum Laden derartiger Daten in dem Daten-abhängigen Prozessor für die nicht-sequentielle oder Daten-abhängige Bildverarbeitung.
• Obwohl die in den vorstehend erwähnten Patenten offenbarten Systeme und Techniken signifikante Fortschritte in der bisherigen Inspektionstechnologie darstellen, bleiben weitere Verbesserungen wünschenswert. Insbesondere ist es für maschinelle optische Erkennungssysteme, die bei der Überwachung von Herstellungsvorgängen, z. B. in der Behälterinspektion für die Steuerung des Herstellungsprozesses eingesetzt werden, in hohem Maße erwünscht, die Bilddaten der Behälter rasch und in Realzeit mit dem Auslesen der Daten aus der Kamera, im Unterschied zur Speicherung aller Kamerabilddaten in einem Speicher für eine anschließende Nicht-Realzeitverarbeitung, zu verarbeiten. Es ist eine allgemeine Aufgabe der vorliegenden Erfindung, ein maschinelles optisches Erkennungssystem und ein Verfahren bereit zu stellen, welches sich mit diesem Bedarf in dem Fachgebiet beschäftigt. Eine spezifischere Aufgabe der vorliegenden Erfindung ist die Bereitstellung eines Systems und eines Verfahrens der beschriebenen Art, welche eine programmierbare Hardwarelogik für Vorverarbeitung von Bilddaten in sequentieller Weise und in Realzeit verwendet, und in welcher die Vorverarbeitungshardware für die Ausführung unterschiedlicher Vorverarbeitungsoperationen an den Bilddaten leicht neu programmiert oder rekonfiguriert werden kann.
Zusammenfassung der Erfindung
• Ein maschinelles optisches Erkennungssystem gemäß der vorliegenden Erfindung umfaßt eine Kamera zur Erfassung eines Bildes, das eine Vielzahl von Pixeldaten aufweist, welche jeweils ein Abschnitt des Bildes ausbilden, einen Vorprozessor zum Empfangen von Pixeldaten aus der Kamera und Durchführen selektierter Vorverarbeitungsoperationen daran, und einen Hauptprozessor zum Durchführen einer Bildanalyse an dem aus dem Vorprozessor empfangenen vorverarbeiteten Pixeldaten. Der Vorprozessor weist eine Anordnung von Hardwarelogikelementen auf, welche variabel konfigurierbar sind, um Pixeldaten seriell und in Realzeit in einer Weise zu verarbeiten, die durch die Konfiguration der Hardwarelogikelemente bestimmt ist. Der Vorprozessor reagiert auf Steuersignale aus dem Hauptprozessor, um selektiv die Konfiguration der Hardwarelogikelemente für die Vorverarbeitung der Pixeldaten aus der Kamera in einer von dem Hauptprozessor gesteuerten vorselektierten Weise zu variieren.
• In der momentan bevorzugten Implementation der Erfindung in einem System für die Inspektion von Behältern wird ein Behälter in stationärer Position gehalten und um seine Achse gedreht. Licht wird auf den Behälter gerichtet, während er gedreht wird und eine Kamera erfaßt ein Bild des durch das Licht bestrahlten Behälters. Das Behälterbild, welches aus einer Vielzahl von Pixeldatenbytes besteht, welche jeweils einen Abschnitt des Bildes bilden, wird seriell und in Folge an eine programmierbare Logikvorrichtung gesendet, in welcher ein Array von Hardwarelogikelementen so vorkonfiguriert ist, daß die Elemente des Arrays an einer Vielzahl von sequentiellen Pixeldaten simultan und in Realzeit arbeiten. Die Pixeldaten werden analysiert, um eine Inspektionsinformation als eine Funktion der optischen Eigenschaften des Behälters zu erhalten. Ein digitaler Speicher enthält vorgespeicherte Konfigurationsprogramme für die programmierbare Logikvorrichtung. Die Elektronik reagiert auf den Hauptprozessor für die Auswahl der in dem Speicher vorgespeicherten Konfigurationsprogramme und die selektive Konfiguration oder Rekonfiguration des Arrays der Hardwareelemente in der programmierbaren Logikvorrichtung für die Durchführung der ausgewählten Vorverarbeitungsoperation(en) an den Bildpixeldaten aus der Kamera. Der Betrieb der Kamera und der programmierbaren Logikvorrichtung ist auf Inkremente der Behälterrotation in der bevorzugten Ausführungsform der Erfindung synchronisiert.
Kurzbeschreibung der Zeichnungen
• Die Erfindung wird zusammen mit zusätzlichen Aufgaben, Merkmalen und Vorteilen davon am besten aus der nachstehenden Beschreibung, den beigefügten Ansprüchen und den beigefügten Zeichnungen verständlich. In den Zeichnungen ist bzw. sind:
• Fig. 1 ein Funktionsblockschaltbild eines Systems für die Inspektion des Bodens und Seitenansatzes gemäß einer momentan bevorzugten Implementation der Erfindung;
• Fig. 2 ein Funktionsblockschaltbild des Vorprozessors in Fig. 1;
• Fig. 3 ein detaillierteres Funktionsblockschaltbild des FPGA in Fig. 2, konfiguriert zur Ausführung einer Analyse des Bodens und Seitenansatzes in der Implementation von Fig. 1;
• Fig. 4A und 4B zusammen eine schematische Veranschaulichung des in Fig. 1 inspizierten Bodens und Seitenansatzes eines Behälters (4A) und dessen sich ergebendes elektronisches Abbild (4B); und
• Fig. 5A und 5B schematische Veranschaulichungen eines Bodens und Seitenansatzes eines Behälters mit verschiedenen technischen Abweichungen (Fig. 5A) und dem sich ergebenden Bild (5B).
Detaillierte Beschreibung der bevorzugten Ausführungsform
• Fig. 1 veranschaulicht ein maschinelles optisches Erkennungssystem gemäß der vorliegenden Erfindung, welches für die Inspektion des Bodens und Seitenansatzes eines Behälters 12 konfiguriert ist. Eine Fördereinrichtung 14, welche typischerweise ein (nicht dargestelltes) Sternrad und eine Gleitplatte 16 umfaßt, ist so angeordnet und mit einer Quelle geformter Behälter verbunden, daß sie aufeinanderfolgende Behälter 12 an der in Fig. 1 dargestellten Inspektionsstation in Position bringt. Die Fördereinrichtung 14 kann irgendein geeigneter Typ sein, wie z. B. der in den U.S. Patenten Nr. 4,230,219 und 4,37,493 dargestellte und weist typischerweise ein drehbares Sternrad auf, um aufeinanderfolgende Behälter in Position zu bringen und die Behälter während der Inspektionsoperation in der festen Position zu halten. Eine Behälterrotationsvorrichtung 18, wie z. B. eine Antriebswalze ist so positioniert, daß sie an dem Behälter 12 an der Inspektionsstation angreift und dem Behälter um seine Mittenachse dreht.
• In der bevorzugten Implementation der hierin diskutierten Erfindung ist der Behälter 12 als ein geformte Glasflasche mit einem Behälterhauptteil 20, einem im allgemeinen zylindrischen Hals 22, der sich von einer Schulter 24 nach oben erstreckt und einer Unterseite 26, die über einen Seitenansatz 28 in den Hauptteil 20 des Behälters übergeht. Das Inspektionssystem 10 ist in Fig. 1 so konfiguriert, daß es den Boden 24 und den Seitenansatz 28 des Behälters 12 inspiziert. Wie es jedoch aus der nachstehenden Diskussion ersichtlich wird, ist die vorliegende Erfindung in keiner Weise auf diese spezifische Implementation beschränkt.
• Eine Lichtquelle 30 ist unterhalb der Gleitplatte 16 positioniert und richtet Licht nach oben durch eine Öffnung 32 in der Gleitplatte 16 in den Behälter durch den Boden 26 und den Seitenansatz 28. Eine Kamera 34 ist oberhalb der Gleitplattenöffnung 32 angeordnet und zu dieser ausgerichtet, um den Behälterboden 26 und den Seitenansatz 28 durch die Behälteröffnung hindurch zu beobachten, wenn der Behälter in stationärer Position gehalten, um seine Mittenachse gedreht und von unten durch die Lichtquelle 30 beleuchtet wird. Somit erhält die Kamera ein Bild mindestens dieses Abschnitts des unter Inspektion stehenden Behälters. Ein Bild des beleuchteten Boden und Seitenansatzes des Behälters 12 wird durch eine Linse 36 innerhalb der Kamera 34 auf einen CDD- Lineararraysensor 38 fokussiert. Somit wird ein linienförmiges oder eindimensionales Bild der Boden- und Seitenansätze des Behälters bei dem Kamerasensor 38 entwickelt, welches aus einer Vielzahl von Pixeldatenbytes besteht, welche sequentiell aus dem Sensor 38 auslesbar oder abtastbar sind. Die Kamera 34 wird von einem Informationsprozessor 40 für das Herunterladen von Bilddaten in Byte-serieller Form an einen Vorprozessor 42 gesteuert. Innerhalb des Vorprozessors 42 werden die Bilddaten in einer selektierten Weise verarbeitet, und dann dem Informationsprozessor 40 zugeführt, um eine Inspektionsinformation als eine Funktion der optischen Eigenschaften des Behälters 12 zu erhalten. Die Information für den Prozessor 40 kann ein Rückweisungssignal für die Aussonderung eines Behälters 12 mit unerwünschten oder nicht akzeptablen Defekten oder Abweichungen erzeugen, oder kann ein Bild von dem gesamten oder ein Teil des inspizierten Abschnittes des Behälters an eine Anzeige 44 liefern. Der Betrieb des Informationsprozessors 40 und des Vorprozessors 42 wird mit Inkrementen der Behälterrotation entweder direkt über einen Codierer 45 als eine Funktion der tatsächlichen Behälterrotation oder indirekt durch Zeitinkremente synchronisiert, während der Behälter mit konstanter Geschwindigkeit gedreht wird.
• Fig. 2 ist ein Funktionsblockschaltbild des Vorprozessors 42. Ein Feld-programmierbares Gatearray oder FPGA 46 empfängt Kamerabilddaten Byte-seriell über einen Bildpuffer 48. Das FPGA 46 ist eine herkömmliche programmierbare Logikvorrichtung, die ein Array von Hardwarelogischen Elementen enthält, welche variabel konfigurierbar sind, um Pixeldaten aus der Kamera 34 seriell und in Realzeit in einer Weise zu verarbeiten, welche durch die Hardwarelogischen Elemente bestimmt wird. Eine derzeit bevorzugte programmierbare logische Vorrichtung oder ein FPGA 46 ist die Familie FLEX 8000 programmierbarer logischer Vorrichtungen, welche von Altera Corporation of San Jose, California vermarktet wird. Das FPGA 46 ist mit einem RAM 50 und einem ROM 52 verbunden, welche beide für die Aufnahme einer Konfigurationsprogramminformation dienen und eine Bildanalyse durchführen, wie es beschrieben wird. Das FPGA 46 empfängt ein Steuereingangssignal aus dem Informationsprozessor 40 über ein programmierbares Logikarray oder PLA 54 für das selektive Programmieren oder Umprogrammieren des FPGA's 46, und liefert eine Ausgangsbildinformation an den Informationsprozessor 40 über einen Bildpuffer 56. Das ROM 52 enthält mindestens eines und bevorzugt eine Vielzahl von Programmen zum selektiven Konfigurieren des FPGA's 46 zur Ausführung unterschiedlicher Vorverarbeitungsoperationen an den Eingangsbildpixeldaten. Diese Programme sind durch den Informationsprozessor 40 abhängig von der durchzuführenden Inspektionsoperation - z. B. einer Boden- und Seitenansatzinspektion in der Implementation von Fig. 1 - und dem gewünschten Vorverarbeitungsalgorithmus abhängig. Ein Vorverarbeitungsalgorithmus für die Boden- und Seitenansatzinspektion wird im Detail in Verbindung mit Fig. 3 diskutiert. Das PLA 54 ist in Verbindung mit Befehlssignalen aus dem Informationsprozessor 40 vorprogrammierbar, um dem PGA 46 selektiv zu befehlen, Konfigurationsprogramme aus dem ROM 52 entweder bei dem Start des Gesamtsystems oder selektiv unter der Steuerung des Informationsprozessors 40 über das PLA 54 in dem Falle herunter zu laden, daß ein unterschiedlicher Vorverarbeitungsalgorithmus gewünscht ist.
• Fig. 3 ist ein Funktionsblockschaltbild des FPGA's 46 in Fig. 2 in einer Konfiguration zur Vorverarbeitung von Bildpixeldaten für eine Boden- und Seitenansatzinspektion in der Implementation von Fig. 1. Die Kamerapixeldaten werden seriell Pixelbyteweise bei einem durch den Prozessortakt 62 gesteuerten Synchronisator 60 empfangen. Der Synchronisator betreibt auch einen Pixelzähler 64 für die Verfolgung der aus der Kamera empfangenen Pixeldaten innerhalb jeder Abtastung. Die synchronisierten Pixeleingangsdaten werden durch sequentielle Schieberegister 66, 68, 70 geführt. Die Ausgangssignale des Synchronisators 60 und jedes Registers 66, 68 und 70 werden einem entsprechenden Eingang eines Multiplexers 72 zugeführt. Somit erscheinen vier sequentielle Bytes von Pixeldaten, welche die Ausgangssignale von vier sequentiellen Elementen des Lineararraysensors 38 (Fig. 1) repräsentieren, an den vier Eingängen des Multiplexers 72. Ein Paar von Logikgattern 74,76 wird selektiv durch die Programmierung für die Feststellung der Trennung zwischen Pixeldatenbytes, welche innerhalb der Kameraabtastzeile (Logik 74) zu vergleichen sind und der Anzahl von Abtastzeilen zwischen zu vergleichenden Pixeldatenbytes (Logik 76) gesetzt. D. h., die Analyse wird in dieser exemplarischen Implementation durch Vergleichen von Pixeldaten innerhalb einer Kameraabtastzeile entweder zueinander benachbart, oder durch eine Anzahl von Bytes bestimmt durch die Programmierung der Logik 74 getrennt, und durch Vergleichen derselben Bytenummer innerhalb von zwei Abtastzeilen, entweder benachbarten Abtastzeilen oder Abtastzeilen, die voneinander durch die Programmierung der Logik 76 getrennt sind, durchgeführt. Die Logikelemente 74, 76 werden durch den Prozessortakt 72 gesteuert. Ein Pixelzähler 76 und das Logikelement 74 sind mit einer Subtraktionsschaltung 78 verbunden, welche die Einstellung der Logik 74 von dem Pixelzählerstand innerhalb jeder Abtastzeile subtrahiert. Dieses erzeugt eine Adresse, welche ein Abtastdaten-RAM 80 (Teil des RAM 50 in Fig. 2) adressiert. Der Subtrahierer 78 erzeugt den Pixelabschnitt der Adresse und der Subtrahierer 84 erzeugt den Abtastabschnitt der Adresse. Zusammen können sie die Adresse für jedes vorhergehende Pixel in der aktuellen Abtastzeile oder einer vorhergehenden Abtastzeile erzeugen. Die aktuellen Pixeldaten werden kontinuierlich in dem Abtastdaten-RAM 80 gespeichert. Daher können die Pixeldaten von einem vorherigen Pixel in derselben Abtastzeile oder von einer vorherigen Abtastzeile durch Adressierung der korrekten Stelle in dem RAM zurückgeholt werden.
• Ein Multiplexer 86 empfängt das Ausgangssignal des Multiplexers 72 und das Ausgangssignal des Abtastdatenelementes 80. Somit kann der Multiplexer 86 zwischen dem neuesten Pixeldatenbyte und drei unmittelbar vorhergehenden Pixeldatenbytes (über dem Multiplexer 72) wählen, und ein vorgewähltes vorheriges Pixeldatenbyte (über das Abtastdatenelement 80) entweder innerhalb derselben Abtastzeile oder in einer ausgewählten vorherigen Abtastzeile. Das Ausgangssignal des Multiplexers 86 wird dem einen Eingang eines Verhältnisberechnungselementes 88 zugeführt, welches ein zweites Eingangssignal aus dem Synchronisator 60 empfängt, welches natürlich das neueste Pixeldateneingangsbyte ist. Somit können bei dem Verhältniselement 84 das aktuelle Eingangsdatenbyte mit irgendeinem der drei unmittelbar vorhergehenden Bytes an dem Ausgang der Schieberegister 66, 68, 70, mit irgendeinem vorherigen Byte aus derselben Abtastzeile gemäß Ermittlung durch das Subtraktionselement 78 und das Abtastdatenelement 80, oder mit demselben Pixeldatenbyte aus irgendeiner vorherigen Abtastzeile gemäß Bestimmung durch das Subtraktionselement 84 und das Abtastelement 80 verglichen werden. Das Verhältniselement 88 wird bevorzugt durch einen Abschnitt des ROM 72 (Fig. 2) für die Aufnahme der zwei Eingangsbytes als die zwei ROM-Adresseneingänge und die Bereitstellung eines Ausgangssignals als eine Funktion des Verhältnis zwischen diesen, ausgebildet. Solche Verhältnisse sind natürlich in dem ROM 52 vorgespeichert.
• Das Ausgangssignal des Verhältniselementes 88 wird einem Komparator 90 zugeführt, bei welchem das berechnete Verhältnis mit einem in dem RAM 50 (Fig. 2) vorgespeicherten Schwellenwert 92 verglichen wird. In dem RAM 50 ist ein Schwellenwert 92 für jedes Pixel gespeichert, und der Pixelzähler 64 adressiert das RAM, um den entsprechenden Schwellenwert auszulesen. Wenn dieser Vergleich anzeigt, daß das Verhältnis der bei 88 entwickelten Bildpixelbytes den Schwellenwert 92 überschreitet, wird ein "Treffer"-Zähler 94 inkrementiert. Eine vorbestimmte Anzahl von aufeinanderfolgenden Treffern zeigt die Detektion eines "Flecken" an und inkrementiert einen Fleckenzähler 96. Der Fleckenzähler 96 wird an dem Ende jeder Folge aufeinanderfolgender Treffer inkrementiert. Jeder bei dem Komparator 90 entwickelte Treffer hat über das Element 98 die Funktion, einem Ausgangsmultiplexer 100 zu signalisieren, Daten an den Hauptinformationsprozessor 40 (Fig. 1) zu übertragen. Bei aufeinanderfolgenden Treffern, wird das Ausgangssignal des Multiplexers 100 aus dem Fleckenzähler 96, dem Trefferzähler 94, einem Verhältnis 88, dem Synchronisator 60, einem Zähler 64, einem Zähler 82 erzeugt. Somit laden aufeinanderfolgende Treffer, die sich aus den Bilddatenbytevergleichen ergeben, effektiv Bildinformationen an den Hauptinformationsprozessor. Der Hauptinformationsprozessor kann eine Qualitätssteuerinformation aus der Anzahl und der Häufigkeit dieser Daten entwickeln. Auf diese Weise muß der Hauptprozessor nicht alle Bilddaten verarbeiten, sondern nur die für die Detektion nicht akzeptierbarer technischer Veränderung interessierenden Daten. Alternativ kann natürlich der Hauptprozessor 40 ein Herunterladen aller Pixeldaten aus dem ROM 50 für eine Verarbeitung und/oder Darstellung bei 44 herunterladen.
• Fig. 4A veranschaulicht einen Behälterboden und Seitenansatz I02 mit einem inneren Ring 104, einem Startring 106 und erhabenen Verschleißstegen 108. Abtastzeilen 110, 114 und 116 sind gestrichelt dargestellt. Ferner ist in Fig. 4A zum Zwecke der Verständnis ein Bild 38a dargestellt, welches den Abschnitt des gesamten Boden- und Seitenansatzes 102 repräsentiert, welcher von dem Kamerasensor 38 bei dem Abtastinkrement 110 gesehen wird. Wie vorstehend erwähnt, ist der Sensor 38 in dieser Ausführungsform ein geradliniger Arraysensor mit einer Vielzahl von Sensorelementen - z. B. 512 Sensorelementen. Sechs von diesen Elementen 38b, 38c, 38d, 38e, 38f und 38g sind in Fig. 4A bei einem Ring 104, der Behälterachse, einem Ring 104, einem Ring 106, der Innenkante des Stegs 108 bzw. der Außenkante des Stegs 108 dargestellt. Der Kamerasensor 38 wird in Inkrementen der Behälterrotation abgetastet, um eine zweidimensionale elektronische Abb. 120 des Behälterboden und Seitenansatzes gemäß Darstellung in Fig. 4B zu entwickeln. Die Stege 108 erscheinen angrenzend an die Unterseite des Bildes 120, wobei der Startring 106 unmittelbar darüber auftritt, der Innenring 104 über den Startring und eine Linie 122 den Mittelpunkt des Behälters über dem Startpunkt 104 repräsentieren. Eine Abb. 106' des Innenrings 106 wird an der Oberseite des Bildes wiederholt. Die Abtastzeilen 110, 114, 116 sind wiederum gestrichelt dargestellt, sowie auch das Bild 38a und die Sensorelemente 38b bis 38g in der Abtastung 110.
• Fig. 5A und 5B veranschaulichen einen Behälter, welcher sowohl Veränderungen in der Dicke und einen undurchsichtigen Stein in dem Behälterboden 124 enthält. Steine 126, 128, 130 und 132 sind im Behälterboden 124 in Fig. 5A dargestellt und die entsprechenden Abbildungen sind in Fig. 5B dargestellt. Man beachte, daß auf der Abtastzeile 134 der Stein 126 angrenzend an den Behältermittelpunkt und der Stein 128 am inneren Ring 104 sich wiederholen, aber auf der entgegengesetzten Seite des Behältermittelpunktes 122. Der Stein 126 verschmiert aufgrund der geringeren Winkelgeschwindigkeit an dem Behältermittelpunkt etwas.
• Es wurde somit ein Verfahren und ein System offenbart, welches vollständig alle vorstehend beschriebenen Aufgaben und Ziele erfüllt. Man wird natürlich erkennen, daß, obwohl die Erfindung in Verbindung mit einer momentan bevorzugten Implementation für eine Boden- und Seitenansatzanalyse offenbart wurde, die Erfindung ohne weiteres für andere Arten von Behälterinspektionen und Analysen, wie z. B. eine Inspektion der Behälterseitenwand, wie sie im US-Patent 4 601 395 offenbart ist, eine Inspektion der Behälteroberflächen, wie sie in dem US-Patent 4 701 612, eine Inspektion der Behälterabdichtoberflächen, wie sie im US- Patent 4 945 228 offenbart ist, oder eine Identifikation der Behälterherstellungsformen, wie sie im US-Patent-4 644 151 offenbart ist, verwendet werden kann. Man wird ferner auch klar erkennen, daß obwohl die Erfindung in Verbindung mit einem Datenkompressions-Vorverarbeitungsanwendung - d. h. einer Anwendung, in welcher die Vorverarbeitung "Treffer" lokalisiert, die technische Abweichungen anzeigen, und nur diese Information an den Hauptprozessor für eine weitere Analyse überträgt - die programmierbare logische Vorrichtung, welche die Erfindung kennzeichnet, auch ohne weiteres für andere Vorverarbeitungsanwendungen, wie z. B. als eine Datenfilterung, Faltungsfilterung, FIR-Filterung, Z- Transformationsfilterung, Erosionsanalyse oder Dilationsanalyse verwendet werden könnte. In der Tat liegt ein besonders wichtiger Vorteil der vorliegenden Erfindung in der Tatsache, daß Algorithmen für die Durchführung einiger oder aller dieser Vorverarbeitungsfunktionen in dem ROM 52 (Fig. 2) vorgespeichert sein können und selektiv von dem Hauptinformationsprozessor 40 (Fig. 1) nach Belieben aktiviert werden können.
• Der Bildvorprozessor gemäß der Erfindung arbeitet an Pixeldaten in Realzeit seriell so wie sie von der Kamera empfangen werden. Das System ist in hohem Maße wie eine Pipeline ausgeführt, wodurch sozusagen an jedem Zeitpunkt sequentielle Elemente des Vorprozessors an sequentiellen Bytes und Pixeldaten arbeiten. Das System kann daher die Vorverarbeitungsoperation in der Zeit abschließen, welche von der langsamsten Einzelkomponente benötigt wird, anstelle in der Summe von Zeiten aller Verarbeitungskomponenten. Von der Auswirkung her verarbeiten alle Pipelineelemente Pixeldaten parallel. Wenn mehr Verarbeitung erforderlich ist, können zusätzliche Pipelinestufen hinzugefügt werden, ohne in irgendeiner Weise die Vorverarbeitung zu verlangsamen. Elemente, wie z. B. Addierer, Akkumulatoren, Zähler, Multiplexer und Komparatoren, können in die programmierbare Logikvorrichtung implementiert werden. Multiplizierer und Dividierer werden bevorzugt als Nachschlagetabellen in einem externen ROM oder RAM implementiert. Daten von vorherigen Abtastungen werden in externen RAMs gespeichert, bzw. daraus geholt, und Parameter, wie z. B. Schwellenwerte können auf einer pro Pixelbasis in einen externen RAM gespeichert sein.

Claims (10)

1. Maschinelles optisches Erkennungssystem mit folgenden Merkmalen:

eine Kameraeinrichtung (34) zur Abbildung eines Objekts, welches sich relativ zur Kamera (34) bewegt, um aufeinander folgende Bilder zu erhalten, die eine Mehrzahl von Pixeldaten-Bytes enthalten, die jeweils einen Teil eines einzelnen Bildes bilden;

eine Vorbearbeitungseinrichtung (42), um Pixeldaten von der Kameraeinrichtung (34) zu empfangen und ausgewählte Vorbearbeitungsoperationen auf diese auszuführen;

eine Hauptverarbeitungsvorrichtung (40) zum Empfang der vorverarbeiteten Pixeldaten von der Kameraeinrichtung (34) und zur Ausführung von Bildanalyse auf diese Pixeldaten,

dadurch gekennzeichnet,

dass die Vorbearbeitungseinrichtung (42) eine Feldprogrammierbare Gate-Array (46) von Hardware-logischen Elementen (66, 68, 70) umfasst, die variabel konfigurierbar sind, um Pixeldaten-Bytes des einzelnen Bildteils seriell und in Realzeit in einer Weise zu verarbeiten, die durch die Konfiguration der Hardwarelogischen Elemente (66, 68, 70) bestimmt wird, und dass Mittel (50, 52) mit der Hauptverarbeitungseinrichtung (40) verbunden sind, um die Konfiguration der Hardwarelogischen Elemente (66, 68, 70) selektiv zu ändern, um Pixeldatenbytes von der Kameraeinrichtung (34) in vorgewählter Weise zu bearbeiten, wie durch die Hauptverarbeitungseinrichtung (40) gesteuert.

2. System nach Anspruch 1, dadurch gekennzeichnet, dass die Mittel (50, 52) zur selektiven Änderung digitale Speichermittel umfassen, in welchen eine Mehrzahl von Konfigurationsprogrammen voreingegeben sind, ferner auf die Hauptverarbeitungseinrichtung (40) ansprechende Mittel, um unter der Mehrzahl der Konfigurationsprogramme in den digitalen Speichermitteln auszuwählen, und Mittel zur Konfigurierung der FPGA (46) der Hardware-logischen Elemente (66, 68, 70) als Funktion des ausgewählten Konfigurationsprogramms der digitalen Speichermittel (50, 52).

3. System nach Anspruch 1, worin das FPGA (46) der Hardware-logischen Elemente (66, 68, 70) so konfigurierbar ist, dass die Elemente der FPGA aufeinander folgend auf ein unterschiedliches Byte von Pixeldaten in solcher Weise einwirken, dass das FPGA eine Mehrzahl von nachfolgenden Pixeldaten-Bytes gleichzeitig bearbeitet.

4. System nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass das FPGA (46) der Hardwarelogischen Elemente (66, 68, 70) eine programmierbare logische Einrichtung umfasst.

5. System zur Inspektion von Behältern mit folgenden Merkmalen:

Mittel (16, 18) zum Halten eines Behälters (12) in stationärer Stellung und Drehen des Behälters um seine Achse;

Mittel (30), um Licht in den Behälter (12) zu schicken, der sich in der Halte- und Dreheinrichtung (16, 18) befindet;

eine Kameraeinrichtung (34), um ein Bild des Behälters (12) in der Halte - und Dreheinrichtung (16, 18) zu erhalten, der von dem Licht beleuchtet wird, wobei das Bild aus einer Mehrzahl von Pixeln besteht, die jeweils einen Teil des Bildes bilden; und

eine Informationsverarbeitungseinrichtung (40), um zu speichernde und zu vergleichende Pixeldaten-Bytes zu liefern,

dadurch gekennzeichnet,

dass die Kameraeinrichtung (34) zur Lieferung von Pixeldaten-Bytes seriell und aufeinander folgend für einzelne Bildteile ausgebildet ist,

dass eine programmierbare logische Einrichtung (42) mit der Kameraeinrichtung (34) als Vorbearbeitungseinrichtung für den Empfang der Pixeldaten-Bytes seriell und in Aufeinanderfolge verbunden ist, wobei die programmierbare logische Einrichtung (429) eine feldprogrammierbare Gate- Array (46) von Hardware-logischen Elemente (66, 68, 70) umfasst, die so konfiguriert sind, dass Elemente der FPGA (46) eine Mehrzahl von sequentiellen Pixeldaten-Bytes gleichzeitig und in Realzeit bearbeiten, und

dass die Informationsverarbeitungseinrichtung (40) auf Pixeldaten anspricht, die von der programmierbaren logischen Einrichtung (42) verarbeitet werden, um Inspektionsinformation als eine Funktion der optischen Eigenschaften des Behälters (12) zu erhalten.

6. System nach Anspruch 5, dadurch gekennzeichnet, dass Mittel (50, 52) zur selektiven Änderung der Konfiguration der Hardwarelogischen Elemente (66, 68, 70) in der programmierbaren logischen Einrichtung (42) vorgesehen sind, um unterschiedliche Bearbeitungsoperationen auf die von der Kameraeinrichtung empfangenen Pixeldaten auszuführen.

7. System nach Anspruch 6, dadurch gekennzeichnet, dass die Mittel (50, 52) zur selektiven Änderung eine digitale Speichereinrichtung (52) umfasst, in welcher eine Mehrzahl von Konfigurationsprogrammen voreingegeben ist, ferner Mittel (40) zur Auswahl unter der Mehrzahl der Konfigurationsprogramme in der digitalen Speichereinrichtung, und Mittel (54) zur Konfigurierung der Anordnung (40) von Hardware-logischen Elementen als eine Funktion des aus der digitalen Speichereinrichtung ausgewählten Konfigurationsprogramms.

8. System nach Anspruch 5, dadurch gekennzeichnet, dass eine Einrichtung (45) auf die Halte- und Dreheinrichtung (16, 18) anspricht, um den Betrieb der programmierbaren logischen Einrichtung (42) mit Schritten der Behälterdrehung zu synchronisieren.

9. Verfahren der Prüfung optischer Eigenschaften eines Behälters, mit folgenden Schritten:

(a) ein Bild des Behälters (12) wird empfangen;

(b) die Bildinformation wird in eine Mehrzahl von Pixeldaten-Bytes umgewandelt, die jeweils einen Teil des Bildes bilden, und

(c) die Pixeldaten-Bytes werden so bearbeitet, dass Prüfinformationen als Funktion der optischen Eigenschaften des Behälters erhalten werden,

dadurch gekennzeichnet,

dass in Schritt (a) das Bild des Behälters (12) seriell und in Aufeinanderfolge für einzelne Bildteile erhalten wird;

dass in Schritt (b) die Mehrzahl der Pixeldaten-Bytes durch ein feldprogrammierbares Gate-Array (46) von konfigurierten Hardware-logischen Elementen (66, 68, 70) erhalten wird, wobei jedes logische Element einen sequentiellen Abschnitt des FPGA (46) bildet, welches ein jeweiliges einzelnes Bildteil trägt; und

im Schritt (c) die Verarbeitung für sequentielle Pixeldaten-Bytes gleichzeitig in den sequentiellen Abschnitten des FPGA (46) erfolgt.

10. Verfahren nach Anspruch 9, mit folgenden weiteren Schritten:

(d) der Behälter (12) wird um seine Achse gedreht, und

(e) der Betrieb gemäß Schritten (a) und (b) wird zu den Schritten der Behälterdrehung synchronisiert.