PL168306B1

PL168306B1 - Uklad transmisji danych PL

Info

Publication number: PL168306B1
Application number: PL91292847A
Authority: PL
Inventors: John Michael Kaiser; Clair Joe Christopher St
Original assignee: Ibm; International Business Machines Corp
Priority date: 1990-12-18
Filing date: 1991-12-18
Publication date: 1996-02-29
Also published as: HU913984D0; EP0491569B1; JPH04227152A; RU2110839C1; HUT61110A; JPH07112200B2; US5182554A; HU214427B; DE69131997T2; EP0491569A2; PL292847A1; SK385391A3; DE69131997D1; CZ280707B6; EP0491569A3; CZ385391A3

Abstract

1. Uklad transmisji danych zawierajacy prze- lacznik krzyzowy, do którego sa dolaczone urza- dzenia przetwarzania danych, a który zawiera przelacznik macierzowy polaczony z portami przelacznika krzyzowego i z magistrala sterowa- nia, znamienny tym, ze przelacznik macierzowy (40) zawiera uklad logiczny polaczen/rozlaczen (600), którego wejscie jest polaczone z wyjsciem magistrali sterowania (52) zas jego wyjscie jest polaczone z wejsciem ukladów blokowania adre- sów (602), przy czym drugie wejscie ukladów blo- kowania adresów (602) jest polaczone z magistrala sterowania (52). Fig 4 PL

Description

Przedmiotem wynalazku jest układ transmisji danych, przeznaczony zwłaszcza do tworzenia kanału transmisji danych pomiędzy dwoma z wielu urządzeń przetwarzania danych.

W układach transmisji danych o wysokiej wydajności, komunikacja wewnętrzna pomiędzy urządzeniami składowymi tego układu, takimijak urządzenia peryferyjne, terminale lub komputery, jest krytyczna w przypadku dążenia do spełnienia wymagań wysokiej wydajności układu. Przykładem powszechnie stosowanego układu o wysokiej wydajności jest układ telekomunikacyjny.

W opisie patentowym Stanów Zjednoczonych Ameryki nr 4 256 926 jest przedstawiony telekomunikacyjny układ przełączający ze sterowaniem mikroprocesorowym, w którym zastosowano sterowanie rozproszone realizowane przez rozproszone mikroprocesory, które to mikroprocesory zawierają bufory wykorzystywane do komunikacji między mikroprocesorami.

Różnica pomiędzy układem telekomunikacyjnym i układem transmisji danych między urządzeniami przetwarzania danych polega na tym, że w układzie transmisji danych liczba komunikujących się ze sobą urządzeń, na przykład terminali, jest mniejsza, a wymagania dotyczące przepustowości są generalnie wyższe. Dodatkowo istnieje jeszcze wymaganie dynamicznej przełączalności wewnętrznej układu. Dlatego też do komunikacji pomiędzy urządzeniami przetwarzania danych są stosowane różne rozwiązania techniczne.

Jako przykład może służyć rozwiązanie przedstawione w opisie patentowym Stanów Zjednoczonych Ameryki nr 4 264 782, w którym procesor główny komunikuje się z kilkoma terminalami przez układ transmisji danych. W tym układzie przesyłane informacje mogą być szyfrowane, lecz są w dalszym ciągu sterowane przez procesor główny. W przypadku,

168 306 gdy procesor główny jest procesorem nadrzędnym, terminale stają się urządzeniami podrzędnymi i całkowita kontrola przesłań w układzie transmisji danych jest realizowana przez główną jednostkę centralną. To może stać się wąskim gardłem w przypadku, gdy urządzenia przetwarzania danych mają kilka, urządzeń autonomicznych wymagających komunikacji między sobą.

Z kolei w opisie patentowym Stanów Zjednoczonych Ameryki nr 4 551831 podano inny przykład układu transmisji danych ilustrujący zastosowanie przełącznika multipleksowego do sterowania kilkoma kanałami. Procesor centralny steruje przełącznikiem multipleksowym.

Kolejnym przykładem komunikacji urządzeń przetwarzania danych jest przedstawiony w opisie patentowym Stanów Zjednoczonych Ameryki nr 4 710 868 układ połączeń kilku stacji roboczych z centralną pamięcią. Stacje robocze uzyskują dostęp do centralnej pamięci przez dwupoziomowy przełącznik, który przeprowadza translację adresów wirtualnych na adresy rzeczywiste, a także realizuje przełączanie.

W wielu układach transmisji danych cyfrowych o wysokiej przepustowości wymaga się, aby kilka urządzeń przetwarzania danych mogło równocześnie komunikować się ze sobą. Taką możliwość zapewnia zastosowanie przełącznika krzyżowego. Przykład zastosowania przełącznika krzyżowego podano w opisie patentowym Stanów Zjednoczonych Ameryki nr 4 539 564. Jest on porównywalny z pojedynczą magistralą informacyjną pozwalającą uzyskać w każdej chwili tylko jeden kanał transmisji. W typowej konfiguracji przełącznik krzyżowy umożliwia każdemu terminalowi wymianę informacji z każdym innym, nie zajętym terminalem urządzenia przetwarzania, a także umożliwia równoczesną komunikację kilku par terminali. Tradycyjnie uzyskuje się to w rezultacie wysłania przez terminal żądania dostępu do przełącznika krzyżowego przez centralny układ sterowania przełączaniem, dla określenia czy odbierający terminal może przyjąć transmisję z terminala inicjującego. Po odebraniu sygnału statusu wskazującego, że taka łączność może być nawiązana, przełącznik krzyżowy otrzymuje rozkaz zrealizowania połączenia pomiędzy terminalem nadającym i terminalem odbierającym, dla umożliwienia tym terminalom wymiany informacji. W momencie, gdy komunikacja zostaje zakończona, terminal inicjujący tradycyjnie sygnalizuje centralnej jednostce sterującej przełącznikiem krzyżowym potrzebę odłączenia terminala odbierającego.

Z kolei w opisie patentowym Stanów Zjednoczonych Ameryki nr 4 539 564 jest przedstawione wykonanie przełącznika typu krzyżowego pozwalające kontrolować wejścia i wyjścia. Kontrola ta ma jednak na celu wyłącznie nadzór nad określeniem momentu pojawienia się sytuacji błędnych i określeniem źródeł tych sytuacji błędnych. Podobne rozwiązanie zawierające także układ nadzoru do kontrolowania i wprowadzania znaczników czasowych transmisji przez przełącznik typu krzyżowego jest przedstawione w Biuletynie Technicznym IBM, tom 31, nr 1, z czerwca 1988 r w artykule p.t. Znacznik przełącznika krzyżowego.

Istotą układu transmisji danych zawierającego przełącznik krzyżowy, do którego są dołączone urządzenia przetwarzania danych, a który zawiera przełącznik macierzowy, połączony z portami przełącznika krzyżowego i z magistralą sterowania, według wynalazku, jest to, że przełącznik macierzowy zawiera układ logiczny połączeń/rozłączeń, którego wejście jest połączone z wyjściem magistrali sterowania, zaś jego wyjście jest połączone z wejściem układów blokowania adresów, przy czym drugie wejście układów blokowania adresów jest połączone z magistralą sterowania.

Korzystne jest, gdy, zgodnie z wynalazkiem, przełącznik macierzowy zawiera bufory wejściowe, których wejścia są połączone z wyjściami przyporządkowanych im portów, układy selekcji danych, z których każdy jest połączony z każdym z buforów wejściowych, bufory wyjściowe, których wejścia są połączone z wyjściami przyporządkowanych im układów selekcji danych, zaś ich wyjścia są połączone z wejściami przyporządkowanych im portów oraz rejestry, których wejścia są połączone z wyjściami układów blokowania adresów, zaś ich wyjścia są połączone z wejściami przyporządkowanych im układów selekcji danych.

168 306

Rozwiązanie, według wynalazku, pozwala na regulację wzajemnej komunikacji pomiędzy urządzeniami przetwarzania danych poprzez monitorowanie tej komunikacji w celu określenia chwili, w której powinna być wykonana zmiana w układzie transmisji danych.

Wynalazek, w przykładzie wykonania, jest przedstawiony na rysunku, na którym fig. 1 przedstawia schemat blokowy ilustrujący dołączenie ośmiu urządzeń przetwarzania danych dołączonych do pierwszego przełącznika krzyżowego i jedno dołączone do drugiego przełącznika krzyżowego, fig. 2 - schemat blokowy przełącznika krzyżowego, fig. 3 - schemat blokowy portu przełącznika krzyżowego, fig. 4 - schemat blokowy przełącznika macierzowego, fig. 5A - wykres zdarzeń ilustrujący zdarzenia pomiędzy portem A, portem B i przełącznikiem krzyżowym przy ustanawianiu połączenia pomiędzy portem A i portem B, fig. 5B - wykres zdarzeń ilustrujący rozłączanie portu A i portu B, fig. 6 - sieć działań ilustrującą sterowanie portu w okresie odbierania ramki transmisyjnej zjego złącza, fig. 7 - sieć działań ilustrującą przebieg sterowania portem po odebraniu zgłoszenia magistrali transmisji danych, fig. 8 - sieć działań ilustrującą zakończenie łączności przez port, i fig. 9 - sieć działań ilustrującą sterowanie przełącznika macierzowego podczas komunikacji między portami.

Na figurze 1 przedstawiono schemat blokowy układu transmisji danych zawierającego osiem urządzeń 14, 16, 18, 20, 22, 24, 26, 28 przetwarzania danych, z których każde jest dołączone do przełącznika krzyżowego 10 przez port 8. Każde ze wspomnianych urządzeń, na przykład urządzenie 24, może być naprzemiennie dołączane do dodatkowych przełączników krzyżowych, na przykład do przełącznika krzyżowego 12.

Jest korzystne, aby niektóre ze wspomnianych urządzeń, na przykład urządzenie 14 i urządzenie 24, miały postać stacji roboczych typu RISC System/600 dołączonych, przy pomocy szeregowego kanału światłowodowego, do przełącznika krzyżowego 10. W tym wykonaniu każda stacja typu RISC System/600 może mieć cztery porty umożliwiające dołączenie łącz szeregowych. Przykładem z kolei protokołu stosowanego przy połączeniach łączem szeregowymjest protokół ESCON. W tym wykonaniu urządzenie przetwarzania danych jest dołączone do innego urządzenia dla dostarczenia informacji do drugiego urządzenia. Zatem cała informacja jest dostarczana przez ten szeregowy kanał światłowodowy.

Urządzenie zapoczątkowujące łączność powinno wysłać ramkę informacji nie większą niż 32 bajty dla zainicjalizowania łączności z urządzeniem odbierającym. Po wysianiu i odebraniu pierwszej ramki ustalającej połączenie przez przełącznik krzyżowy 10, połączenie to jest utrzymywane w takim stanie, że urządzenie zapoczątkowujące łączność może nieprzerwanie przesyłać kolejne ramki informacji do urządzenia odbierającego dopóty, dopóki nie zostanie wysiana ramka rozłączająca, w celu zaalarmowania urządzenia odbierającego i przełącznika 10, który jest rozłączany. W tym wykonaniu jako przełącznik krzyżowy 10 stosowany jest przełącznik krzyżowy N x N obsługujący N x N portów dla umożliwienia równoczesnej łączności pomiędzy połączonymi portami i urządzeniami dołączonymi do portów.

Na figurze 2 przedstawiono schemat blokowy przełącznika krzyżowego 10. W tym przykładzie jest stosowany przełącznik 16 x 16, przy czym na rysunku z szesnastu portów pokazano tylko osiem portów. Każdy z portów 30, 32, 34, 36, 42, 44, 46, 48 jest dołączony do magistrali arbitrażu portów 50, magistrali sterowania 52 i linii przesyłania danych, takich jak na przykład linie 54 i 55 odpowiednio dla portów 30 i 42. Przy pomocy tych linii przesyłania danych każdy z tych portów jest dołączony do przełącznika macierzowego 40 typu 16 x 16. Ponadto porty są dołączone do urządzeń układu przetwarzania danych, na przykład port 30 jest dołączony łączem 59. Przełącznik macierzowy 40 może stanowić gotowy element, pozwalający realizować połączenia krzyżowe pomiędzy portami, z wyłączeniem pokazanych na fig. 4 układu logicznego połączeń/rozłączeń 600 i układu blokowania adresów 602.

Każdy z portów 30,32,34,36,42,44,46,48 realizuje konwersję optoelektroniczną dla umożliwienia przesyłania informacji w postaci sygnałów elektrycznych pomiędzy tymi portami przez przełącznik macierzowy 40 typu 16 x 16. Początkowo port, na przykład oznaczony numerem 30, może próbować połączyć się z innym portem, na przykład oznaczonym

168 306 numerem 32. Najpierw ten pierwszy port 30 zgłasza żądanie arbitrażu. Oznacza to, że pierwszy port 30 przez układ arbitrażu 38 żąda potwierdzenia dostępu do magistrali arbitrażu 50. Po otrzymaniu potwierdzenia, przez magistralę sterowania 52, do drugiego portu 32 przekazywane jest żądanie połączenia. Przykładowo na fig. 2 pokazano, że drugi port 32 próbuje skontaktować się z pierwszym portem 30 wysyłając żądanie połączenia, pokazane symbolicznie strzałką 58. Pierwszy port 30 wysyła sygnał zajętości, pokazany symbolicznie strzałką 56 narysowaną linią przerywaną biegnącą z powrotem do drugiego portu 32, którego żądanie połączenia zostaje zlikwidowane. Analogiczne połączenia dla innych portów, na przykład portu 44 i portu 46, są pokazane symbolicznie strzałkami 60 i 62. Podczas początkowej próby uzyskania połączenia między portami nie korzystano z dostępu do przełącznika macierzowego typu 16 x 16. Jest to możliwe dzięki możliwości sterowania mechanizmem przełączenia rozproszonego w portach. Innymi słowy przełącznik macierzowy 40 jest anggażowany do utworzenia połączenia między portami tylko po otrzymaniu potwierdzenia, że przesłanie danych może się odbyć.

Przełącznik macierzowy 40 jest dołączony do magistrali sterowania 52. To pozwala odblokowywać reakcję przełącznika macierzowego 40 na wysyłane do niego rozkazy. W korzystnym wykonaniu jedynymi rozkazami, które są kierowane do przełącznika macierzowego 40, są rozkazy natury diagnostycznej. Przełącznik macierzowy 40 podczas normalnej pracy jedynie kontroluje magistralę sterowania 52 i przesyłanie sygnałów sterujących pomiędzy portami, w celu określenia czy połączenia są podtrzymywane. W przypadku gdy połączenia są podtrzymywane linie przesyłania danych, na przykład linie 54 i 55, są połączone dla umożliwienia przesyłania danych pomiędzy portami, na przykład między portami 30 i 42, bez konieczności wysyłania bezpośrednich rozkazów do przełącznika z portów lub z innych elementów sterujących.

Operacja rozłączania jest wykonywana przez przełącznik macierzowy 40 bez żadnych rozkazów z portów. Przełącznik macierzowy 40 prowadzi podsłuch magistrali sterowania 52 dla określenia momentu, w którym należy dokonać rozłączenia. Odbywa się to poprzez sprawdzanie, czy w magistrali sterowania 52 pojawił się rozkaz rozłączenia. W przypadku, gdy zjednego do drugiego urządzenia przetwarzania danych jest wysyłana ramka zakończenia, przełącznik macierzowy 40, w rezultacie sprawdzania magistrali sterowania 52, automatycznie określa, że należy przerwać połączenie. To rozwiązanie pozwala zaoszczędzić czas, gdyż do poinformowania przełącznika macierzowego 40 o konieczności rozłączenia nie jest wymagany oddzielny protokół rozkazowy. Jest to istotne, gdyż operacja rozłączenia ma wysoki priorytet z tego względu, że następne połączenie z którymkolwiek z tych portów może być wykonane wyłącznie wówczas, gdy nastąpi to rozłączenie.

Na figurze 3 przedstawiono schemat blokowy portu przełącznika krzyżowego 10, na przykład portu 30. Działaniem układów logicznych portu steruje główny układ sterowania stanów 78. Główny układ sterowania stanów 78 jest dołączony do układu sterującego przerwaniami 82, który w przypadku błędów wysyła przerwania do i z magistrali sterowania 52. Główny układ sterowania stanów 78 jest dołączony także do układu logicznego wymiany potwierdzeń 88. W przypadku, gdy ramka jest otrzymywana z urządzenia przetwarzania danych po raz pierwszy, jest ona odbierana łączem 59B i jest początkowo blokowana w rejestrze odbiorczym l02, po jednym znaku w cyklu. Zawartość tego rejestru jest następnie ładowana do bufora połączeń synchronizacji l04 w którym układy sterowania zapisem 90 i odczytem 92, łącznie z głównym układem sterowania stanów 78, określają tryb działania bufora połączeń/synchronizacji 104jako bufora pośredniczącego typu FIFO lubjako bufora wychwytuj ącego. Układ sterowania zapisem 90 określa, gdzie będą zapisane dane w buforze połączeń/synchronizacji 104. Układ sterowania zapisem 90 określa, z którego miejsca w buforze połączeń/synchronizacji 104 będzie odczytywany następny znak. Pierwszy układ dekodowania/wykrywania błędów 106 jest również dołączony do głównego układu sterowania stanów 78 do znakowania wszelkich warunków powstawania błędów.

W przypadku, gdy ramka ma przejść do innego portu, przez magistralę sterowania 52 przesyłane jest żądanie połączenia. Jak wskazano wcześniej, żądanie jest wysyłane do układu arbitrażu 38 po magistrali arbitrażu 50, poprzez interfejs arbitrażu/sterowania 100.

168 306

Po uzyskaniu potwierdzenia, główny układ sterowania stanów 78 wysyła żądanie połączenia i ocenia stan otrzymany poprzez magistralę sterowania 52 z portu, który będzie dołączony. Jeżeli port, który powinien być dołączony, nie jest zajęty, wówczas przełącznik macierzowy 40 w sposób automatyczny realizuje połączenie, a dane z bufora łączeń/synchronizacji 104 przechodzą przez pierwszy rejestr 108 do linii danych 54B w przełączniku macierzowym 40. Multiplekser odbiorczy 94 określa, czy dane otrzymane z łącza 59B lub z układu logicznego wymiany potwierdzeń 88 będą wprowadzone do pierwszego rejestru 108. Podobnie dane otrzymywane z przełącznika macierzowego 40 na linię danych 54A przechodzą przez drugi rejestr 80 i układ logiczny łączenia 76, który przeciwdziała powstawaniu błędów kodowania bloków przy przesyłaniu przez multiplekser nadawczy 78 do rejestru nadawczego 70, przez który są przesyłane następnie na zewnątrz łączem 59A. Należy zauważyć, że w części nadawczej do wykrywania sytuacji warunkujących powstawanie błędów służą zarówno układ logiczny zajętości/odrzucenia 74 jak i układ logiczny dekodowania/wykrywania błędów 84. Układ logiczny zajętości/odrzucenia 74 określa, czy z magistrali sterowania 52 otrzymana została informacja o zajętości, i wysyła ramkę zajętości na łącze 59A. Bufor ramki 86 jest przeznaczony do wysyłania wcześniej ustalonych ramek sygnalizujących wystąpienie specyficznych warunków błędu.

Na figurze 4 przedstawiono schemat blokowy przełącznika macierzowego 40, który zawiera układ logiczny połączeń/rozłączeń 600 i układy blokowania adresów 602, przy czym układy te są połączone ze sobą i są dołączone do magistrali sterowania 52. Przełącznik macierzowy 40 jest zbudowany z buforów wejściowych 604, 616,..., których wejścia są połączone liniami danych 54A z wyjściami przyporządkowanych im portów, z buforów wyjściowych 612, 626,..., których wyjścia są połączone z przyporządkowanymi im portami liniami danych 54B, oraz z układów selekcji danych 608,620,..., przy czym każdy z układów selekcji danych 608,620,..., jest połączony wewnętrznymi magistralami 606,618,..., z każdym z buforów wejściowych 604, 616,..., oraz kolejnymi wewnętrznymi magistralami 610, 622,..., z przyporządkowanym jemu buforem wysciowym 612,626,...,. Ponadto przełącznik macierzowy 40 zawiera rejestry 614, 624,..., których wejścia są połączone z wyjściami układów blokowania adresów 602 zaś wyjścia są połączone z wejściami przyporządkowanych im układów selekcji danych 608, 620,...,.

Na figurze 5A pokazano przebiegi czasowe zdarzeń obrazujące proces łączenia portu A z portem B. Jak widać na fig. 5A ramkę otrzymuje w pierwszej kolejności port na łączu, na przykład 59B, w chwili określonej przez zdarzenie 120. W chwili zdarzenia 122, układy logiczne portu sprawdzają ramkę i określają ustalenie połączenia, a podczas zdarzenia 124 przeprowadzają arbitraż magistrali sterowania 52. Układ arbitrażu 38 odbiera sygnał żądania w chwili zdarzenia 126 i potwierdza przyjęcie żądania w chwili 128. W tym samym czasie, układy logiczne portu A wysyłają żądanie połączenia 130 zawierające adresy portów znajdujących się na magistrali sterowania 52 w chwili określonej przez zdarzenie 132. Pokazany na fig. 4 układ logiczny połączeń/rozłączeń 600 rozpoznaje to żądanie w chwili zdarzenia 134 i zapamiętuje adresy portu zablokowane w układach blokowania adresów 602, podczas gdy układy logiczne portu B rozpoznają to żądanie w chwili zdarzenia 136. Następnie układy logiczne portu B wysyłają odpowiedź 142, która w chwili zdarzenia 140 jest rozpoznawana w magistrali sterowania 52 przez układ logiczny połączeń/rozłączeń 600, jak pokazano to przy pomocy zdarzenia 138. Ta odpowiedź jest odczytywana przez układy logiczne portu A w chwili zdarzenia 144.

W tym przykładzie realizowano połączenie z wynikiem pozytywnym. Dlatego też układ logiczny połączeń/rozłączeń 600 ładuje adresy portów z układów blokowania adresów 602 do rejestrów takich jak 614 i 624 dla umożliwienia układom selekcji danych 608 i 620 dołączenia wewnętrznej magistrali 606 do wewnętrznej magistrali 622. Następnie układy logiczne portu A przez linie danych, takie jak 54A i 54B, wymieniają z portem B sygnaty potwierdzenia przesłania. Najpierw wy'ściowe sygnały potwierdzenia przesłania 152 i 154 są wysyłane z obu portów, a następnie, w momentach zdarzeń 156 i 158, sygnały potwierdzenia przesłania są z obu portów wysyłane z powrotem do portów przeciwnych. Należy zauważyć, że układy logiczne automatycznie połączyły porty A i B przez przełącznik

168 306 macierzowy 40. Następnie w chwili zdarzenia 160 ramka jest wysyłana na wyjście i dalej do portu B (zdarzenie 168), którego układy logiczne sprawdzają ramkę w chwili zdarzenia 164. W chwili zdarzenia 168 ramka ta jest przekazywana na wyjście łącza, do dołączonego urządzenia.

Na figurze 5B zamieszczono wykres czasowy ilustrujący operacje rozłączania. W tym przykładzie port A odbiera ramkę rozłączania od połączonego z nim urządzenia w chwili 200. Ramka ta pojawia się jako zdarzenie 202 na wyjściowej linii danych. Jest ona odbierana przez port B w chwili zdarzenia 208, gdzie układy logiczne sprawdzają ramkę w chwili zdarzenia 206, a ramka jest wysyłana do dołączonego urządzenia w chwili zdarzenia 204. Teraz układy logiczne portu B mogą prowadzić arbitraż magistrali sterowania 52 w chwili zdarzenia 212, co zostaje odebrane przez układ arbitrażowy 38 w chwili 210, który to układ potwierdza zgłoszenia w chwili 214. Następnie układ logiczny portu B wysyła rozkaz rozłączenia w chwili 222, co zostaje zauważone w magistrali sterowania 52 w chwili 218, przez układy logiczne połączeń/rozłączeń 600 w chwili 220, oraz przez układy logiczne portu A w chwili 216. Następnie porty B i A przez magistralę sterowania 52 dokonują wymiany sygnałów potwierdzenia przesłania odpowiednio w chwilach zdarzeń 232 i 224, do czego są wykorzystywane linie danych wejściowe i wyjściowe dla odpowiednich portów, odpowiednio w chwilach zdarzeń 226,228,234 i 236. Istotnym zdarzeniem jest rozłączenie portów A i B przez przełącznik macierzowy 40 w chwili zdarzenia 230 następującego w wyniku sprawdzania (podsłuchu) informacji i stwierdzeniu, że rozkaz rozłączenia został wysłany z powodzeniem.

Jest oczywiste, że przy podsłuchu magistrali, w celu wykrycia rozkazów łączenia i rozłączenia do sterowania przełącznikiem macierzowym 40, nie jest wymagane wykonanie kolejnych cykli magistrali nawet wówczas, gdy przełącznik ten działa w sposób pozwalający realizować autonomiczną współpracę portów.

Na figurze 6 zamieszczono sieć działań ilustrującą działanie głównego układu sterowania stanów 78 portu, gdy port ten otrzymuje ramkę. W sieci działań w kroku 300 ramka jest odbierana z urządzenia dołączonego do portu od strony łącza. Główny układ sterowania stanów 78 w pierwszej kolejności określa, czy ramka dotyczy istniejącego połączenia, czy istniało już zdarzenie, w którym wcześniejsza ramka ustaliła połączenie, a ramka aktualna jest tylko jedną z ciągu ramek przesyłanych przez istniejące połączenie. W kroku 304 sieci działań ramka jest przesyłana do linii danych prowadzących do przełącznika macierzowego

40. Następnie główny układ sterowania stanów 78 wraca do kroku 300 oczekując na następną ramkę. Oczywiście, to ten główny układ sterowania 78 określa, czy bufor połączeń/synchronizacji 104 jest wypełniony. Jeżeli ma to miejsce, to ramka jest odrzucana w kroku 308, a główny układ sterowania stanów 78 wraca do stanu oczekiwania na następną ramkę. W przypadku gdy wspomniany bufor nie jest pełny, w kroku 310 ramka jest umieszczana w tym buforze, a główny układ sterowania stanów 78 w kroku 312 uruchamia procedurę arbitrażu dostępu do magistrali sterowania 52. W kroku 314 wspomniany główny układ sterowania 78 oczekuje na otrzymanie potwierdzenia. Gdy to nastąpi, w kroku 318 przystępuje do przetwarzania pojawiającego się żądania połączenia. W kroku 320 główny układ sterowania stanów 78 czyta odpowiedź żądanego portu. Odpowiedź jest badana w kroku 324 w celu określenia, czy port jest zajęty (krok 326), kiedy to przychodzi komunikat zajętości, czy też port wskazuje na swoje błędne działania (krok 328), kiedy to komunikat o błędnym działaniu jest wysyłany z powrotem w kroku 334. Wracając do kroku 324 należy zauważyć, że gdy odpowiedź jest pomyślna, port jest znakowany jako dołączony w kroku 330, a sygnał uzgodnienia nadawania rozpoczyna się w kroku 336 wskutek działania przełącznika macierzowego 40. W przypadku, gdy sygnał uzgodnienia odbierania jest odbierany w kroku 338, jego badanie przeprowadzone jest w kroku 340. Gdy wynik badania nie jest poprawny, w kroku 342 jest wysyłany raport o błędzie, podczas którego bufor połączeń/synchronizacji 104 jest wyzerowany w kroku 316. Wracając do kroku 340 należy zauważyć, że w przypadku gdy czynności uzgadniania zostają zakończone pomyślnie, ramka w kroku 344 jest przesyłana do przełącznika macierzowego 40, a główny układ

168 306 sterowania stanów 78 przełącza się do stanu oznaczonego na fig. 8 jako węzeł A, który będzie omawiany później.

Na figurze 7 przedstawiono sieć działań ilustrującą działanie układu logicznego portu, gdy żądanie zostało odebrane z magistrali sterowania 52. Ma to miejsce w kroku 400. Podczas tego kroku port określa, czy będzie lub nie będzie on połączony w kroku 402. J eżeli to nastąpi, to w kroku 404 port odpowiada sypałem zajętości. Jeżeli to nie nastąpi, wówczas w kroku 406 port odpowiada, że może zrealizować połączenie. W kroku 408 port zapamiętuje informację, że jest on połączony, a w kroku 410 wykonuje operacje uzgadniania. Zwrotny sygnał uzgadniania jest odbierany w kroku 414 w celu określenia, czy wszystko przebiega prawidłowo. Jeżeli to nie zachodzi, wówczas w kroku 416jest sygnalizowany błąd, a port w kroku 418 oznacza sam siebie jako rozłączony, wracając następnie do kroku 400. Jeżeli jednak w kroku 414 zwrotny sygnał uzgadniania potwierdza prawidłowość przebiegu procesu, to układy logiczne przechodzą do stanu odpowiadającego węzłowi A.

Jak pokazano na figurze 8, węzeł A jest węzłem łączącym logiczne sieci działań pokazane na fig. 5 i fig. 6 do kroku 420, w którym ramki przesyłane są z przełącznika macierzowego 40 do łącza. Jeżeli jest to potrzebne, ramki mogą być również przekazywane z łącza do przełącznika macierzowego 40. W kroku 424 układ logiczny portu określa, czy z przełącznika macierzowego 40 otrzymana została ramka rozłączająca. Jeżeli to nie zachodzi, wówczas w kroku 426 układ logiczny portu określa, czy otrzymany został rozkaz rozłączenia z magistrali sterowania 52. Jeżeli to nie nastąpiło, wówczas układy logiczne portu wracają do kroku 420 w celu kontynuowania przesyłania ramek. Wracając do kroku 424 należy zauważyć że w sytuacji gdy ramka rozłączająca odebrana przez przełącznik macierzowy 40, w kroku 428 wykonywany jest rozkaz odłączenia wyjścia na magistralę sterowania 52. Następnie w kroku 430 port jest znakowany jako rozłączony. Podobnie w kroku 426, w sytuacji gdy z magistrali sterowania 52 jest odbierany rozkaz rozłączenia, w kroku 430 port jest znakowany jako rozłączony.

Na figurze 9 zamieszczono sieć działań ilustrującą sterowanie przełącznika macierzowego 40. Należy zauważyć, że przełącznik macierzowy 40 jest urządzeniem podporządkowanym, które prowadzi podsłuch magistrali sterowania 52 i odpowiednio do tego steruje połączeniami przełącznika krzyżowego 10. W kroku 500 układy logiczne przełącznika macierzowego 40 określają, czy został wysłany rozkaz na magistralę sterowania 52. Jeżeli to nie nastąpiło, to pozostaje w stanie oczekiwania. W przypadku obecności rozkazu na magistrali sterowania 52 w kroku 502 następuje zapamiętanie adresów portu. W kroku 504 przeprowadzane jest badanie rozkazu w celu stwierdzenia, czyjest to rozkaz łączenia. Jeżeli tak, to w kroku 506 odbywa się monitorowanie i sprawdzanie odpowiedzi portu. W przypadku, gdy w kroku 508 uzyskana odpowiedź będzie twierdząca, to w kroku 504 tworzone jest połączenie portów łączem. Podobnie w kroku 510 sprawdzany jest rozkaz w celu stwierdzenia, czy jest to rozkaz rozłączenia i jeżeli tak, to w kroku 512 połączenie portów zostaje rozłączone.

Jest oczywiste, że układy logiczne podsłuchiwania przełącznika macierzowego mogą być również wykorzystane do sterowania innymi funkcjami niż wyłącznie łączenie lub rozłączanie urządzeń przetwarzania danych. Na przykład układy logiczne podsłuchiwania przełącznika macierzowego mogą być wykorzystane do określania momentów wystąpienia specyficznych zdarzeń poprzez sprawdzanie informacji związanej z połączeniem dwu portów oraz do nadzorowania działania urządzeń autonomicznych, przykładowo uniemożliwienia dwu kolejnych połączeń z tym samym portem lub wykonanie operacji rozłączenia nie połączonego portu.

168 306

Fig. 2

168 306

Λ

59Α 59Β

54Α 52 54Β

Fig. 3

168 306

Fig. 4

168 306

PORT

A wejście łącza uktad logiczny wyjście linii danych wejście linii danych

=,124 B0>144 /148 u—Hr²—u—

1521-l—Γ” r-d!Ł r160 układ arbitrażu magistrala sterowania układ logiczny . połaczeń/rozłaczeń'

PORT

B wyjście tacza układ logiczny wyjście linii danych wejście linii danych

PORT

A

126 ττΛ

-128

132

138

134\ 140\

-Γ U LT

-146 _!£r-ir

Fig. 5A

20(k wejście tącza —· układ logiczny wyjście linii danych wejście linii danych r

214

210 układ arbitrażu ....... Γ

218 \_ magistrala l I sterowania

X.

układ logiczny __ połaczeń/rozłaczeh γ220 _|_^230

PORT

B wyjście łacza układ logiczny wyjście linii danych wejście linii danych

/222.

7.....

-232

T208

Fig. 5B

168 306

Fig. 6

168 306

Fig. 7

Fig. 8

168 306

Fig. 9

168 306

Fig. 1

Departament Wydawnictw UP RP. Nakład 90 egz. Cena 1,50 zł

Claims

Zastrzeżenia patentowe

1. Układ transmisji danych zawierający przełącznik krzyżowy, do którego są dołączone urządzenia przetwarzania danych, a który zawiera przełącznik macierzowy połączony z portami przełącznika krzyżowego i z magistralą sterowania, znamienny tym, że przełącznik macierzowy (40) zawiera układ logiczny połączeń/rozłączeń (600), którego wejście jest połączone z wyjściem magistrali sterowania (52) zaś jego wyjście jest połączone z wejściem układów blokowania adresów (602), przy czym drugie wejście układów blokowania adresów (602) jest połączone z magistralą sterowania (52).
2. Układ według zastrz. 1, znamienny tym, że przełącznik macierzowy (40) zawiera bufory wejściowe (60-4,616,...,), których wejścia są połączone z wyjściami przyporządkowanych im portów (30,32,34,36,42,44,46,48).
3. Układ według zastrz. 2, znamienny tym, że przełącznik macierzowy (40) zawiera układy selekcji danych (608, 620,...,), przy czym każdy z układów selekcji danych (608, 620,...,) jest połączony z każdym z buforów wejściowych (604,616,...,).
4. Układ według zastrz. 3, znamienny tym, że przełącznik macierzowy (40) zawiera bufory wyjściowe (612,626,...,), których wejścia są połączone z wyjściami przyporządkowanych im układów selekcji danych (608, 620,...,) zaś ich wyjścia są połączone z wejściami przyporządkowanych im portów (30,32,34,36,42,44,46,48).
5. Układ według zastrz. 3 albo 4, znamienny tym, że przełącznik macierzowy (40) zawiera rejestry (614, 624,...,), których wejścia są połączone z wyjściami układów blokowania adresów (602) zaś wyjścia są połączone z wejściami przyporządkowanych im układów selekcji danych (608, 620,...,).