PL165309B1 - Układ do generacji wzorcowo zniekształconych tekstów telegraficznych - Google Patents
Układ do generacji wzorcowo zniekształconych tekstów telegraficznychInfo
- Publication number
- PL165309B1 PL165309B1 PL29258691A PL29258691A PL165309B1 PL 165309 B1 PL165309 B1 PL 165309B1 PL 29258691 A PL29258691 A PL 29258691A PL 29258691 A PL29258691 A PL 29258691A PL 165309 B1 PL165309 B1 PL 165309B1
- Authority
- PL
- Poland
- Prior art keywords
- input
- output
- programmable
- counter
- gate
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Układ do generacji wzorcowo zniekształconych tekstów telegraficznych, zawierający liczniki zliczające ciągi impulsów wzorcowych oraz blok elementów manipulay cyjnych, znamienny tym, że zawiera moduł programowalnego nadajnika sygnałów arytmicznych (USART) i moduł zegara/licznika programowalnego (ZLP) połączone z blokiem mikroprocesora (BMP) za pomocą magistrali danych (D), magistrali adresowej (A) i magistralisygnałów sterujących (S), który to blok mikroprocesora (BMP) połączony jest także magistralą z blokiem elementów manipulacyjnych (BEM), natomiast moduł programowalnego zegara/licznika (ZLP) zawiera co najmniej trzy liczniki programowalne (L1), (L2) i (L3), których wejścia zegarowe (Cl), (C2) i (C3) połączone są ze sobą i dołączone do wyjścia generatora wzorcowego (GW), przy czym w liczniku trzecim (L3) wejście bramkujące (G3) dołączone jest do napięcia zasilania + 5 V, zaś wejścia bramkujące (G1) i(G2) liczników pierwszego (L1) i drugiego (L2) połączone są odpowiednio z wyjściami dwóch bramek typu I pierwszej (B1) i drugiej (B2), natomiast wejście pierwsze bramki pierwszej (B1) i wejście pierwsze bramki drugiej (B2) połączone są ze sobą i dołączone do wyjścia układu różniczkującego pierwszego (UB1), zaś wejście drugie bramki pierwszej (B1) połączone jest z wyjściem prostym (Q2) przerzutnika drugiego (P2) typu RS, a wejście drugie bramki drugiej (B2) połączone jest z wyjściem zanegowanym (Q2) tego przerzutnika (P2), następnie wejście zerujące (R2) przerzutnika drugiego (P2) połączone jest z wejściem zerującym (R1) przerzutnika pierwszego (P1)
Description
Przedmiotem wynalazku jest układ do generacji wzorcowo zniekształconych tekstów telegraficznych.
Wprowadzanie wzorcowych zniekształceń tekstów telegraficznych polega na skracaniu lub wydłużaniu elementu startowego w sygnale telegraficznym. Znany jest układ do generacji takich sygnałów przedstawiony w opisie nadajnika sygnału telegraficznego firmy Trend pt. „Telegraph and data message generator 'type: 1A and 2A“. W układzie tym wykorzystuje się licznik rewersyjny zliczający ciąg impulsów wzorcowych. Wprowadzenie zniekształceń polega na zerowaniu licznika rewersyjnego w momencie, w którym jego stan osiąga wartość zniekształceń ustaloną przez elementy manipulacyjne. Skrócenie zliczania w celu zmniejszenia długości elementu startowego następuje w fazie odejmowania licznika, natomiast wydłużenie - w fazie dodawania licznika. Rozwiązanie takie wymaga stosowania układów scalonych małej i średniej skali integracji, w związku z czym charakteryzuje się znaczną złożonością i energochłonnością.
Układ do generacji wzorcowo zniekształconych tekstów telegraficznych zawierający liczniki zliczające ciągi impulsów wzorcowych oraz blok elementów manipulacyjnych, według wynalazku, charakteryzuje się tym, że wyposażony jest w moduł programowalnego nadajnika sygnałów arytmicznych i w moduł zegara/licznika, które są połączone z mikroprocesorem za pomocą
165 309 magistrali danych, adresowej i magistrali sygnałów sterujących. Mikroprocesor połączony jest również z blokiem elementów manipulacyjnych za pomocą magistrali. Moduł programowalnego zegara/licznika zawiera co najmniej trzy liczniki programowalne, których wejścia zegarowe połączone są ze sobą, a następnie dołączone do wyjścia generatora wzorcowego. Wejście bramkujące licznika trzeciego dołączone jest do napięcia zasilania + 5 V, zaś wejścia bramkujące pozostałych liczników pierwszego i drugiego dołączone są odpowiednio do wyjść dwóch bramek typu I pierwszej i drugiej. Jedno wejście bramki pierwszej i jedno wejście bramki drugiej połączone są ze sobą i dołączone do wyjścia układu różniczkującego pierwszego. Wejście drugie bramki pierwszej połączone jest z wyjściem prostym przerzutnika drugiego typu RS, a wejście drugie bramki drugiej połączone jest z wyjściem zanegowanym tego przerzutnika. Wejście zerujące przerzutnika drugiego połączone jest z wejściem zerującym przerzutnika pierwszego i razem dołączone są do wyjścia licznika pierwszego, wchodzące do modułu programowalnego zegara/licznika. Wyjście licznika drugiego połączone jest z wejściem taktowym przerzutnika pierwszego. Natomiast wyjście licznika trzeciego połączone jest z wejściem zegarowym modułu' programowalnego nadajnika sygnałów arytmicznych. Ponadto wejście ustawiające przerzutnika drugiego dołączone jest do wyjścia układu różniczkującego drugiego, a wejście tego układu różniczkującego połączone jest z wyjściem drugim modułu programowalnego nadajnika sygnałów arytmicznych. Wyjście pierwsze modułu nadajnika sygnałów arytmicznych połączone jest jednocześnie z wejściem układu różniczkującego pierwszego i z wejściem danych przerzutnika pierwszego. Wyjście proste przerzutnika pierwszego stanowi wyjście układu do generacji wzorcowo zniekształconych tekstów telegraficznych.
Rozwiązanie, według wynalazku, charakteryzuje się prostotą budowy, pozwala na niezawodną pracę układu, wynikającą ze stosowania elementów techniki mikroprocesorowej.
Wynalazek zostanie bliżej objaśniony na przykładzie wykonania przedstawionym na rysunku, który jest schematem blokowym układu do generacji wzorcowo zniekształconych tekstów telegraficznych.
Blok mikroprocesora BMP, obejmujący takie elementy jak jednostka centralna, pamięć programu typu EPROM i pamięć typu RAM, współpracuje, poprzez magistralę adresową A, magistralę danych D i magistralę sygnałów sterujących S, z programowalnym nadajnikiem sygnałów arytmicznych USART i modułem programowalnego zegara/licznika ZLP. W przykładzie wykonania wykorzystany został programowalny nadajnik sygnałów arytmicznych USART firmy INTEL typu 8251 oraz moduł programowalny zegara/licznika ZLP firmy INTEL typu 8253. Moduł programowalnego zegara/licznika ZLP ma trzy liczniki programowalne L1, L2 i L3. Licznik pierwszy L1 odmierza odcinek czasu równy połowie odstępu jednostkowego modulacji telegraficznej, natomiast licznik drugi L2 odmierza opóźnienie proporcjonalne do wartości zniekształceń arytmicznych, wprowadzonej przez blok elementów manipulacyjnych BEM. Licznik trzeci L3 dokonuje podziału częstotliwości generatora wzorcowego GW, w celu uzyskania częstotliwości proporcjonalnej do szybkości modulacji generowanych sygnałów telegraficznych, podawanych na wejście zegarowe TXC modułu programowalnego nadajnika sygnałów arytmicznych USART.
Generowany przez blok mikroprocesora BMP tekst telegraficzny przekazywany jest do modułu programowalnego nadajnika sygnałów USART. Sygnał telegraficzny na wyjściu tego modułu USART pozbawiony jest zniekształceń telegraficznych. Moment charakterystyczny startowy tego sygnału opóźniany jesz o odcinek czasu, równy połowie odstępu jednostkowego, odmierzanego przez licznik pierwszy L1. Licznik ten wytwarza impuls, który wymusza zmianę stanu przerzutnika pierwszego P1. Pozostałe momenty znamienne sygnału telegraficznego opóźniane są przez przerzutnik pierwszy P1 o odcinek czasu proporcjonalny do wartości wprowadzonych zniekształceń arytmicznych, odmierzanych przez licznik drugi L2.
Na wejścia zegarowe C1, C2, C3 tych trzech liczników L1, L2, L3 podany jest sygnał z wyjścia generatora wzorcowego GW. Licznik trzeci L3 zaprogramowany jest jako dzielnik częstotliwości i wytwarza sygnał proporcjonalny do szybkości modulacji generowanych impulsów, ustawionej w bloku elementów manipulacyjnych BEM. Sygnał ten z wyjścia 03 tego licznika L3 doprowadzony
165 309 jest do wejścia zegarowego TXC modułu programowalnego nadajnika sygnałów arytmicznych USART.
Blok mikroprocesora BMP połączony jest również, za pomocą magistrali, z blokiem elementów manipulacyjnych BEM, pruekazującym informacje o pozostałych parametrach generowanych sygnałów. Blok mikroprocesora BMP pobiera z pamięci i przekazuje do modułu programowalnego nadajnika sygnałów arytmicznych USART kolejne znaki tekstu przeznaczonego do wysłania. Znaki te pojawiają się na wyjściu pierwszym TXD tego modułu USART w postaci szeregowej.
Układ różniczkujący pierwszy UR1 wytwarza krótki impuls w momencie początkowym elementu START sygnału na wyjściu pierwszym TXD modułu programowalnego nadajnika sygnałów arytmicznych USART. Sygnał ten, poprzez bramkę pierwszą B1 sterowaną sygnałem z wyjścia prostego Q2 przerzutnika drugiego P2, pobudza wejście bramkujące G1 licznika pierwszego L1, wchodzącego w skład modułu programowalnego zegara/licznika ZLP zaprogramowanego jako uniwibrator wyzwalany sprzętowo. Licznik ten L1 odmierza odstęp czasu równy połowie elementu jednostkowego modulacji telegraficznej, po upływie którego na wyjściu O1 licznika pierwszego L1 pojawia się krótki impuls. Impuls ten doprowadzony jest do wejść zerujących R1,R2 dwóch przerzutników bistabilnych P1, P2. Powoduje to zmianę stanu przerzutnika pierwszego P1, dzięki czemu na wyjściu WY układu według wynalazku pojawia się kryterium START. Zmienia się również stan na zanegowanym wyjściu Q2 przerzutnika drugiego P2, powodując otwarcie bramki drugiej B2.
Kolejne momenty charakteiystyczne sygnału z wyjścia pierwszego TXD programowalnego nadajnika sygnałów arytmicznych USART, poprzez układ różniczkujący pierwszy UR1 i bramkę drugą B2, podawane są na wejścue bramkujące G2 licznika drugiego L2. Licznik ten L2, zaprogramowany również jako wyzwalany sprzętowo uniwibrator, odmierza odstęp czasu proporcjonalny do wartości zniekształceń arytmicznych, ustalonej przez blok elementów manipulacyjnych BEM. Impulsy z wyjścia 02 licznika drugiego L2 modułu programowalnego zegara/licznika ZLP podawane są na wejście taktowe T przerzutnika pierwszego P1, powodując przepisanie kolejnych elementów znaku telegraficznego z wejścia danych D na wejście proste Q1 przerzutnika pierwszego P1. Dzięki temu pozbawiony zniekształceń sygnał telegraficzny na wyjściu pierwszym TXD programowalnego nadajnika sygnałów arytmicznych USART zostaje przetworzony na sygnał wzorcowo zniekształcony. Pojawia się on na wyjściu prostym Q1 przerzutnika pierwszego P1, które to wyjście stanowi wyjście WY układu do generacji wzorcowo zniekształconych tekstów telegraficznych.
Podczas generacji elementu STOP sygnału telegraficznego pojawia się impuls na wyjściu drugim TXREADY modułu programowalnego nadajnika sygnałów arytmicznych USART. Impuls ten, poprzez układ różniczkujący drugi UR2, przedstawia przerzutnik P2 do stanu wyjściowego, przygotowując układ do generacji następnego znaku. Na wyjściu WY przerzutnika pierwszego P1 uzyskuje się sygnał telegraficzny odpowiadający sygnałowi z wyjścia pierwszego TXD modułu programowalnego nadajnika sygnałów arytmicznych UktóiRT, którego element s tartowy zostaje wydłużony lub skrócony o wartość wprowadzonych zniekształceń arytmicznych.
Departament Wydawnictw UP RP. Nakład 90 egz.
Cena 10 000 zł
Claims (1)
- Zastrzeżenie patentoweUkład do generacji wzorcowo zniekształconych tekstów telegraficznych, zawierający liczniki zliczające ciągi impulsów wzorcowych oraz blok elementów manipulacyjnych, znamienny tym, że zawiera moduł programowalnego nadajnika sygnałów arytmicznych (USART) i moduł zegara/licznika programowalnego (ZLP) połączone z blokiem mikroprocesora (BMP) za pomocą magistrali danych (D), magistrali adresowej (A) i magistrali sygnałów sterujących (S), który to blok mikroprocesora (BMP) połączony jest także magistralą z blokiem elementów manipulacyjnych (BEM), natomiast moduł programowalnego zegara/licznika (ZLP) zawiera co najmniej trzy liczniki programowalne (L1), (L2) i (L3), których wejścia zegarowe (C1), (C2) i (C3) połączone są ze sobą i dołączone do wyjścia generatora wzorcowego (GW), przy czym w liczniku trzecim (L3) wejście bramkujące (G3) dołączone jest do napięcia zasilania + 5 V, zaś wejścia bramkujące (G1) i(G2) liczników pierwszego (L1) i drugiego (L2) połączone są odpowiednio z wyjściami dwóch bramek typu I pierwszej (B1) i drugiej (B2), natomiast wejście pierwsze bramki pierwszej (B1) i wejście pierwsze bramki drugiej (B2) połączone są ze sobą i dołączone do wyjścia układu różniczkującego pierwszego (UR1), zaś wejście drugie bramki pierwszej (B1) połączone jest z wyjściem prostym (Q2) przerzutnika drugiego (P2) typu RS, a wejście drugie bramki drugiej (B2) połączone jest z wyjściem zanegowanym (Q2) tego przerzutnika (P2), następnie wejście zerujące (R2) przerzutnika drugiego (P2) połączone jest z wejściem zerującym (R1) przerzutnika pierwszego (P1) i razem dołączone są do wyjścia (Ol) licznika pierwszego (L1), wreszcie wyjście (02) licznika drugiego (L2) połączone jest z wejściem taktowym (T) przerzutnika pierwszego (P1), a wyjście (03) licznika trzeciego (L3) połączone jest z wejściem zegarowym (TXC) modułu programowalnego nadajnika sygnałów arytmicznych (USART), ponadto wejście ustawiające (S2) przerzutnika drugiego (P2) dołączone jest do wyjścia układu różniczkującego drugiego (UR2), którego wejście połączone jest z wyjściem drugim (TXREADY) modułu programowalnego nadajnika sygnałów arytmicznych (USART), natomiast wejście układu różniczkującego pierwszego (UR1) połączone jest z wejściem danych (D) przerzutnika pierwszego (P1), a następnie dołączone do wyjścia pierwszego (TXD) programowalnego nadajnika sygnałów arytmicznych (USART), a wyjście proste (Q1) przerzutnika pierwszego (P1) stanowi wyjście (WY) układu do generacji wzorcowo zniekształconych tekstów telegraficznych.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL29258691A PL165309B1 (pl) | 1991-11-28 | 1991-11-28 | Układ do generacji wzorcowo zniekształconych tekstów telegraficznych |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL29258691A PL165309B1 (pl) | 1991-11-28 | 1991-11-28 | Układ do generacji wzorcowo zniekształconych tekstów telegraficznych |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| PL292586A1 PL292586A1 (en) | 1992-06-01 |
| PL165309B1 true PL165309B1 (pl) | 1994-12-30 |
Family
ID=20056225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PL29258691A PL165309B1 (pl) | 1991-11-28 | 1991-11-28 | Układ do generacji wzorcowo zniekształconych tekstów telegraficznych |
Country Status (1)
| Country | Link |
|---|---|
| PL (1) | PL165309B1 (pl) |
-
1991
- 1991-11-28 PL PL29258691A patent/PL165309B1/pl unknown
Also Published As
| Publication number | Publication date |
|---|---|
| PL292586A1 (en) | 1992-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2539600B2 (ja) | タイミング発生装置 | |
| PL165309B1 (pl) | Układ do generacji wzorcowo zniekształconych tekstów telegraficznych | |
| JPS59116829A (ja) | マイクロコンピユ−タ | |
| PL165316B1 (pl) | Układ do pomiaru wartości zniekształceń arytmicznych I odchyłki szybkości modulacji sygnałów telegraficznych | |
| US5859995A (en) | Method and apparatus for coordinating combinatorial logic-clocked state machines | |
| SU1383463A1 (ru) | Устройство дл формировани серии импульсов | |
| JPH0479545B2 (pl) | ||
| SU738134A1 (ru) | Устройство дл задержки импульсов | |
| JP2556918Y2 (ja) | Ic試験装置の波形制御回路 | |
| SU1422376A1 (ru) | Устройство дл формировани импульсов | |
| SU650249A1 (ru) | Устройство дл опроса информационных датчиков | |
| JP2810713B2 (ja) | タイミング発生装置 | |
| SU834852A2 (ru) | Генератор радиоимпульсов со случай-НыМи пАРАМЕТРАМи | |
| SU744936A1 (ru) | Формирователь импульсов | |
| SU300111A1 (pl) | ||
| SU886235A1 (ru) | Преобразователь цифровых кодов в скважность импульсов | |
| SU1049867A1 (ru) | Устройство дл формировани последовательностей управл ющих сигналов | |
| SU898616A1 (ru) | Распределитель импульсов | |
| SU636634A2 (ru) | Устройство дл моделировани сетевых графиков | |
| SU790344A1 (ru) | Умножитель частоты следовани импульсов | |
| SU1193652A1 (ru) | Цифровой генератор периодических функций | |
| SU764109A1 (ru) | Формирователь импульсов | |
| SU813429A1 (ru) | Устройство управлени цифровойиНТЕгРиРующЕй СТРуКТуРы | |
| SU734660A1 (ru) | Устройство дл обмена информацией между объектом контрол и эвм | |
| SU1534461A1 (ru) | Устройство дл контрол группы цифровых узлов |