PL157766B1 - Method mating the central unit of a measuring system with a segregated unit and a system for mating the central unit of a measuring system with a segregating unit - Google Patents
Method mating the central unit of a measuring system with a segregated unit and a system for mating the central unit of a measuring system with a segregating unitInfo
- Publication number
- PL157766B1 PL157766B1 PL26493087A PL26493087A PL157766B1 PL 157766 B1 PL157766 B1 PL 157766B1 PL 26493087 A PL26493087 A PL 26493087A PL 26493087 A PL26493087 A PL 26493087A PL 157766 B1 PL157766 B1 PL 157766B1
- Authority
- PL
- Poland
- Prior art keywords
- central unit
- signal
- inputs
- flip
- outputs
- Prior art date
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Description
Przedmiotem wynalazku jest układ do współdziałania jednostki centralnej systemu pomiarowego z segregatorem.
Niniejszy układ jest przydatny przede wszystkim w systemach pomiarowych, które nie są wyposażone w mikrokomputer, jeżeli wynikiem pomiaru kontrolnego jakiegoś wyrobu jest informacja typu wyrób dobry-wadliwy.
Istniejące rozwiązania układów zawierają mikroprocesor wraz z towarzyszącymi układami demultipleksera, dekodera w celu zapewnienia parametrów współpracy zgodnych ze standardem IEC-625. Oprogramowanie mikroprocesora umieszczone jest w pamięci typu ROM.
Układ według wynalazku zawiera demultiplekser oraz dekoder ostatniego numeru kontrolowanego wyrobu, do których doprowadzony jest sygnał linią przesyłową z jednostki centralnej niosący informację o numerze kontrolowanego wyrobu.
Wyjście dekodera ostatniego numeru kontrolowanego wyrobu połączone jest z wejściem przerzutnika, którego wyjście połączone jest linią przesyłową niosącą informację, do jednostki centralnej systemu pomiarowego, o zapełnieniu segregatora. Wyjścia demultipleksera połączone są z wejściami bramek NOR. Do drugich wejść bramek NOR doprowadzony jest poprzez układ buforowy sygnał z jednostki centralnej systemu pomiarowego niosący informację dobry-wadliwy o kontrolowanym wyrobie. Wyjścia bramek NOR połączone są z wejściami przerzutników, których wyjścia połączone są z segregatorem. Wejścia kasujące przerzutników połączone są z segregatorem. Do wejść zegarowych przerzut ników, poprzez bramkę AND i układ buforowy, doprowadzony jest sygnał z jednostki centralnej systemu pomiarowego niosący informację, że dane są gotowe i segregator może te dane przyjąć. Sygnał niosący informację o numerze kanału pomiarowego z jednostki centralnej systemu pomiarowego doprowadzony jest do rejestru pamiętającego, którego wyjścia połączone są z segregatorem.
Układ według wynalazku nie posiada mikroprocesora ani pamięci ROM, dzięki czemu nie wymaga żmudnego oprogramowania.
Układ jest przedstawiony w przykładzie wykonania na rysunku, który przedstawia schemat blokowy układu.
157 766
Jednostka centralna systemu połączona jest z układem według wynalazku linią przesyłową 10 niosącą informację o numerze kontrolowanego wyrobu, połączoną z dekoderem ostatniego numeru wyrobu 5 oraz z demultiplekserem 4.
Wyjście dekodera ostatniego numeru kontrolowanego wyrobu 5 połączone jest z wejściem przerzutnika 1, którego wyjście połączone jest z linią przesyłową 13 niosącą informację, że segregator jest zapełniony. Wyjścia demultipleksera 4 połączone są z wejściami bramek NOR 3. Do drugich wejść bramek NOR doprowadzony jest sygnał 11 z jednostki centralnej niosący informację dobry-wadliwy, poprzez układ buforowy 6. Wyjścia bramek NOR 3 połączone są z wejściami przerzutników 2, których wyjścia 16 połączone są z segregatorem. Do wejść kasujących przerzutników 2 doprowadzony jest sygnał kasujący 17 z segregatorem, a do wejść zegarowych przerzutników 2 doprowadzony jest sygnał 12 z jednostki centralnej systemu informujący, że dane są gotowe, poprzez bramkę AND 8 i układ buforowy 7. Sygnał 14, niosący informację o numerze kanału pomiarowego z jednostki centralnej systemu doprowadzony jest do rejestru pamiętającego 9, którego wyjścia 15 połączone są z segregatorem.
Przed rozpoczęciem przyjmowania informacji z jednostki centralnej układ według wynalazku musi być „ustawiony w stan początkowy sygnałem 17.
Układ działa w sposób następujący: sygnał niosący informację o numerze kontrolowanego wyrobu 10 steruje, poprzez demultiplekser 4 i bramki NOR 3, rozdziałem sygnału 11 niosącego informację wyrób dobry-wadliwy, po przejściu przez układ buforowy 6, do poszczególnych przerzutników 2, które stanowią pamięć. Do przerzutników 2, poprzez bramkę AND 8 i układ buforowy 7, wpisywana jest również sygnałem 12 informcja, że dane są gotowe. Każdorazowo sprawdzony jest numer wyrobu, czy nie jest to numer ostatni. W przypadku wykrycia ostatniego numeru wyrobu, układ dekodera 5 zmienia stan przerzutnika 1, którego wyjście blokuje bramkę 8. Dzięki temu nowa informacja nie może być przyjęta, aż do momentu pojawienia się sygnału 17. Ma to zapobiegać zniszczeniu przyjętej informacji wskutek przypadkowych sygnałów (błędów) wysyłanych z jednostki centralnej. Sygnał 14 przeznaczony jest do identyfikacji, z którego kanału pomiarowego została przyjęta informacja, gdyż układ według wynalazku przeznaczony jest do pracy z wieloma kanałami pomiarowymi wykorzystującymi te same linie transmisyjne danych.
\ζ τ ι '---ν
Zakład Wydawnictw ŁJP RP. Nakład 90 egz. Cena 5000 zł.
Claims (1)
- Zastrzeżenie patento weUkład do współdziałania jednostki centralnej systemu pomiarowego z segregatorem, zawierający demultiplekser oraz dekoder ostatniego numeru wyrobu, do których doprowadzony jest sygnał linią przesyłową, z jednostki centralnej systemu pomiarowego, niosący informację o numerze kontrolowanego wyrobu, znamienny tym, że wyjście dekodera ostatniego numeru wyrobu (5) połączone jest z wejściem przerzutnika (1), którego wyjście połączone jest linią przesyłową (13) niosącą informację o zapełnieniu segregatora, a wyjścia demultipleksera (4) połączone są z wejściami bramek NOR (3), do których drugich wejść doprowadzony jest sygnał (11), z jednostki centralnej, niosący informację dobry-wadliwy, poprzez układ buforowy (6), zaś wyjścia bramek NOR (3) połączone są z wejściami przerzutników (2), których wyjścia (16) połączone są z segregatorem, przy czym do wejść kasujących przerzutników (2) doprowadzony jest sygnał kasujący (17) z segregatora a do wejść zegarowych przerzutników (2) doprowadzony jest sygnał (12) z jednostki centralnej, informujący, że dane są gotowe, poprzez bramkę AND (8) i układ buforowy (7), przy czym sygnał (14) niosący informację o numerze kanału pomiarowego z jednostki centralnej doprowadzony jest do rejestru pamiętającego (9), którego wyjścia (15) połączone są z segregatorem.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PL26493087A PL157766B1 (en) | 1987-03-31 | 1987-03-31 | Method mating the central unit of a measuring system with a segregated unit and a system for mating the central unit of a measuring system with a segregating unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PL26493087A PL157766B1 (en) | 1987-03-31 | 1987-03-31 | Method mating the central unit of a measuring system with a segregated unit and a system for mating the central unit of a measuring system with a segregating unit |
Publications (2)
Publication Number | Publication Date |
---|---|
PL264930A1 PL264930A1 (en) | 1988-10-27 |
PL157766B1 true PL157766B1 (en) | 1992-06-30 |
Family
ID=20035682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PL26493087A PL157766B1 (en) | 1987-03-31 | 1987-03-31 | Method mating the central unit of a measuring system with a segregated unit and a system for mating the central unit of a measuring system with a segregating unit |
Country Status (1)
Country | Link |
---|---|
PL (1) | PL157766B1 (pl) |
-
1987
- 1987-03-31 PL PL26493087A patent/PL157766B1/pl unknown
Also Published As
Publication number | Publication date |
---|---|
PL264930A1 (en) | 1988-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5051944A (en) | Computer address analyzer having a counter and memory locations each storing count value indicating occurrence of corresponding memory address | |
DE3373729D1 (en) | Testing and diagnostic device for a digital calculator | |
DE3684237D1 (de) | Pruefsystem mit hierarchischer architektur. | |
ATE114910T1 (de) | Verfahren und vorrichtung zur quantisierten flussberechnung virtueller verbindungen über einen asynchronen zeitmultiplexübertragungsweg. | |
PL157766B1 (en) | Method mating the central unit of a measuring system with a segregated unit and a system for mating the central unit of a measuring system with a segregating unit | |
EP0417748A2 (en) | Interrupt control circuit for use in 1-chip microcomputer | |
DE3277598D1 (en) | Scan-out circuitry | |
JP2917275B2 (ja) | Cpuを有する装置の試験システム | |
FR2677476B1 (fr) | Memoire tampon auxiliaire partagee et procede pour tester automatiquement une telle memoire. | |
JPS54103976A (en) | Logical circuit diagnoser | |
JPS56149627A (en) | Fault informing system among plural devices | |
JPS5759285A (en) | Method for reading character | |
PL181599B1 (pl) | Sposób sprawdzania poprawności działania urządzeń mikroprocesorowych | |
JPS55128168A (en) | Testing method of memory in chip | |
JPS5622122A (en) | Data processing system | |
JPS6486258A (en) | Address bus testing system | |
JPS57153353A (en) | Debugging device for microcomputer | |
JPS5578264A (en) | Test method for memory control circuit | |
JPS5465437A (en) | Rom/ram checking system | |
JPS5474341A (en) | Inspection system for array element | |
JPS57168354A (en) | Output system of compile list | |
EP0720097A3 (en) | Method for identifying untestable & redundant faults in sequential logic circuits | |
JPS55155270A (en) | Number hole reading system for thermoluminescent ray quantity measuring instrument | |
JPS57111474A (en) | Test system for memory printed board | |
高瓊植 et al. | A Study on the Method for Evaluating the Signal Reliability of Digital System |