Przedmiotem wynalazku jest sposób otrzymywania sygnalu okresowego o zaprogramowanej fazie poczatkowej, niezaleznej od momentu wlaczenia sygnalu do wejscia ukladu, przeznaczony do stosowania w ukladach programowania fazy oraz w ukladach pomiaru fazy.Znany i stosowany w miernictwie ukladów nielinearnych sposób komutacji sygnalu w okreslo¬ nej fazie jest opisany w ksiazce C. Hayaski pt. „Drgania nielinearne w ukladach fizycznych" — WNT Warszawa 1968r., str. 337. Znany sposób polega na sterowaniu dwóch tyratronów przez sygnal komutowany. Pierwszy z tyratronów jest wlaczony w momencie przejscia sygnalu przez zero.Sygnal ten podaje sie na wyjscie przez drugi tyratron, chwilowo nie przewodzacy — ten drugi tyratron wlacza sie w momencie przejscia przez zero sygnalu, przesunietego w fazie o odpowiedni kat fazowy, uzyskany za pomoca przesuwnika fazowego.Wada znanego sposobu komutacji sygnalu jest zaleznosc bledu programowania fazy od czestotliwosci; blad te rosnie szybko ze wzrostem czestotliwosci i uniemozliwia dokladne progra¬ mowanie fazy juz w zakresie kilkuset Hz.Sposób otrzymywania sygnalu okresowego o zaprogramowanej fazie poczatkowej wedlug wynalazku polega na tym, ze czestotliwosc sygnalu wejsciowego mnozy sie przez liczbe calkowita z zachowaniem stalych zaleznosci fazowych pomiedzy obu sygnalami: wejsciowym i powielonym.Nastepnie impulsy sygnalu powielonego zlicza sie i liczbe zliczonych impulsów porównuje sie z wstepnie zaprogramowana liczba. W momencie równosci obydwu liczb otwiera sie bramke elektro¬ niczna, przepuszczajaca sygnal wejsciowy do wyjscia ukladu.Korzystnym skutkiem stosowania sposobu wedlug wynalazku jest uniezaleznienie bledu programowania fazy od czestotliwosci sygnalu w calym pasmie czestotliwosci.Przedmiot wynalazku zostanie objasniony w przykladzie realizacji na rysunku, przedstawiaja¬ cym schemat blokowy ukladu cyfrowego programatora fazy.Okresowy sygnal wejsciowy o dowol¬ nym ksztalcie przeksztalca sie w komparatorze 1 na znormalizowany sygnal cyfrowy, który w detektorze 2 fazy porównuje sie z sygnalem sprzezenia zwrotnego. Detektor 2 wytwarza napiecie bledu, bedace róznica faz sygnalu wejsciowego i sygnalu z generatora 3, przestrajanego napieciem po podzieleniu przez ustalona liczbe calkowita w petli sprzezenia zwrotnego. Skladowa stala2 130 927 napiecia bledu, otrzymana na wyjsciu dolnoprzepustowego filtru 4 steruje generatorem 3, przestra- janym napieciem. Poniewaz na wyjsciu generatora 3 w petli sprzezenia zwrotnego jest dzielnik 5 czestotliwosci, dzielacy jego czestotliwosc przez liczbe calkowita, czestotliwosc generatora 3 stero¬ wanego napieciem jest odpowiednia wielokrotnoscia czestotliw osci sygnalu wejsciowego. Dzielnik 5 czestotliwosci jest jednoczesnie licznikiem. Stany wystepujace na wyjsciach tego dzielnika 5 w kodzie binarno-dziesietnym sa podawane na wejscie dziesietnego dekodera 6. Stany te zamienia sie w dekoderze 6 na kod dziesietny, po czym przyjmowane sa one przez dziesietny przelacznik 7, na którego wyjsciu otrzymuje sie sygnal logiczny jedynki w momencie, gdy zliczona i zdekodowana liczba impulsów odpowiada liczbie ustawionej na przelaczniku 7. W cyfrowym komparatorze 8 nastepuje porównanie tego stanu ze stanem wyzwalania recznego lub automatycznego. Z chwila wyzwolenia tego stanu komparator 8 czeka na wystapienie stanu logicznej jedynki z dziesietnego przelacznika 7, odpowiadajacego zaprogramowanej fazie. Z chwila wystapienia stanu logicznej jedynki sygnal z cyfrowego komparatora 8 otwiera elektroniczna bramke 9 dla stanu wejsciowego i sygnal ten podaje sie na wyjscie.Sposób otrzymywania sygnalu okresowego o zaprogramowanej fazie poczatkowej w ukladzie programatora fazy pozwala uzyskac zadana, dowolnie duza — zalezna od liczby, przez która mnozy sie czestotliwosc sygnalu wejsciowego — dokladnosc i niezawodnosc programowania fazy oraz niezaleznosc dzialania ukladu od czestotliwosci sygnalu wejsciowego. W sposobie wedlug wynalazku wykorzystuje sie mnozenie czestotliwosci do programowania fazy.Zastrzezenie patentowe Sposób otrzymywania sygnalu okresowego o zaprogramowanej fazie poczatkowej, znamienny tym, ze czestotliwosc sygnalu wejsciowego mnozy sie przez liczbe calkowita z zachowaniem stalych zaleznosci fazowych pomiedzy sygnalami: wejsciowym i powielonym, po czym impulsy sygnalu powielonego zlicza sie i liczbe zliczonych impulsów porównuje sie ze wstepnie zaprogramowana liczba, a w momencie równosci obu liczb otwiera sie elektroniczna bramke (9), przepuszczajaca sygnal z wejscia do wyjscia ukladu. uEJScn c* \ ALANIE, O r \ / 2 *. ~— 4 8 1 0 7 —] 3 r 5 1 1 ' 6 UYJSCIE —O PracowniaPoligraficzna UP PRL. Naklad 100 egz.Cena 100zl PL