PL126697B2 - Electronic system for diver's speech correction - Google Patents

Electronic system for diver's speech correction Download PDF

Info

Publication number
PL126697B2
PL126697B2 PL23150881A PL23150881A PL126697B2 PL 126697 B2 PL126697 B2 PL 126697B2 PL 23150881 A PL23150881 A PL 23150881A PL 23150881 A PL23150881 A PL 23150881A PL 126697 B2 PL126697 B2 PL 126697B2
Authority
PL
Poland
Prior art keywords
output
input
adder
delay line
signal
Prior art date
Application number
PL23150881A
Other languages
English (en)
Other versions
PL231508A2 (pl
Inventor
Jerzy Sawicki
Original Assignee
Politechnika Szczecinska
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Politechnika Szczecinska filed Critical Politechnika Szczecinska
Priority to PL23150881A priority Critical patent/PL126697B2/pl
Publication of PL231508A2 publication Critical patent/PL231508A2/xx
Publication of PL126697B2 publication Critical patent/PL126697B2/pl

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

Przedmiotem wynalazku jest uklad elektroniczny do korekcji mowy nurka wytwarzanej w mieszance helowo-tlenowej podczas glebokiego nurkowania.W znanym dotychczas ukladzie elektronicznym, korekcja mowy nurka odbywa sie przez zwiekszenie odstepów czasowych miedzy kolejnymi impulsami sygnalu binarnego odpowiadaja¬ cego analogowemu sygnalowi mowy. Korekcja polega na cyklicznym zapisywaniu i odczytywaniu ciagu impulsów binarnych w pamieci cyfrowej, przy czym czestotliwosc zegarowa podczas odczytu pamieci jest nizsza niz przy.zapisie,jak przedstawiono w opisie patentowym USA Nr 3 863 026.Wada jest opóznienie wnoszone przez uklad, spowodowane tym, ze odczytywanie pamieci mozna rozpoczac dopiero po zakonczonym cyklu zapisywania. Dodatkowa wadajest koniecznosc zamia¬ ny sygnalu analogowego na binarny i odwrotnie.Uklad wedlug wynalazku zawiera analogowa linie opózniajaca o zmiennej wartosci czasu opóznienia oraz czesc sterujaca. Niekorygowany sygnal mowy jest podawany na wejscie analogo¬ wej linii opózniajacej oraz na wejscie detektora tonu krtaniowego. Sygnal wyjsciowy z detektora tonu krtaniowego uruchamia poprzez uklad sumy logicznej generator monostabilny, który wytwa¬ rza impuls zerujacy uklad calkujacy. Uklad calkujacy przetwarza napiecie stale na sygnal liniowo narastajacy, który jest podawany na wejscie przerzutnika Schmitta oraz na wejscie bloku odwraca¬ nia funkcji. Wyjscie przerzutnika Schmitta jest polaczone z wejsciem ukladu sumy logicznej, a wyjscie bloku odwracania funkcji z wejsciami ukladów mnozacych znajdujacych sie w analogowej linii opózniajacej. Analogowa linia opózniajaca sklada sie z kilku szeregowo polaczonych odcin¬ ków, a kazdy z nich stanowi szeregowo polaczone bloki w kolejnosci sumator, integrator, uklad mnozacy. Do wyjscia ostatniego odcinka analogowej linii opózniajacej sa dolaczone szeregowo sumator wyjsciowy i inwerter, z których wyjsc sa podawane sygnaly na wejscie sumatorów poszczególnych odcinków, w ten sposób aby w kazdej zamknietej petli znajdowala sie nieparzysta liczba bloków odwracajacych faze. Na drugie wejscie wszystkich sumatorów jest podawany nieko¬ rygowany sygnal mowy. Integratory sa zerowane impuslami z wyjscia generatora monostabilnego.Zaleta ukladu jest równoczesnosc wystepowania nieskorygowanego sygnalu mowy i skorygo¬ wanego sygnalu mowy.2 126697 Przedmiot wynalazku jest uwidoczniony w przykladzie wykonania na rysunku w postaci schematu blokowego. Uklad zawiera detektor tonu krtaniowego 1, który wyodrebnia z nieskorygo- wanego sygnalu mowy A impulsy o czestotliwosci tonu krtaniowego. Wyjscie detektora tonu krtaniowego 1 jest polaczone z wejsciem ukladu sumy logicznej 2. Sygnal wyjsciowy ukladu sumy logicznej 2 wyzwala generator monostabilny 3, którego impulsy zeruja uklad calkujacy 4, na którego wejscie jest podawane napiecie stale B. Sygnal napiecia liniowo narastajacego z wyjscia ukladu calkujacego 4 jest podawany na wejscie przerzutnika Schmitta 5, którego wyjscie jest polaczone z wejsciem ukladu sumy logicznej 2. Sygnal z ukladu calkujacego 4 jest podawany równiez na blok odwracania funkcji 6, którego wyjscie jest polaczone z wejsciami ukladów mnozacych 7 analogowej linii opózniajacej. Analogowa linia, opózniajaca w przykladzie wykona¬ nia stanowia szeregowo polaczone dwa odcinki, a kazdy z nich sklada sie z szeregowo polaczonych bloków w kolejnosci: sumator 8, integrator 9 oraz uklad mnozacy 7. Na wyjsciu drugiego odcinka wlaczony jest poprzez sumator wyjsciowy 10 inwerter 11. Wyjscie sumatora wyjsciowego 10 jest polaczone z wejsciem sumatora 8 pierwszego odcinka, a wyjscie inwertera 11 z wejsciem sumatora 8 drugiego odcinka. Wszystkie bloki analogowej linii opózniajacej w przykladzie wykonania odwra¬ caja faze sygnalu. Na wejscie sumatorów 8 i sumatora wyjsciowego 10 jest podawany nieskorygo- wany sygnal mowy A. Na wyjsciu inwertera 11 otrzymuje sie skorygowany sygnal mowy G.Integratory 9 sa zerowane impulsami z wyjscia generatora monostabilnego 3. Jeden cykl pracy ukladu obejmuje czas pdmiedzy dwoma .kolejnymi impulsami tonu krtaniowego lub czas potrzebny do osiagniecia przez napiecie liniowo narastajace na wyjsciu ukladu calkujacego 4 progu zadzialania przerzutnika Schmitta 5. Wymagany stopien korekcjiotrzymuje sie zmieniajac wartosc napiecia stalego B.Zastrzezenie patentowe Uklad elektroniczny do korekcji mowy nurka, znamienny tym, ze nieskorygowany sygnal mowy (A) jest podany jednoczesnie na wejscie sumatora (8), wejscie sumatora wyjsciowego (10) i wejscie analogowej linii opózniajacej oraz na wejscie detektora tonu krtaniowego (1), z którego sygnal poprzez uklad sumy logicznej (2) uruchamia generator monostabilny (3) wytwarzajacy impulsy zerujace integratory (9) analogowej linii opózniajacej, oraz uklad calkujacy (4), z którego liniowo narastajacy sygnal jest podany na wejscie przerzutnika Schmitta (5), polaczonego z ukladem sumy logicznej (2), oraz na blok odwracania funkcji (6), którego sygnal wyjsciowy jest podany na uklady mnozace (7) analogowej linii opózniajacej, skladajacej sie z kilku szeregowo polaczonych odcinków, zas kazdy z nich stanowia szeregowo polaczone bloki w kolejnosci sumator (8), integrator (9), uklad mnozacy (7), przy czym do wyjscia ostatniego odcinka sa dolaczone szeregowo sumator wyjsciowy (10) i inwerter (11), z których wyjsc sa podane sygnaly na wejscia sumatorów (8) poszczególnych odcinków w ten sposób, aby w kazdej zamknietej petli znajdowala sie nieparzysta liczba bloków odwracajacych faze, a na wyjsciu inwertera (11) otrzymuje sie skorygowany sygnal mowy (C).126 697 lO 03 <\l O tx O) co W k O) CD PL

Claims (1)

1. Zastrzezenie patentowe Uklad elektroniczny do korekcji mowy nurka, znamienny tym, ze nieskorygowany sygnal mowy (A) jest podany jednoczesnie na wejscie sumatora (8), wejscie sumatora wyjsciowego (10) i wejscie analogowej linii opózniajacej oraz na wejscie detektora tonu krtaniowego (1), z którego sygnal poprzez uklad sumy logicznej (2) uruchamia generator monostabilny (3) wytwarzajacy impulsy zerujace integratory (9) analogowej linii opózniajacej, oraz uklad calkujacy (4), z którego liniowo narastajacy sygnal jest podany na wejscie przerzutnika Schmitta (5), polaczonego z ukladem sumy logicznej (2), oraz na blok odwracania funkcji (6), którego sygnal wyjsciowy jest podany na uklady mnozace (7) analogowej linii opózniajacej, skladajacej sie z kilku szeregowo polaczonych odcinków, zas kazdy z nich stanowia szeregowo polaczone bloki w kolejnosci sumator (8), integrator (9), uklad mnozacy (7), przy czym do wyjscia ostatniego odcinka sa dolaczone szeregowo sumator wyjsciowy (10) i inwerter (11), z których wyjsc sa podane sygnaly na wejscia sumatorów (8) poszczególnych odcinków w ten sposób, aby w kazdej zamknietej petli znajdowala sie nieparzysta liczba bloków odwracajacych faze, a na wyjsciu inwertera (11) otrzymuje sie skorygowany sygnal mowy (C).126 697 lO 03 <\l O tx O) co W k O) CD PL
PL23150881A 1981-06-03 1981-06-03 Electronic system for diver's speech correction PL126697B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL23150881A PL126697B2 (en) 1981-06-03 1981-06-03 Electronic system for diver's speech correction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL23150881A PL126697B2 (en) 1981-06-03 1981-06-03 Electronic system for diver's speech correction

Publications (2)

Publication Number Publication Date
PL231508A2 PL231508A2 (pl) 1982-03-29
PL126697B2 true PL126697B2 (en) 1983-08-31

Family

ID=20008743

Family Applications (1)

Application Number Title Priority Date Filing Date
PL23150881A PL126697B2 (en) 1981-06-03 1981-06-03 Electronic system for diver's speech correction

Country Status (1)

Country Link
PL (1) PL126697B2 (pl)

Also Published As

Publication number Publication date
PL231508A2 (pl) 1982-03-29

Similar Documents

Publication Publication Date Title
JPS54144149A (en) Magnitude comparator
US4166249A (en) Digital frequency-lock circuit
US3727005A (en) Delta modulation system with randomly timed multiplexing capability
PL126697B2 (en) Electronic system for diver&#39;s speech correction
CA1132264A (en) Conversion of analogue signals to digital signals
JPS5624843A (en) Bit phase control circuit
JPS5567261A (en) Synchronizing clock generation circuit
EP0334768A3 (en) Logic circuit having carry select adders
SU907852A1 (ru) Устройство дл ограничени спектра частотно-манипулированного сигнала
SU1127086A2 (ru) Адаптивный импульсно-кодовый модул тор
SU982200A1 (ru) Управл емый делитель частоты
SU1075431A1 (ru) Устройство фазировани бинарного сигнала
JPS56152379A (en) Synchronizing signal processing circuit
SU404085A1 (ru) УСТРОЙСТВО дл УМНОЖЕНИЯ ЧАСТОТЫ СИГНАЛОВ
SU944098A1 (ru) Широтно-импульсный модул тор
SU1181159A1 (ru) Цифровое устройство фазовой синхронизации
JPS5753159A (en) Phase correcting circuit
SU995264A1 (ru) Цифровой фазовый дискриминатор
SU1363426A1 (ru) Цифровой синтезатор частот
SU1190457A1 (ru) Цифровой синтезатор частот
JPS5631215A (en) Cyclic type digital filter
SU957424A1 (ru) Генератор импульсов
SU542210A1 (ru) Аналого-цифровой функциональный преобразователь
JPS56160140A (en) Counting circuit
JPS5378157A (en) Delta modulatio circuit