Przedmiotem wynalazku jest uklad kodera sek¬ wencyjnego, który jest przeznaczony do wspólpra¬ cy ukladów wielostykowych z ukladami cyfrowymi zwlaszcza w odbiornikach polecen sterowniczych wspólpracujacych z centralkami telemechaniki.Z publikacji „Pólprzewodnikowe uklady logiczne", Misiurewicz, Grzybek, Wydawnictwo Naukowo- Techniczne 1975 rok, znany jest uklad kodera sek¬ wencyjnego, który posiada dwa liczniki synchro¬ niczne, z których jeden wykorzystany jest do ste¬ rowania wejsciami adresowanymi multipleksera, zas drugi licznik jako rejestr cyfrowy.Inny uklad bedacy przedmiotem takze przytoczo¬ nej wyzej publikacji wykorzystuje licznik synchro¬ niczny, którego wyjscia sa polaczone z wejsciami dekodera. Wyjscie dekodera jest polaczone poprzez przelacznik z przerzutnikiem RS, którego wejscie bramkuje wejscie licznika synchronicznego.Z kolei uklad opublikowany w czasopismie „Ra¬ dioamator" nr 2 z 1978 roku wykorzystuje polacze¬ nie liczników i dekaderów wspólpracujacych z ge¬ neratorami, a jeszcze w innych ukladach z prze- rzutnikami monostabilnymi. Przylaczone sa takze uklady koderów sekwencyjnych matrycowych oraz koderów wykorzystujacych rejestry buforowe.Tak wiec znane rozwiazania ukladów kodera po¬ siadaja sterowanie kodera sekwencyjnego przez styk polaczony z wewnetrznym napieciem zasilania, co jest zasadnicza ich niedogodnoscia, poniewaz w od¬ biorniku polecen sterowniczych koniecznym jest 10 15 20 25 30 sterowanie kodera sekwencyjnego zewnetrznym na¬ pieciem zasilania, a w przypadku kodera sekwen¬ cyjnego matrycowego styki sterujace znajduja sie na róznych potencjalach.Istota wynalazku polega na zastosowaniu w ukla¬ dzie scalonych multiplekserów polaczonych poprzez uklad calkujacy RC, o stalej czasowej dobranej do czasu ustalania sie sygnalu wejsciowego z wejsciem o podwyzszonym progu zadzialania scalonego prze- rzutnika monostabilnego o czasie przerzutu dobra¬ nym do czasu przetwarzania informacji. Wyjscie przerzutnika monostabilnego jest polaczone z wejs¬ ciem bramkujacym bramki logicznej, zas wyjscie bramki logicznej jest polaczone z licznikiem, które¬ go wyjscia sa polaczone z wejsciami adresowymi multiplekserów.Zaleta ukladu wedlug wynalazku jest calkowite wyeliminowanie zaklócen na elementach stykowych, zwlaszcza na odbicia styków. W prosty i pewny spo¬ sób pozwala na polaczenie ukladu wielostykowego z ukladem cyfrowym.Przedmiot wynalazku jest dokladniej wyjasniony na podstawie rysunku, który przedstawia schemat ideowy przykladowego rozwiazania ukladu kodera sekwencyjnego.Uklad posiada na wejsciu multiplekser M, którego wejscia J w liczbie n stanowia wejscia kodera sek¬ wencyjnego. Wyjscie Ql multipleksera M jest pola¬ czone, przez uklad calkujacy RC Rl Cl o dobranej stalej czasowej do czasu ustalania sie sygnalu na 110 569110 569 y 4 i tak ustalony stan wyróznia to wejscie J sygnalem logicznej jedynki, które zostaje polaczone z wyjs¬ ciem Ql multipleksera M. Dalej na wyjsciu multi¬ pleksera M nastepuje zmiana stanu z logicznego ze- I ra na logiczna jedynke, który to stan zostaje przy¬ lozony do wejscia Xl przerzutnika monostabilnego P, poprzez uklad calkujacy RC Rl Cl o stalej cza¬ sowej dobranej do czasu ustalania sie sygnalu na wyróznionym wejsciu J. 10 Wejscie Xl przerzutnika monostabilnego P posia¬ da podwyzszony próg zadzialania i wraz z ukladem calkujacym Rl Cl zapobiega niepozadanemu za¬ dzialaniu kodera sekwencyjnego, w przypadku powstania zaklócen na wejsciach J. 15 Jezeli na wejsciu Xl przerzutnika monostabilne¬ go P pojawi sie sygnal logicznej jedynki, to powo¬ duje on zmiane stanu logicznego na wyjsciu Q2 przerzutnika monostabilnego P na okres dobrany do czasu przetwarzania informacji przez zespoly wspól- 20 pracujace z koderem sekwencyjnym. Zmiana sta¬ nu logicznego z jedynki na logiczne zero na wyjs¬ ciu Q2 przerzutnika monostabilnego P, a tym sa¬ mym na wejsciu X2 bramki B powoduje jednoczes¬ nie zablokowanie bramki B, która z kolei nie prze- 25 wodzi sygnalów taktujacych z wejscia X3 na wyjs¬ cie Y bramki B i dalej na wejscie X4 licznika L.Nastepnie licznik L zostaje zatrzymany na okres przerzutu przerzutnika monostabilnego P, a zawar¬ ta na jego wyjsciach Q informacja stanowi liczbe 30 w zapisie binarnym i odpowiada numerowi wejscia J kodera sekwencyjnego wyróznionego sygnalem logicznej jedynki.Stan ten trwa do czasu ponownej zmiany na wejsciu Q2 przerzutnika monostabilnego P ze sta- 35 nem logicznego zera na stan logicznej jedynki, który nastepnie po przylozeniu do wejscia X2 odblokowu¬ je bramke B, przez która przechodza sygna(ly taktu¬ jace z wejscia X3 na wyjscie Y i na wejscie X4 licznika L, który z kolei zlicza impulsy taktujace. 40 Nastepnie koder sekwencyjny powraca ponownie do przeszukiwania swych wejsc J. 3 wejsciach J, z wejsciem Xl przerzutnika monosta¬ bilnego P. Wejscie Xl przerzutnika monostabilnego P posiada podwyzszony próg zadzialania przerzut¬ nika P, którego "Czas przerzutu jest odpowiednio do¬ brany do czasu przetwarzania informacji. Wyjscie Q2 przerzutnika monostabilnego P jest polaczone z wejsciem X2 bramki B. Wejscie X3 bramki B jest polaczone z wejsciem taktujacym Jl kodera sekwen¬ cyjnego. Wyjscie bramki Y jest polaczone z wejs¬ ciem X4 licznika L, natomiast wyjscia Q licznika L sa polaczone z wejsciami adresowymi A multi¬ pleksera M, przy czym wyjscia Q jednoczesnie sta¬ nowia wyjscia kodera sekwencyjnego.Uklad dziala w sposób nastepujacy. Jezeli na n wejsciach J kodera sekwencyjnego wystepuja syg¬ naly odpowiadajace logicznemu zeru, to na wyjs¬ ciu Ql multipleksera M i dalej na wejsciu Xl prze¬ rzutnika monostabilnego P wystepuje takze sygnal odpowiadajacy logicznemu zeru. W tak ustalonym stanie na wyjsciu Q2 przerzutnika monostabilnego P i dalej na wejsciu X2 bramki B wystepuje syg¬ nal logicznej jedynki. Ustalony stan logicznej je¬ dynki na wejsciu X2 bramki B jest takze stanem odblokowania bramki B, co z kolei wymusza prze¬ noszenie zanegowanych sygnalów taktujacych z wejscia Jl przylozonych do wejscia X3 bramki B, a takze na wyjscie Y bramki B.Sygnaly taktujace z wyjscia Y bramki B sa prze¬ noszone na wejscie X4 licznika L, a takze zliczane przez licznik L. Licznik L liczy modulo n, gdzie n stanowi liczbe wejsc J kodera sekwencyjnego.Stany logiczne zer i jedynek na wyjsciach Q licz¬ nika L odpowiadaja kolejnym liczbom od 0 do n-1 i sa zapisane w systemie binarnym w kodzie dosto¬ sowanym do kodu wejsc adresowych A multiplek¬ sera M.Pod wplywem zliczania przez licznik L impul¬ sów taktujacych, zmieniaja sie stany logiczne na wejsciach adresowych A multipleksera M i powo¬ duja polaczenie wyjscia Ql z wybranym wejsciem J o numerze aktualnie wyznaczonym przez adres na wejsciach adresowych A multipleksera M. Dalej nastepuje polaczenie wyjscia Ql z wybranym wejs¬ ciem J multipleksera M, które to polaczenie trwa przez czas równy okresowi sygnalu taktujacego przylozonego do wejscia Jl kodera sekwencyjnego, co powoduje przez uklad kodera sekwencyjnego poszukiwanie wyjsc J, jednoczesnie badajac stany logiczne sygnalów na tych wejsciach J.Jezeli na jednym z wejsc J kodera sekwencyjne¬ go pojawi sie sygnal logicznej jedynki na okres dluzszy niz okres zliczania przez licznik L ilosci n impulsów taktujacych, wówczas na wejsciach Q licznika L, a takze na polaczonych z nimi wejsciach adresowych A multipleksera M nastapi taka kom¬ binacja sygnalów logicznych zer i jedynek, która odpowie binarnie zapisanemu numerowi wejscia J, na którym takze nastapil sygnal logicznej jedynki Zastrzezenie patentowe Uklad kodera sekwencyjnego zawierajacy do¬ wolna ilosc wejsc i wyjsc binarnych, znamienny tym, ze wyjscie (Ql) multipleksera (M) jest pola¬ czone poprzez uklad calkujacy RC (R1C1) z wejs¬ ciem (Xl) przerzutnika monostabilnego (P), przy czym znegowane wyjscie (Q2) przerzutnika mono¬ stabilnego (P) jest polaczone z jednym wejsciem (X2) bramki logicznej (B), zas z drugim wejsciem (X3) bramki logicznej (B) jest polaczone zródlo sygna¬ lu taktujacego, natomiast wyjscie (Y) bramki logi¬ cznej (B) jest polaczone z wejsciem (X4) licznika (L)/a wyjscia (Q) licznika (L) sa polaczone z wejs¬ ciami adresowymi (A) multipleksera (M). 10 15 20 25 30 35 40 45 50110 569 ]nnnnnnnn a o ó ó PL