Przedmiotem wynalazku jest uklad polaczen konwertera do zamiany kodu z postaci szeregowej na postac równolegla.W praktyce sa znane i uzywane uklady asyn¬ chronicznego konwertera do zamiany kodu z po¬ staci szeregowej na postac równolegla. Uklady tafcie, zbudowane z rejestrów przesuwajacych, po¬ zwalaja na kowersje zadanej liczby slów stano¬ wiacych przetwarzana informacje. Wprowadzenie na wejscie dodatkowego slowa nie mieszczacego sie w zadanym formacie powoduje wymazanie z rejestru slowa pierwszego i przesuniecie zawar¬ tosci rejestru o jedno miejsce do przodu, a tym samym zmiane informacji na wyjsciu konwertera.Zadaniem wynalazku jest opracowanie ukladu polaczen konwertera kodu w taki sposób, aby wprowadzenie na jego wejscie kolejnego slowa, nie mieszczacego sie w zadanym formacie infor¬ macji wejsciowej, nie powodowalo przeklaman na jego wyjsciu.Zadanie to zostalo rozwiazane wedlug wynalaz¬ ku w taki sposób, ze do wejsc informacji szerego¬ wej rejestru dolaczono funktor wylkazujacy kazda zmiane informacji wejsciowej, którego wyjscie jest polaczone z ukladem logicznym programuja¬ cym wywolywanie elementów rejestru, a wyjscia ukladu logicznego programujacego sa polaczone z wszystkimi przerzutnikami odpowiednich kolumn rejestru.Uklad logiczny programujacy zawiera funktor zanegowanej koniunkcji, licznik, dekoder, czlon rózniczkujacy, inwerter i przerzutnik statyczny, przy czym dwa wejscia funktora zanegowanej ko¬ niunkcji sa polaczone odpowiednio z wyjsciem 5 funktora wykazujacego zmiane informacji wejscio¬ wej i z wyjsciem przerzutnika statycznego, a do wyjscia funktora zanegowanej koniunkcji jest pod¬ laczone wejscie zliczajace licznika, który jest sprzezony z dekoderem. Ostatnie wyjscie dekodera io 3€lSt polaczone poprzez czlon rózniczkujacy i in¬ werter z wejsciem gaszacym przerzlutniika statycz¬ nego, zas do wejscia ustalajacego przerzutnika sta¬ tycznego i do wejscia zerujacego licznika jest do¬ laczone zródlo sygnalu kasujacego.Przy takim ukladzie polaczen konwertera do re¬ jestru mozna wpisac tylko okreslona liczbe slów.Po zapisaniu informacji rejestr nie przyjmuje na¬ stepnych slów az do momentu odblokowania go sygnalem kasujacym wprowadzonym do ukladu proigrammjacego.Na rysunku jest uwidoczniony schematycznie przyklad wykonania ukladu polaczen konwertera wedlug wynalazku.W ukladzie polaczen wedlug wynalazku do wejsc 25 informacji szeregowej Alf A2, ..., Am rejestru 1 dolaczono funktor 2 wykazujacy zmiane informa¬ cji wejsciowej, którego wyjscie jest polaczone z . ukladem logicznym 3 programujacym wywoly¬ wanie elementów rejestru, zas wyjscia Bi, B2,..., Bn 30 ukladu 3 sa polaczone ze wszystkimi przerzutni- 15 -20 109 8823 109 882 4 kami odpowiednich kolumn Klf K2, ..., Kn. Uklad logiczny programujacy, 3 zawiera funktor 4 zane¬ gowanej kondunlkcji, licznik 5, dekoder 6, czlon rózniczkujacy 7, inwerter 8- i przerzutnik statycz¬ ny 9, przy czym dwa wejscia funktora 4 sa pola¬ czone odpowiednio z wyjsciem funktora 2 i z wyj¬ sciem przerzutnika 9. Wyjscie funktora 4 jest po¬ laczone z wejsciem zliczajacym licznika 5, który jest sprzezony z dekoderem 6. Ostatnie wyjscie Bn dekodera 6 jest polaczone poprzez czlon róz¬ niczkujacy 7 i inwerter 8 z wejsciem gaszacym przerzutnika 9, przy czym do wejscia ustalajacego tego przerzutnika i wejscia zerujacego licznika 5 jest dolaczone zródlo -sygnalu kasujacego 10. Re¬ jestr 1 traktowany jest jako matryca zlozona z synchronicznych przerziuitnilkóiw pamieciowych, w której ilosc kolumn okresla zadana ilosc slów wprowadzanej informacji, zas ilosc wierszy jest równa ilosci bitów slowa.Dzialanie ukladu jest nastepujace: Na wejscia Alt A2, ..., Am sa podane napieciowe sygnaly elek¬ tryczne o poziomie odpowiadajacym jedynce lo¬ gicznej,, w dodatniej konwencji logicznej. Sygnal na wyjsciu funktora 2 ma poziom zera logicznego.Sygnal ten jest przekazywany na wejscie ukladu logicznego programujacego 3.Licznik 5 zbudowany z przerzutników dwusta- bilnych jest ustawiony w pozycji zerowej za po¬ moca sygnalu kasujacego 10. Jednoczesnie sygnal 10 ustawia funktor 9 w pozycji umoaldwiajacej przedostanie sie sygnalu z wyjscia funktora 2 na wejscie zliczajace licznika 5.Pojawienie sie na wejsciach Alt A2, ..., Am pier¬ wszego slowa, stanowiacego czesc informacji przetwarzanej, które jest kombinacja zer i jedynek logicznych, powoduje zmiane poziomu sygnalu na wyjsciu funktora 2 do stanu jedynki logicznej.Sygnal ten, przekazany na wejscie zliczajace licz¬ nika 5, wywoluje odpowiednia zmiane stanów lo¬ gicznych na wyjsciach dekodera 6, przy czym na wyjsciu Bt uzyskuje sie stan jedynki logicznej.Dodatnie zbocze sygnalu na wyjsciu Bt powodu¬ je wpisanie bitów pierwszego slowa do odpowied¬ nich synchronicznych przerzutników pamieciowych w kolumnie Kt rejestru 1 i przekazanie go na wyjscia Wu, Wl2,,..., Wlm. Podanie nastepnego slo¬ wa na wejscia Aj, A2, ..., Am rejestru 1 prowadzi w taki sam sposób do pojawienia sie jedynki lo¬ gicznej na wyjsciu B£ dekodera 6, zapamietanie slowa w przerzutnikach kolumny K2 rejestru 1 i przekazanie go na wyjscia Wa, WM, ..., W2m.Ostatnie slowo przetwarzanej informacji jest zapisane w przerzutnikach kolumny Kn rejestru 1 i pojawia sie na wyjsciach Wm, Wn2, ..., Wnm.Jednoczesnie wywolany przez ostatnie slowo sy¬ gnal jedynki logicznej na wyjsciu Bn dekodera 6 jest podlany przez ozloin rózniiczikujacy 7 i inwer¬ ter 8 do wejscia gaszacego przerzutnika 9 powo¬ dujac jego przelaczenie i odciecie * wejscia zlicza¬ jacego licznika 5 od wyjscia funktora 2.Ewentualne nastepne slowa pojawiajace sie na wejsciach Ah A2, ..., Am nie przedostaja sie na wyjscia konwertera. Zawartosc rejestru moze ulec zmianie dopiero ,po wystapieniu impulsu kasuja¬ cego 10, w wyniku czego uklad konwentera jest gotowy do przyjecia nastepnej informacji.W omawianym przykladzie wykonania licznik 5 z dekoderem 6 i rejestr 1 moga byc rozbudo¬ wane do pojemnosci umozliwiajacej wprowadzenie dowolnego, zadanego z góry formaitu informacji.Przedstawiony uklad konwertera do zamiany kodu z postaci szeregowej na postac równolegla moze byc stosowany w urzadzeniach wprowadza¬ nia danych, systemach kontrolno-pomiarowych i ukladach sterowania automatycznego.Zastrzezenia patentowe 1. Uklad polaczen konwertera do zamiany ko¬ du z postaci szeregowej na postac równolegla, któ¬ rego rejestr jest matryca zlozona z synchronicz¬ nych przerzutników pamieciowych o ilosci kolumn równej zadanej ilosci slów wprowadzanej infor¬ macji i o ilosci wierszy równej ilosci bitów slowa, znamienny tym, ze do wejsc informacji szerego¬ wej (Al9 A2, ..., Am) rejestru (1) dolaczono funktor (2) wykazujacy zmiane informacji wejsciowej, któ¬ rego wyjscie jest polaczone z ukladem logicznym programujacym (3), programujacym wywolywanie elementów rejestru, zas wyjscia (Bb B2, ..., Bn ukladu (3) sa polaczone z' wszystkimi przerzutni- kami odpowiednich kolumn (Kh K2, ..)., Kn) reje¬ stru (1). 2. Uklad polaczen wedlug zastrz. 1, znamienny tym, ze uklad logiczny programujacy (3) zawiera funktor zanegowanej koniunkcji (4), licznik (5), dekoder <6), czlon rózniczkujacy (7), inwertor (8) i przerzutnijt statyczny (9), przy czym dwa wejscia funktora (4) sa polaczone odpowiednio z wyjsciem funktora (2) i wyjsciem przerzutnika (9), a wyj¬ scie funktora (4) jest polaczone z wejsciem zli¬ czajacym licrandika <5), itatoiry jesit igprizezony z de¬ koderem (6), zas ostatnie wyjscie (Bn) dekodera (6) jest polaczone poprzez czlon rózniczkujacy (7) i inwerter (8) z wejsciem gaszacym przerzutnika (9), przy czym do wejscia ustalajacego przerzutni¬ ka (9) i wejscia zerujacego licznika (5) jest do¬ laczone zródlo sygnalu kasujacego (10). 10 15 20 25 30 35 40 45109 882 A, o- Amo- l_.!1j L_"^J L_K^ C-" ó 6 lO RM 6*"6 6 L.M B2 bJ ^ 7 PL