Przedmiotem wynalazku jest sposób i uklad sterowania cyrkulacyjnym przetwornikiem analo¬ gowo-cyfrowym, przeznaczony zwlaszcza do sys¬ temów pomiarowych i urzadzen sterujacych pro¬ cesami technologicznymi.Znany jest sposób cyrkulacyjnego przetwarzania analogowo-cyfrowego, w którym kolejny cykl przetwarzania wielkosci analogowej, na przyklad napiecia, okresla kolejny bit cyfrowego wyniku.W pierwszym cyklu przetwarzania zapamietywa¬ ne jest napiecie mierzone oraz badany jego znak.Jezeli napiecie mierzone jest wieksze od zera to pierwszy bit cyfrowego wyniku, który jest bitem znaku aQ = 1, a jezeli mniejsze to aQ = 0. W na¬ stepnych cyklach przetwarzania, to znaczy w czasie kolejnego formowania bitu wyniku bada sie ko¬ lejno znak napiecia przeksztalconego w ukladzie przetwornika wedlug wzoru n /tt UR . -UR\ Uj+i = 2|ul-a1—+ ai—j gdzie: U. —- wartosc napiecia przeksztalconego w kolej¬ nym cyklu przetwarzania (dla i = 0 U = U ), o x' at — kolejny bit cyfrowego wyniku, UR — napiecie odniesienia okreslajace zakres po¬ miarowy przetwornika na +UR-H —UR.Oznacza to, ze gdy w i — tym cyklu prze¬ twarzania kolejny bit ai jest równy 1 to od na- 15 20 25 30 piecia Vi odejmuje sie polowe napiecia odniesiienia UR, a gdy bit at jest równy 0 to do napiecia Uj dodaje sie polowe napiecia odniesienia UR i na¬ stepnie wynik mnozy przez dwa tworzac w tein sposób nowe napiecie Ui+1. Dalej bada sie znak tego napiecia Ui+1. Dalej bada sie znak tego na¬ piecia Ui+1 i okresla kolejny bit ai+1 w sposób analogiczny jak dila bitu znalfcu. Cykli ten jest powtarzany tyle razy ile wynosi dlugosc cyfro¬ wego slowa wyniku.Znany jest przetwornik pracujacy wedilug po¬ danego wyzej sposobu i sposób stepowania praca tego przetwornika.W pierwszym cyklu przetwornika uklad stero¬ wania zalacza klucz wejsciowy i kondensator wejsciowy laduje sie do wartosci napiecia mierzo¬ nego. W ten sposób wartosc tego napiejcia zostaje zapamietana na kondensatorze wejsciowym a na¬ stepnie podana z niego poprzez wtórnik do klucza przeladowujacego i koimparaltora. Jednoczesnie do wyjscia komparatora jest podlaczony rejeistr prze¬ suwny, co powoduje, ze kazdy kolejny stan kom¬ paratora jest w nim zapisany.W nastepnych cyklach przetwarzania, gdy jest formowany kazdy kolejny bit wyniku, zalacza sie najpierw klucz przeladowujacy laczacy wyjscie wtórnika z wejsciem wzmacniacza i jedna kon¬ cówka kandensatora formujacego. Druga koncówka tego kondensatora jest polaczona poprzez przelacz- 109 7293 nik ze zródlem napiecia + ^ gdy ostatni okreslo¬ ny bit wyniku ^ =i 1, luib z masa ukladu gdy bdit at = 0. Wtedy kondensator formujacy laduje siie od strony klucza przeladowujacego do wartosci napiecia jakie jest na kondensatorze wyjsciowym a z drugiej strony przelacznik ustawia potencjal TJD tego kondensatom na wartosc + — lub 0. Po od¬ powiednim przeladowaniu sie kondensatora for¬ mujacego uklad sterowania rozlacza klucz prze¬ ladowujacy a nastepnie zalacza klucz sprzegajacy laczacy wyjscie wzmacniiacza z kondensatorem wejsciowymi i przelacza przelacznik odpowiednio do wartosci kolejnego Mitu wyniku. Tak wieje do napiecia na kondensatorze formujacym dodaje sie skok napiecia + ^- lub —~ w zaleznosci od wartosci kolejnego bitu, a wynik jest mnozony przez dwa, to znaczy przez wartosc wzmocnienia wzmacniacza. Wynik ten jest podawany przez klucz sprzegajacy na kondensator wejsciowy, który laduje sie do wartosci wyjsciowej napiecia ze wzmacniacza. Wartosc ta analizowana jest w kom¬ paratorze, którego stan zostaje zapamietany w re¬ jestrze w chwili zalaczania^klucza przeladowuja¬ cego. Nastepnie uklad sterowania rozlacza klucz sprzegajacy by na poczajtku kolejnego cyklu przeu twarzania zalaczyc ponownie klucz przeladowujacy.GytóL przetwarzania powtarzany jest tyle razy ile wynosi dlugosc cyfrowego slowa wyniku. ¦*., Opisany sposób sterowania kluczami w cyrku- lacyjnym przetworniku analogoiwo-cyfnewym po- siada wade, gdyz w czasie przelaczania kliucza sprzegajacego i przeladowujacego oraz przelacz¬ nika wystepuje stan jednoczesnego zalaczenia klucza sprzedajacego i klucza przeladowujacego z uwagi na skonczona szyibkosc przelaczania kluczy.Powoduje to powstanie blejdu przetwarzania tym wiekszego im dluzszy jest czas przelaczania tych kluczy w ukladzie przetwornika.Celem wynalazku jest opracowanie nowego spo¬ sobu i ukladu sterowania cyrkulacyjnym prze¬ twornikiem analogowp-cyfrowym nie posiadajace¬ go podanej wyzej waidy.. Cel ten osiagnieto przez przejscie z pracy dwu- taktowej w cyklach formowania kazdego bitu wy¬ niku, za wyjatkiem bitu znaku, do pracy cztero- taktowej poprzez wprowadzenie dwc^ch taktów po¬ mocniczych bedacych stanami jednoczesnego roz¬ warcia klucza sprzegajacego i klucza przelado¬ wujacego przed kazdym zalaczeniem sie klucza sprzegajacego oraz kazdym zalaczeniem klucza przeladowujacego. Zbudowano tez uklad sterowa¬ nia cyrfeulacyjnym przetwornikiem analogowo- cyfirowyim.T SpiosóB wedlug wynalazku zostanie wyjasniony w oparciu o Uklad cyrkulacyjnego przetwornika analogowo-cyfrowego, na którym fig. 1 przedsta¬ wia" schemat ideowy cyrkulacyjnego przetwornika ahalogowo^cyfrowego, fig. 2 — schemat blokowy ukladu sterowania przetwornikiem a fig. 3 schemat ideowy jednej z realizacji ukladu sterowania. iW pierwszym cyklu cyrkulacyjnego przetwarza¬ nia anadogowo-cyfrowego mierzone napiecie Ux poprziz zalaczony klucz wejsciowy SI podawane jest do kondensatora wejsciowego Cl i wejscia 729 4 wtórnika WOl. Praca klucza wejsciowego SI ste¬ ruje uklad logiczny typu NAiNDdoktórego jednego wejscia dochodzi sygnal z wyjscia pierwszego undwiibratoira Wl generaltora czterotatótowego G, 5 zas do drugiego sygnal z przerzutnlika P3 zespolu przerzutników ZP. W ten sposób wartosc napiecia mierzonego Ux jest zapamietana na kandensatorze wejsciowym Cl i poprzez wtórnik JtfOl podana do klucza przeladowujacego S3 i komparatora K. io Jezeli napiecie rnderzone Ux jest wieksze od zera to w rejestrze przesuwnym RP pouczonym do wyjscia komparatora K zostaje zapisany pierwszy bit wyniku, to znaczy bit znaku a0 = 1, a gdy napiecie mierzone Ux jest mniejsze od zera to 15 zostaje zapisany bit znafl&i a0 = 0v Jednoczesnie do drugiego wejscia rejestru RP jset doprowadzony sygnal z wyjscia drugiego uriawLbratora W2 gene¬ ratora czterotaktowego G.W nastepnych cyklach przetwarzania, to znaczy *° w czasie formowania kazdego nastepnego bitu wyniku, klucz wejsciowy SI jest rozlajczony.W czasie kazdego takiego cyklu kolejno zalaczany jest klucz przeladowujacy S3, który jest sterowany z wyjscia trzeciego uniwibratora W3 generatora 25 czterotaktowego G. W ten sposób napdeclie z wyjs¬ cia wtórnika WOl podaje sie na wejscie wzmac¬ niacza WÓ2 i jedna koncówke kondensatora for¬ mujacego C2. Druga koncówka tego kondensatora jest laczona poprzez przelacznik S4 ze zródlem 80 napiecia + ^5- Opozycja a przelacznika S4) gdy po¬ przedni bit wyniku ^ jest równy 1 lub z masa ukladu (pozycja b) gdy ten znak jest równy 0.Przelacznik S4 jest sterowany z wyjscia ukladu logicznego typu NAHD, którego dwa wejscia po¬ laczone sa z wyijsciami ukladów typu NANB, przy czym wejscie kazdego z nich sterowane jest od- powiedmio z wyjsc przerzuitaiika P2 zespolu prze- rzutników ZP oraz z rejestru RP, z którego po¬ bierana jest wartosc ostatniego bitu wyniku. Tak wiec przelacznik S4 ustawi potencjal drugiej kon¬ cówki kondensatora formujacego C2 na wartosc +, 5^- lub 0. Nastejpnie rozlacza sie klucz przela¬ dowujacy S3 i wystepuje stan jednoczesnego roz- 49 laczenia klucza sprzegajacego S2 i klucza przelado¬ wujacego S3.Klucz sprzegajacy S2 sterowany jest z wyjscia ukladu logicznego typu NANlD, do którego jednego wejscia dochodzi sygnal z wyjscia pierwszego uni- M wibratora Wl generatora czterotaktowego G zas do drugiego sygnal z przerzutnika P3 zespolu prze¬ rzutników ZP. fe W dalszym ciagu przetwarzania zalacza sie klucz sprzegajacy S2, który laczy wyjscie wzmacniacza w WG2 z kondensatorem wejsciowym Cl i wejsciem wtórnika WOl, jednoczesnie zas przelacza sie prze* lacznik S4 powodujac dodanie sie do napiecia na kondensatorze formujacym C2 skoku napiecia + 52L lub — ^p~ odpowiednio do wczesniej poda- 60 nego wzoru.Komparator K analizuje znak tak zsumowanego na kondensatorze wejsciowym Cl napiecia a jego stan zostaje zapisany w rejestrze RP, jako kolejny bit wyniku, w chwili zalaczania klucza przelado. w wujacego S3 i nastepnie przelacznik S4 zostajeUÓ9t29 6 ustawiony odpowiednio do tego bitu wyiniku. Na¬ stepnie jednoczesnie rozlacza sie klucz sprzegajacy S2 i kLuicz przeladowujacy 'S3 po czyim zalacza klucz przeladowujacy S3, kjtó-ry na poczatku na¬ stepnego cyklu przetwarzania przekazuje nowa 5 wartosc napiecia z kondensatora wejsciowego Cl poprzez wtórniK WOl do kondensatora formuja¬ cego C2 i wejscia wzmacniacza W02.Prawidlowa prace przetwornika zabezpiecza uklad sterowania wedlug wynalazku. Zapewnia cen 10 jednoczesne laczenie klucza sprzegajacego S2 i klu¬ cza przeladowujacego S3 przed zamaczeniem klucza sprzegajacego S2 i przelaczeniem przelacznika S4 oraz przed zalaczeniem klucza przeladowujacego ""' S3. Uklad sterowania zbudowany jest z ukladu 15 konczacego UK, na wejscie którego podaje' sie sygnal zapoczatkowujacy przetwarzanie. Jedno wyjscie ukladu konczacego UK polaczone jest po¬ przez generator czterotaktowy G z zespolem pnze- rzutniików ZP a drugie bezposrednio z zespolem 20 przerzutników ZP, przy czym zespól przerzutni- -»- kowy ZP jest polaczony zwrotnie z ukladem kon¬ czacym UK przetwarzanie.Generator czterotakitowy G zbuidawiany jest z czterech uniwibratorów Wl, W2, W3 i W4 po- 25 laczonych szeregowo w petle i wyzwalanych prze- rzutnikiem PI z ukladu konczacego UK. Ten czterotaktowy generator G steruje praca prze¬ rzutników P2 i P3 zespolu przerzutniików ZP, przy czym jeden przerzutnik P2 wyznacza chwile prze- 30 laczanda przelacznika S4 a drugi przerizutnik P3 rozdziela cykl próbkowania napiecia mierzonego Ux od cykli przetwarzania jego na wartosc binar¬ na. Uklad konczacy UK przetwarzanie zbudowany jest z szeregowo polaczonego licznika L, dekodera M D i przerzutnika PI, przy czym licznik L stero¬ wany jest z generatora czterotakltowego G i ze¬ spolu przerzutników ZP. Uniwibratory Wl i W3 wyznaczaja chwile czasowe zalaczania odpowied¬ nio klucza sprzegajacego S2 i klucza przelado- 40 wujacego S3, zas uniwibratory W2 i W4 wyzna¬ czaja czas jednoczesnego rozlaczania tych kluczy.Opisany sposób sterowania cyrkulacyjnym prze¬ twornikiem analogowo-cyfirowym jak równiez uklad sterowania tym przetwornikiem umozliwil 45 praktyczna realizacje cyrkulacyjnego przetwornika analogowo-cyfrowego pozbawionego bledów prze¬ twarzania wynikajacych ze skonczonej szybkosci przelaczania kluczy. Przetwornik ten osiaga wy¬ magana dokladnosc i szybkosc konwersji (rzedu 10 ps na 1 bit) przy niezbyt rozbudowanym ukla¬ dnie elektronicznym.Zastrzezenia patentowe 1. Sposób sterowania cyrkulacyjmym przetworni¬ kiem an.alogoiwo-cyfrowym w czasie formowania kazdego bitu wymiiku za wyjatkiem bitu znaku, w którym kolejno - rozlacza sie klucz przeladowu¬ jacy przekazujacy napiecie z kondensatora wejscio¬ wego poprzez wtórnik do kondensatora formuja¬ cego i wejscia wzmacniacza, zalacza sie klucz sprzegajacy laczacy wyjscie wzmacniacza z kon¬ densatorem wejsciowym oraz przelacza przelacznik laczacy druga koncówke kondensatora formujacego ze zródlem napiecia o wartosci równej polowie napiecia odniesienia lub z masa ukladu odpowied¬ nio do wartosci kolejnego bitu wyniku^ rozlacza sie klutz sprzegajacy i nastepnie zalacza sie klucz przeladowujacy, przy czym w chwili zalaczenia klucza przeladowujacego okresla sie wartosc ko¬ lejnego bitu wyniku stanem komparatora pola¬ czonego swoim wejsciem z wyjsciem wtórnika znamienny tym, ze przed zalaczeniem klucza sprze¬ gajacego (S2) i przelaczeniem przelacznika (S4) jednoczesnie rozlacza sie klucz przeladowujacy (S3) i klucz sprzegajacy (S2), a przed zalaczeniem klucza przeladowujacego (S3) jednoczesnie rozlacza sie klucz sprzegajacy (S2) i klucz przeladowujacy (S3). 2. Uklad sterowania cyrkulacyjnym przetworni¬ kiem analogowo-cyfroiwym, znamienny tym, ze zbudowany jest z ukladu konczacego (UK), którego wejscie (WE) jest wejsciem sygnalu zapoczatko¬ wujacego przetwarzanie, jedno jego wyjscie po¬ laczone jst poprzez generator czterotaktowy (G) z zespolem przerzutndkóiw (ZP) a drugie bezpo¬ srednio z zespolem przerzutników (ZP), przy czym zespól przerzutników (ZP) jest polaczony zwrotnie z ukladem konczacym (UK), a wyjscie (WY) ze¬ spolu przerzutników (ZP) jest wyjsciem ukladu sterowania. 3. Uklad wedlug zastrz. 2, znamienny tym, ze uklad konczacy (UK) zbudowany jest z szeregowo polaczonych licznika (L), dekodera (D) i przerzut¬ nika (PI)- 4. Uklad wedlug zastrz. 2, znamienny tym, ze uklad konczacy (UK) zbudowany jest z szeregowo polaczonego licznika pierscieniowego i przerzut¬ nika.109 729 wt =Ft S2 Uxo- jc/~\ woT^- ii ,,-jfjF ?? C2 Ftg.f uFI n T#l Q'I ff lV2 ^ RP WE _n_ H/7 swjer PI m P2 ZP UK Fig.2 W3 _ PS R 6- -*. W m X\ D t f l i i t fiy.5 LZGiaf. Z-d Nr 2 — 1^93/80 130 egz. A4 Cena 45 zl PL