SU1332531A1 - Преобразователь сигналов датчиков переменного тока - Google Patents
Преобразователь сигналов датчиков переменного тока Download PDFInfo
- Publication number
- SU1332531A1 SU1332531A1 SU864050348A SU4050348A SU1332531A1 SU 1332531 A1 SU1332531 A1 SU 1332531A1 SU 864050348 A SU864050348 A SU 864050348A SU 4050348 A SU4050348 A SU 4050348A SU 1332531 A1 SU1332531 A1 SU 1332531A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- elements
- trigger
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к автоматике и измерительной технике и может быть использовано в автоматизированных информационно-измерительных системах с преобразованием сигналов в цифровой код. Цель изобретени - расширение области применени за счет /Ь/д i Л
Description
увеличени диапазона частот преобразуемых сигналов. Преобразователь сигналов датчиков переменного тока содержит датчик 1, коммутатор 2, два выпр мител ЗиЛ, два интегратора 5 и 6, два кхтча 7 и 8, аналого-цифровой преобразователь 9, цифроаналого- вый преобразователь 10, запоминающий регистр II, две группы 12 и 13 элементов И, группу 14 элементов ИЛИ, источник 15 напр жени переменного тока и блок 16 управлени , выполнен- ньш на усилителе-ограничителе, реверсивном счетчике,двух инверторах,трех
1
Изобретение относитс к автойати- ке и измерительной технике и может быть использовано в автоматизированных информационно-измерительных системах с преобразованием сигналов в цифровой код.
Цель изобретени - расширение облает применени за счет увеличени диапазона частот преобразуемых сигналов .
На фиг.1 представлена функциональна схема предлагаемого преобразовател ; на фиг.2 - функциональна схема блока управлени .
Преобразователь сигналов датчиков переменного тока (фиг.1) содержит датчик 1, коммутатор 2, два выпр мител 3 и 4, два интегратора 5 и 6, два ключа 7 и 8, аналого-цифровой преобразователь 9 (АЦП), цифроанало- говый преобразователь 10 (ЦАП), регистр 11, две группы 12 и 13 элементов И, группу 14 элементов ИЛИ, источник 15 напр жени переменного тока и блок 16 управлени (фиг.2),вы- полненньш на усилителе-ограничителе 17, реверсивном счетчике 18, двух инверторах 19 и 20, трех элементах И 21 - 23, п ти триггерах 24-28, компараторе 29, счетчике 30, двух дешифраторах 31 и 32, группе 33 элемен гпп ЯПИ, генераторе 34 импульсов, диух дифференцирующих цеп х 35 и 36, Д1зух элементах ИПИ 37 и 38 и делителе- 39 напр жени .
элементах И, п ти триггерах, компараторе , счетчике, двух дешифраторах, группе элементов ИЛИ, генераторе импульсов , двух дифференцирующих цеп х , двух элементах ИЛИ и делителе напр жени . Введение в блок управлени определенного порога сравнени компаратора, независ щего от частоты преобразуемого сигнала, а также изменение структуры и алгоритма работы блока управлени позвол ет увеличить диапазон частот преобразуемых сигналов с сохранением точности преобразовани . 2 ил.
5
0 6
5
Преобразователь сигналов датчиков переменного тока работает следующим образом.
Преобразователь содержит два измерительных канала: сигнальньй и опорный . Сигнальнъш канал включает коммутатор 2, выпр митель 3, ключ 7 и интегратор 5, а опорный канал - выпр митель 4,ключ 8, интегратор 6 и циф- роаналоговый преобразователь 10.
В сигнальном канале происходит выпр мление и интегрирование поочередно сигнала с выхода датчика 1 и напр жени , питающего датчик, с выхода Сигнального канала вьтр мленный сигнал подаетс на измерительный вход АЦП 9. В опорном канале происходит выпр мление, интегрирование напр жени переменного тока, питающего датчик , а также автоматическа регулировка коэффициента передачи канала подачей двоичного кода на цифровые входы ЦАП 10. Выход опорного канала подалючен к опорному входу АЦП 9.
Преобразование сигнала осуществл етс в два цикла. В первом цикле оп-, редел етс величина отношени коэф- фшдиентов передачи сигнального и опорного каналов. Во втором цикле определ етс велич1ша отношени сигнала с выхода датчика к напр жению питани датчика с учетом величины отношени коэффициентов передачи сигнального и опорного каналов, полученной в первом цикле.
Сигнал с выхода усилител -ограни- -чител 17 устанавливает триггер 25 в состо ние l и следующим перепадом через элемент И 21 устанавливает в 1 триггер 26. Сигнал с последнего открывает ключи 7 и 8 и выпр мленные сигналы сигнального и опорного каналов поступают на входы интеграторов 5 и 6 соответственно. При этом сигна- лом с триггера 27 коммутатор 2 подключает на вход выпр мител сигнального канала напр жение с источника 15 напр жени переменного тока, в опор- ном канале через вторую группу 13 элементов И и группу 14 элементов ИЛИ устанавливаетс коэффициент передачи ЦАП 10, равный единице, а реверсивный счетчик 18 устанавливаетс в режим суммировани .
При достижении на выходе интегратора 5 напр жени , равного --- (U, максимальное значение шкалы преобразовани ) и задаваемого делителем 39 напр жени , на выходе компаратора 29 формируетс потенциал, соответствующий 1, который воздействует на информационный вход триггера 24.
Одновременно с поступлением сигна- лов на входы интеграторов 5 и 6 импульсы с выхода усилител -ограничител I7 подаютс на тактовый вход реверсивного счетчика 18. Сигналы выходов счетчика 18 подаютс на входы дешифратора 32, который дешифрирует числа, кратные 2 , где m 0,1,2... Сигналы с выхода дешифратора 32 через элементы 33 и 38 и дифференцирующую цепь 35 поступают на тактовый вход триггера 24. При наличии 1 на информационном входе триггера 24 он устанавливаетс в состо ние I.
Таким образом, триггер 24 срабатывает при наличии на выходе интегра-
тора 5 напр жени , равного---, и наличии в счетчике 18 числа, кратного 2 . Сигнал с выхода триггера 24 через схему ИЛИ 37 устанавливает триг- геры 25 и 26 в состо ние О, а триггер 28 - в состо ние 1. При этом прекращаетс подачи импульсов с усилител -ограничител 17 на вход счетчика 18, размыкаютс ключи 7 и 8, пе- ревод интеграторы 5 и 6 в режим хранени , и переводитс в режим счета счетчик 30, на тактовый вход которого подаютс импульсы с генератора 34
0 5 0
5
0 5 0
5
0 5
импульсов. С выхода счетчика 30 сигналы подаютс на дешифратор 31, кото- рьй последовательно формирует управл ющие импульсы. С третьего выхода дешифратора осуществл етс запуск. АПП 9, с четвертого выхода - восстановление интеграторов, с первого выхода сигнал через элемент И 27 устанавливает триггер 27 в состо ние 1, при этом через коммутатор 2 на вход выпр мител 3 сигнального канала подаетс напр жение с выхода датчика I, с второго выхода дешифратора триггеры 24 и 28 устанавливаютс в исходное нулевое состо ние.
На этом первый цикл преобразовани заканчиваетс . В результате преобразовани получаетс код отношени ;
UnxT к
г,
Un«T-K, K,.K,
где К - коэффициент передачи сигнального тракта;
К - коэффициент передачи опорного тракта до ЦАП 10; К - коэффициент передачи ЦАП 10; К - коэффициент передачи ЦАП в
составе АЦП;
Upj, - напр жение источника, питающего датчик.
Полученный код из АЦП 9 записываетс в регистр II. Во втором цикле на вход сигнального канала через коммутатор 2 подаетс сигнал с выхода датчика , сигналом с инвертора 20 на вход ЦАП 10 подаетс код с регистра II через группу 12 элементов И и группу 14 элементов ИЛИ, а счетчик 18 переводитс в режим вычитани .
При установке триггера 26 в состо ние 1 открываютс ключи 7 и 8, а на счетчик 18 поступают импульсы с усилител -ограничител 17 через элемент И 21. Интегрирование в сигнальном и опорном каналах производитс до тех пор, пока не об- нулитс счетчик 18. При этом с выхода дешифратора 32 через дифференцирующую цепь 36 и элемент ИЛИ 37 устанавливаетс в 1 триггер 28 н устанавливаютс в О триггеры 25 и 26. Сигнал с выхода триггера 28 устанавливает счетчик 30 в режим счета. Дешифратором 31 формируютс управл ющие сигналы запуска АЦП 9, восстановлени интеграторов 5 и 6 и сигналы, устанавливающие триггеры 24 и 28 и (через инвертор 19 и элемент 23 И) 27 в
513325316
состо ние О. На этом второй циклформационному входу коммутатора, к
нреобразопапип заканчиваетс .входу второго В11тр мител и к первому входу блока управле}1и , первый
В Ч -зульгате преобразовани во вто- выход которого соединен с тактовым
ром цикле получаетс код отношени входом аналого-цифрового преобразоваУЭ К . тел , второй выход - с входом управ 2 и,-Kj К , К Ленин коммутатором и с вторыми входа У1 1 K.j. изми элементов И второй группы, третий
Ur,j,,-К.;-К, Кц К( йпит 10выход - с входами управлени первого
где Ug - напр жение с выхода датчика.и второго ключей, четвертый выход Таким образом, в результате преоб-с входами обнулени первого и второразовани получаем код, эквивалент-го интеграторов, п тый выход - с втоUgрыми входами элементов И первой групный отношеншо -г, который не завии ,15 пы, отличающийс тем,
Claims (1)
- СНГ от коэф4)ицие}м-ов передачи сиг- что, с целью расширени области при- иалыюго и опорного каналов. При этом менени за счет увеличени диапазона благодар формированию в схеме управ- частот преобразуемых сигналов, блок пени времени интегрировани , незна- управлени выполнен на усилителе-ог- чительно.измен ющегос при изменении 20 раничителе, реверсивном счетчике, частоты в широком диапазоне, абсолют- двух дешифраторах, п ти триггерах, ное значение величины сигнала на вьгхо- генераторе импульсов, счетчике, трех дё интеграторов опорного и сигнального элементах И, двух дифференцирующих каналов измен етс также незначительно. цеп х, двух элементах ИЛИ, второй Следоиательно,изменение частоты поеоб-25 группе элементов ИЛИ, двух инверто- разуемьгх сигналов в широком диапазоне рах, делителе напр жени и компарато- лс нли етна точность преобразовани . ре, первый вход которого соединен с Формула изобретени выходом первого интегратора, второйПреобразователь сигналов датчиков вход компаратора соединен с выходом переменного тока, содержащий блок уп- 30 делител напр жени , вход которого равлеии , последовательно соединенные подключен к входной шине опорного на- датчик, коммутатор, первый выпр ми- пр жени , выход компаратора соединен тель, первый кточ и первый интегра- с информационным входом первого триг- тор, выход которого соединен с изме- гера, выход которого подключен к пер- рительным входом аналого-цифрового 35 входам первых элементов ИЛИ и И преобразовател , последовательно сое- и через нервый инвертор к первому диненпые второй выпр митель, второй входу второго элемента И, вторые вхо- ключ и второй интегратор, вькод кото- ды первого и второго элементов И рого подключен к опорному входу циф- объединены и подключены к первому вы- роаналогового преобразовател , выход 40 оду первого дешифратора, а их выхо- которого соединен с опорным входом ДЫ соответственно соединены с входами аналого-цифрового преобразовател , установки в 1 ив О второго триг- выходы которого подключены к соот- гера, выход которого соединен с вхо- ветствующим входам регистра и вл ют- дом управлени режимом счета ревер- с выходной шиной, выходы регистра 45 сивного счетчика, с входом второго соединены с соответствующими первыми инвертора и вл етс вторым выходом входами элементов И первой группы, блока, вход усилител -ограничител выходы которых соединены с соответ- вл етс первым входом блока, а вы- ствующими первыми входами элемен- ход соединен с тактовыми входами тре- тон lillH первой группы, выходы которых gg тьего триггера и с первым входом тре- нодключены к соответствующим цифровым тьего элемента И, выход которого под- входпм цифроаиплогового преобразова- ключен к тактовому входу четвертого /ег; , а вторг е входы соединены с со- триггера, выход которого вл етс отистотпующпми выходами элементов И третьим выходом блока, тактовый вход iTopoH групп,;, первые входы которых gg реверсивного счетчика соединен с вы- оОъединены и подключены к шине пита- ходом третьего элемента И, а выходы , ц-сточиш-; напр жени переменно- соответственно подключены к входам го токэ, которого подключен к второго дешифратора, первый выход ко- пходу nHTaiuiH датчика, к второму ин- торого через первую дифференцирующую713цепь соединен с вторым входом первого элемента ИЛИ, вторые выходы второго дешифратора соединены через вторую группу элементов ИЛИ с соответствующими входами второго элемента ИЛИ, выход которого через вторую дифференцирующую цепь соединен с тактовым входом первого триггера, вход установки в О которого объеди- иен с одноименным входом п того триггера и подключен к второму выходу первого дешифратора, третий и четвер- тый выходы которого вл ютс соответственно первым и четвертым выходами блока, а входы соответственно соединены с выходами счетчика, тактовый вход которого подключен к выходу генератора импульсов, а вход разрешени счета - к выходу п того триггера, тактовый вход которого объединен с вхо- даьш установки в О третьего и четвертого триггеров и подключен к выходу первого элемента ИЛИ, выход третьего триггера соединен с вторым входом третьего элемента И,выход второго инвертора вл етс п тым выходом блока.9т9л.5Редактор И.ШуллаФиг..Составитель Н.КапитановТехред Л.Сердюкова Корректор Л.ПилипенкоЗаказ 3848/55 Тираж 901ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864050348A SU1332531A1 (ru) | 1986-04-08 | 1986-04-08 | Преобразователь сигналов датчиков переменного тока |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864050348A SU1332531A1 (ru) | 1986-04-08 | 1986-04-08 | Преобразователь сигналов датчиков переменного тока |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1332531A1 true SU1332531A1 (ru) | 1987-08-23 |
Family
ID=21231341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864050348A SU1332531A1 (ru) | 1986-04-08 | 1986-04-08 | Преобразователь сигналов датчиков переменного тока |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1332531A1 (ru) |
-
1986
- 1986-04-08 SU SU864050348A patent/SU1332531A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 756629, кл. Н 03 М I/06, 1984. Авторское свидетельство СССР № И82671, кл. Н 03 М 1/06, 1985. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3737893A (en) | Bipolar conversion analog-to-digital converter | |
JPS5623026A (en) | Analog-digital conversion unit | |
SU1332531A1 (ru) | Преобразователь сигналов датчиков переменного тока | |
US4319226A (en) | Signal converter utilizing two clock signals | |
SU1314457A1 (ru) | Интегрирующий аналого-цифровой преобразователь | |
SU828401A1 (ru) | След щий аналого-цифровой преобразова-ТЕль | |
SU746666A1 (ru) | Адаптивный коммутатор системы телеизмерений | |
SU905999A1 (ru) | Аналого-цифровой преобразователь | |
SU972654A1 (ru) | Мультиплицированна измерительна система | |
SU1229721A1 (ru) | Устройство управлени | |
SU1711198A1 (ru) | Степенной преобразователь | |
SU836794A1 (ru) | Аналого-цифровой преобразователь | |
SU964478A2 (ru) | Многоканальное устройство дл измерени температуры | |
SU945979A1 (ru) | Аналого-цифровой преобразователь напр жени в код | |
SU1095194A1 (ru) | Аналого-дискретный сумматор | |
RU2062549C1 (ru) | Аналого-цифровой преобразователь | |
SU1312391A1 (ru) | Многоканальное устройство дл регистрации и индикации мгновенных значений сигналов | |
SU1240317A1 (ru) | Преобразователь перемещени в код | |
SU991602A1 (ru) | След щий аналого-цифровой преобразователь | |
RU1800616C (ru) | Аналого-цифровой преобразователь | |
SU900438A2 (ru) | След щий аналого-цифровой преобразователь | |
SU752792A1 (ru) | Преобразователь "аналог-код | |
SU660242A1 (ru) | Аналого-цифровой преобразователь | |
SU1249698A1 (ru) | Преобразователь угла поворота вала | |
SU365829A1 (ru) | Преобразователь напряжения в код |