PL106265B1 - Sposob wytwarzania caloszklanych epitaksjalnych diod zenera - Google Patents

Sposob wytwarzania caloszklanych epitaksjalnych diod zenera Download PDF

Info

Publication number
PL106265B1
PL106265B1 PL19366376A PL19366376A PL106265B1 PL 106265 B1 PL106265 B1 PL 106265B1 PL 19366376 A PL19366376 A PL 19366376A PL 19366376 A PL19366376 A PL 19366376A PL 106265 B1 PL106265 B1 PL 106265B1
Authority
PL
Poland
Prior art keywords
epitaxial
glass
zener
layer
making
Prior art date
Application number
PL19366376A
Other languages
English (en)
Other versions
PL193663A1 (pl
Inventor
Jerzy Klamka
Jan Redlich
Original Assignee
Inst Tech Elektronowej
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inst Tech Elektronowej filed Critical Inst Tech Elektronowej
Priority to PL19366376A priority Critical patent/PL106265B1/pl
Publication of PL193663A1 publication Critical patent/PL193663A1/pl
Publication of PL106265B1 publication Critical patent/PL106265B1/pl

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

Przedmiotem wynalazku jest sposób wytwarza¬ nia caloszklanych epitaksjalnych diod Zenera za¬ równo na zakres nisko jak i wysokonapieciowy.
Znany i stosowany dotychczas sposób wytwarza¬ nia epitaksjalnych diod Zenera wykorzystuje tech¬ nike selektywnej epitaksji. W wyniku takiego pro-' wadzenia procesu tworzone sa wyspy pólprzewod¬ nika w postaci grzybka, które wyrastaja w nie- zamaskowanych tlenkiem obszarach plytki pól¬ przewodnikowej o przeciwnym typie przewodnic¬ twa. W takiego rodzaju strukturze duza trudnosc stanowi wykonanie kontaktu omowego na po¬ wierzchni „grzybków". Ponadto taka geometria struktur ma ograniczona wytrzymalosc mechanicz¬ na i latwo ja uszkodzic podczas automatycznego montazu w caloszklanej obudowie diody.
Celem Wynalazku jest wyeliminowanie przyto¬ czonych ujemnych cech stosowanego sposobu pro¬ dukcji przy zachowaniu zalet, które daje stosowa¬ nie techniki epitaksji, a mianowicie latwosc wy¬ konania skokowego zlacza p-n i otrzymanie diod Zenera na pelny zakres napiec. / Cel ten zostal osiagniety przez zastosowanie spo¬ sobu wedlug wynalazku. Zlacze p-n wykonuje sie przez osadzenie technika epitaksjalna na silnie domieszkowanym, monokrystalicznym podlozu z krzemu cienkiej warstwy krzemowej przeciwnego typu. Na warstwie epitaksjalnej wytwarza sie wys¬ py kontaktów omowych, a nastepnie wytrawia sie wokól nich mesy, zawierajace zlacze p-n, o po- JO 2 wierzchni wierzcholka wiekszej od powierzchni kontaktowej wyspy znajdujacej sie na jego srod¬ ku. Wytrawiona powierzchnie mesy jak równiez obrzeze wyspy kontaktowej pokrywa sie warstwa izolacyjna. Na srodek kontaktów omowych na¬ nosi sie metalowy kontakt sferyczny umozliwiaja¬ cy dobre polaczenie elektryczne i mechaniczne mesy z elektroda w caloszklanej obudowie dio¬ dy.
Sposób wykonania diody Zenera wedlug wyna¬ lazku zostal blizej objasniony na przykladzie wy¬ konania w przedstawionym rysunku, gdzie fig. 1 — pokazuje przekrój struktury pólprzewodniko¬ wej diody Zenera, a fig. 2 — diode Zenera w obu¬ dowie caloszklanej.
Zlacze p-n tworzone jest technika epitaksjalna.
Na monokrystalicznym podlozu krzemowym silnie domieszkowym typu n+ (rzedu tysiecznym omp- ''centymetra) tworzy sie cienka warstwe krzemu ty¬ pu p+ (lub odwrotnie) 1. Dobór rezystywnosci obu obszarów pólprzewodnika uzalezniony jest od na¬ piecia Zenera. Wystarczajaca grubosc tej warstwy, podyktowana technologia kontaktu wynosi ok. 3^m._ W dalszej kolejnosci, na calej wytworzonej war¬ stwie epitaksjalnej nanosi sie warstwy metalu (np.
Ti-Au) tworzacych kontakt metal-pó^przewodnik.
Stosujac nastepnie proces fotolitograficzny i tra¬ wienia niepotrzebnych obszarów metali wytwarza sie na powierzchni plytki wysepki kontaktowe 2, 106 265106 265 3 które po wygrzaniu stanowia niskoomowy kontakt 2 warstwa epitaksjalna.
Dalej, podloze warstwy jest scienione za pomoca szlifowania, do koncowego wymiaru, a po oczysz¬ czeniu powierzchni wytwarza sie na niej kontakt bazy 3. W tym celu naparowywana jest warstwa zlota, która po wgrzaniu do krzemu tworzy z plyt¬ ka dobry kontakt omowy.
W dalszym cyklu postepowania nastepuje wy¬ trawienie obszarów wokól metalowych wysp i w efekcie uzyskuje sie ksztalt struktur zlaczowych w postaci mesy. Aby zapobiec wytrawieniu mes maskuje sie je na ozas trawienia np. emulsja foto¬ litograficzna.
W celu zapewnienia stabilr/ej charakterystyki i uzyskania minimalnego odpadu podczas montazu diody obszar wokól zlacz jest pokrywany warstwa tlenków 4. Warstwa ta pokrywa równiez obrzeze wyspy kontaktowej na wierzcholku mesy. Nastep¬ nie na odkryta powierzchnie warstwy kontakto¬ wej nanosi sie kontakt sferyczny 5, który tworzy dosc wysoka czasze wystajaca ponad izolacyjna warstwe.
Po pocieciu plytki zawierajacej 2—3 tysiace stru¬ ktur, indywidualne struktury sa montowane zna¬ nym sposobem w obudowie caloszklanej.
Sposób wedlug wynalazku umozliwia masowa produkcje caloszklanych diod Zenera na pelny za¬ kres napiec. Szczególnie jest on przydatny do wy¬ twarzania niskonapieciowych diod Zenera w obu¬ dowie caloszklanej. W tym bowiem zakresie nie mozna uzyc innego rodzaju struktur zlaczowych, badz ze wzgledów konstrukcyjnych, badz ich wla¬ sciwosci elektrycznych.

Claims (1)

1. Zastrzezenie patentowe, Sposób wytwarzania caloszklanych epitaksjal¬ nych diod Zenera, znamienny tym, ze zlacze p-n wykonuje sie przez osadzenie technika epitaksjal¬ na na silnie domieszkowanym, monokrystalicz- nym podlozu z krzemu cienkiej warstwy krzemu przeciwnego typu, na warstawie epitaksjalnej wytwarza sie wyspy kontaktów omowych, wokól których wytrawia sie mesy, zawierajace zlacze p- -n, o powierzchni wierzcholka wiekszej od powie¬ rzchni kontaktu, znajdujacego sie na srodku wie¬ rzcholka, na powierzchni mesy oraz na obrzezach kontaków omowych naklada sie warstwe izolacyj¬ na, a nastepnie na osrodkach kontaktów omowych nanosi sie kontakty sferyczne. mmmmiNim w//'//////////! Fij 2 PZGraf. Koszalin D-1584 ifo egz. A-4 Ceaa 45 z*
PL19366376A 1976-11-12 1976-11-12 Sposob wytwarzania caloszklanych epitaksjalnych diod zenera PL106265B1 (pl)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL19366376A PL106265B1 (pl) 1976-11-12 1976-11-12 Sposob wytwarzania caloszklanych epitaksjalnych diod zenera

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL19366376A PL106265B1 (pl) 1976-11-12 1976-11-12 Sposob wytwarzania caloszklanych epitaksjalnych diod zenera

Publications (2)

Publication Number Publication Date
PL193663A1 PL193663A1 (pl) 1978-05-22
PL106265B1 true PL106265B1 (pl) 1979-12-31

Family

ID=19979347

Family Applications (1)

Application Number Title Priority Date Filing Date
PL19366376A PL106265B1 (pl) 1976-11-12 1976-11-12 Sposob wytwarzania caloszklanych epitaksjalnych diod zenera

Country Status (1)

Country Link
PL (1) PL106265B1 (pl)

Also Published As

Publication number Publication date
PL193663A1 (pl) 1978-05-22

Similar Documents

Publication Publication Date Title
US3350775A (en) Process of making solar cells or the like
US3865649A (en) Fabrication of MOS devices and complementary bipolar transistor devices in a monolithic substrate
US3801390A (en) Preparation of high resolution shadow masks
CA1068011A (en) Process for fabricating devices having dielectric isolation utilizing anodic treatment and selective oxidation
JPS6413739A (en) Manufacture of order-made integrated circuit
JPS54157092A (en) Semiconductor integrated circuit device
EP0583877A1 (en) Improved semiconductor bond pad structure and method
GB1589938A (en) Semiconductor devices and their manufacture
US3616348A (en) Process for isolating semiconductor elements
KR980011717A (ko) 마스크(Mask)의 구조 및 제조방법
US4401840A (en) Semicrystalline solar cell
PL106265B1 (pl) Sposob wytwarzania caloszklanych epitaksjalnych diod zenera
US3436279A (en) Process of making a transistor with an inverted structure
JPH065736B2 (ja) ショットキー・ダイオード
US4544941A (en) Semiconductor device having multiple conductive layers and the method of manufacturing the semiconductor device
JPS59161060A (ja) 半導体デバイスの製造方法
US3813761A (en) Semiconductor devices
US4320571A (en) Stencil mask process for high power, high speed controlled rectifiers
EP0290305A1 (en) CMOS integrated circuit having a top-side substrate contact and method for making same
US6034435A (en) Metal contact structure in semiconductor device
US3514848A (en) Method of making a semiconductor device with protective glass sealing
JPH05315629A (ja) 太陽電池の製造方法
KR960015794A (ko) 반도체소자 제조방법
JPH01302748A (ja) 半導体装置の製造方法
US3490963A (en) Production of planar semiconductor devices by masking and diffusion

Legal Events

Date Code Title Description
LAPS Decisions on the lapse of the protection rights

Effective date: 20080514