NO833020L - Digital dpcm-koder med hoey behandlingshastighet. - Google Patents
Digital dpcm-koder med hoey behandlingshastighet.Info
- Publication number
- NO833020L NO833020L NO833020A NO833020A NO833020L NO 833020 L NO833020 L NO 833020L NO 833020 A NO833020 A NO 833020A NO 833020 A NO833020 A NO 833020A NO 833020 L NO833020 L NO 833020L
- Authority
- NO
- Norway
- Prior art keywords
- term
- quantization
- dpcm
- output
- input
- Prior art date
Links
- 238000013139 quantization Methods 0.000 claims description 33
- 238000004364 calculation method Methods 0.000 claims description 12
- 230000000295 complement effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3044—Conversion to or from differential modulation with several bits only, i.e. the difference between successive samples being coded by more than one bit, e.g. differential pulse code modulation [DPCM]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Analogue/Digital Conversion (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
Digital DPCM-koder med høy behandlingshastighet
Oppfinnelsen angår en digital DPCM-koder som har høy behandlingshastighet og omfatter et kvantiseringsledd ved hvis utgang der avgis kvantiserte DPCM-signaler, en regnesløyfe som tjener til å bestemme estimert verdi og inneholder et addisjonsledd og et multiplikasjonsledd hvor der skjer multiplikasjon med en forutsigelsesfaktor,.samt et subtraksjonsledd som er innskutt foran inngangen til kvant iseringsleddet, og hvis første og annen inngang får tilført henholdsvis et PCM-signal og estimeringsverdien.
På fig. 1 er der vist en kjent DPCM-koder som bestemmer DPCM-signalet i fire regneskritt. Dens funksjon vil senere bli forklart nærmere. Ved høye overføringshastigheter betinger den kjente oppbygning av DPCM-koderen ugunstig lange regnetider selv ved anvendelse av moderne koblingsteknikk.
Oppfinnelsens oppgave er å gi anvisning på en DPCM-koder som arbeider med et lite antall suksessive regneoperasjoner i tilbakekoblingssløyfen.
Med utgangspunkt i en DPCM-koder av den innledningsvis angitte art blir denne oppgave løst ved
at der er anordnet et kvantiseringsledd som likeledes er tilkoblet subtraksjonsleddets utgang, og som ved sin utgang avgir det med en forutsigelsesfaktor multipliserte kvantiserte DPCM-signal',
at utgangen fra annet kvantiseringsledd er forbundet med første inngang til addisjonsleddet, og
at addisjonsleddets utgang er ført til annen inngang til subtraksjonsleddet og første inngang til multiplikatoren, hvis utgang er ført til addisjonsleddets annen inngang.
DMPCM-koderen ifølge oppfinnelsen klarer seg med bare tre regneskritt. Den koblingstekniske påkostning i den forbindelse er bare uvesentlig større. Det behøves bare å tilføye et annet kvantiseringsledd.
Det er gunstig om der istedenfor to kvantiseringsledd er anordnet et eneste kvantiseringsledd med to utganger.
Ved anvendelse av integrert koblingskretsteknikk er det hensiktsmessig å realisere begge kvantiseringsleddene i felles-skap.
Av økonomiske grunner er det gunstig om der istedenfor første kvantiseringsledd er anordnet et annet multiplikasjonsledd som er tilkoblet annet kvantiseringsledds utgang, og der ved hjelp av annet multiplikasjonsledd skjer en multiplikasjon med den inverse verdi ^ av forutsigelsesfaktoren.
Ved denne versjon av koblingen blir første kvantiseringsledd erstattet ved at det kvantiserte DPCM-signal blir ut-regnet ved hjelp av et annet multiplikasjonsledd.
Det er hensiktsmessig om der som kvantiseringsledd benyttes et fritt adresserbart lager.
Som lager anvendes hensiktsmessig et ROM, PROM eller EPROM. Egnet er likeledes et RAM som de kvantiserte DPCM-verdier innføres i på forhånd. Kvantiseringen skjer på . særlig enkel måte. F.eks. ved et ROM opptrer det i subtraksjonsleddet utregnede DPCM-signal som adresse. Herved blir det kvantiserte DPCM-signal i alminnelighet utlest med et lite antall binærsifre. Kvantiseringen bevirkes således ved fast-leggelsen av data i det anvendte ROM.
Ytterligere gunstige utforminger av oppfinnelsesgjenstanden er angitt i de øvrige underkrav.
Et utførelseseksempel på oppfinnelsen vil bli belyst under henvisning til tegningen.
Fig. 1 viser en kjent DPCM-koder og
fig. 2 en DPCM-koder ifølge oppfinnelsen.
DPCM-koderen på fig. 1 inneholder et subtraksjonsledd 1 hvis inngang 1^utgjør koblingsanordningens inngang E. Utgangen 1^fra subtraksjonsleddet 1 er. forbundet med inngangen 2^til kvantiseringsleddet 2/ hvis utgang 2^danner DPCM-koderens utgang 0 hvor det kvantiserte DPCM-signal As^avgis. Utgangen fra kvantiseringsleddet 2 er forbundet.med en første inngang 3-^til et addisjonsledd. 3 hvis utgang 3^ er forbundet med første inngang 4^til et multiplikasjonsledd 4 hvis utgang 4^er forbundet med .annen inngang I2til subtraksjonsleddet og med annen inngang 2>^til addis jonsleddet 3. Multiplikasjons- leddets annen inngang 4_ får en konstant forutsigelsesfaktor A = 1 tilført. PCM-signalverdier s. tilføres koblingens inngang. Med indeksen V" karakteriseres den kronologiske rekke-følge av signalene.
DPCM-koderens funksjon består i utfra forutgående saraplingsverdier å utregne en estimert verdi s^. Utfra differansen mellom den opptredende PCM-signalverdi s. og estimeringsverdien s\ utregnes differansen As^ som først blir kvantisert og så overført. Denne kvantiserte DPCM-signalverdi er betegnet med As^ . Det kronologiske forløp av beregningen av en DPCM-signalverdi foregår i fire skritt:
1) inntil tidspunktet t^: beregning av As^= s^-ÉL ,
2) inntil tidspunktet t0: kvantisering av As.-> As. ,
3) inntil tidspunktet t,: addisjon av s.+As. ,
4) inntil tidspunktet t „ : multiplikasjon: A-(s.+As. )=s. , .
DPCM-koderen er vist rent skjematisk. Det ble antatt at koblingselementenes respektive utgangssignal opptrer på tids-punktene t^ - t^.. Dette kan man få til ved valg av egnede komponenter, men også ved hjelp av ekstra gangtidsledd eller egnede mellomlagre (bistabile kippledd).
Den DPCM-koder i henhold til oppfinnelsen som er vist på fig. 2, inneholder likeledes et subtaksjonsledd 1 hvis utgang 1^er forbundet med inngangen 2^til kvantiseringsleddet 2(hvis utgang 2^i sin tur utgjør DPCM-koderens utgang 0. Et annet kvantiseringsledd 5 er med sin inngang 5^likeledes koblet til subtraksjonsleddets utgang 1^. Utgangen 5^ fra annet kvantiseringsledd 5 er forbundet med første inngang 3^til addis jonsleddet 3, hvis utgang 3^ er forbundet med annen inngang 1^til subtraksjonsleddet 1.
Det signal som opptrer ved inngangen I2, blir subtrahert fra den PCM-signalverdi s^ som opptrer ved inngangen E. Via multiplikasjonsleddet 4 er utgangen 3^ fra addisjonsleddet 3 forbundet med dets annen inngang Ved noen løsninger er det nødvendig å etterkoble multiplikasjonsleddet 4 et gangtidsledd 6. Utfra de foregående betraktninger fås for beregning av estimert verdi:
Gjennomfører man veiningen med forutsigelsesfaktoren A separat for s\ og As^, kan noen regneoperasjoner -forløpe parallelt i DPCM-koderen. Dette blir oppnådd ved hjelp av annet kvantiseringsledd 5, ved hvis utgang det med forutsigelsesfaktoren A multip^ liserte kvantiserte DPCM-signal Asi. /q allerede blir gitt ut.
Det kronologiske forløp for beregningen av s\+^ kan inn-deles i tre tidsintervaller:
1) inntil tidspunktet t^: beregning av As.^ = s^-^ og A* s\ ,
2) inntil tidspunktet•t_: bestemmelse av As. og A*As. ,
Zi , q i, q
3) . inntil tidspunktet t..: addisjon: A* As. + A* s . = s._, .
.j 1 / CJ 1 x x
På fig. 2 er de beregnede verdier etter tidspunktet innført. Ved bruk av denne koblingsanordning behøves bare tre suksessive regneoperasjoner. Den tid som står til rådighet for hver regneoperasjon, blir derved forlenget, resp. det blir mulig å behandle en raskere sekvens av PCM-signalverdier s^.
Som kvantiseringsledd blir der ved denn koblingsanordning benyttet ROM's. Også PROM's og RAM's er mulige. Kvantiseringen skjer automatisk ved utlesningen av de lagrede data ved hjelp av det DPCM-signal As^som opptrer ved kvantiseringsleddenes inngang. Som addisjonsledd og multiplikasjonsledd er det mulig å anvende komponenter som forekommer vanlig i handelen, f.eks. type SN 54 LS181 som addisjonsledd og subtraksjonsledd såvel som komponenten SN 54 LS261 som multiplikasjonsledd. Disse komponenter markedsføres av firma Texas Instruments.
Claims (7)
1. Digital DPCM-koder som har høy behandlingshastighet og omfatter
et kvantiseringsledd (2), ved hvis utgang der avgis kvantiserte DPCM-signaler,
en regnesløyfe som tjener til å bestemme estimert verdi og inneholder et addisjonsledd (3) og et multiplikasjonsledd (4) hvori der skjer multiplikasjon med en forutsigelsesfaktor (A) ,
samt et subtraksjonsledd (1) som er innkoblet foran inngangen til kvantiseringsleddet, og hvis første og annen inngang (1^ resp. 12 ) får tilført henholdsvis et PCM-signal (s^ og den estimerte verdi,
karakterisert ved
at der er anordnet et annet kvantiseringsledd (5) som likeledes er tilkoblet subtraks jonsleddet s (1) utgang d^), og som ved sin utgang (52 ) avgir det med en forutsigelsesfaktor
(A) multipliserte kvantiserte DPCM-signal (A*As. ),
i,q
at annet kvantiseringsledds utgang (^2 ) er forbundet med addisjonsleddets (3) første inngang (3^ ), og
at addisjonsleddets (3) utgang (3^ ) er ført til annen inngang (12 ) til subtraks jonsleddet (1) og første inngang (4-^) til multiplikasjonsleddet (4), hvis utgang (4^ ) er ført til addisjonsleddets (3) annen inngang (32 ).
2. DPCM-koder som angitt i krav 1, karakterisert ved at der istedenfor to kvantiseringsledd (2 og 5) er anordnet et eneste kvantiseringsledd med to utganger.
3. DPCM-koder som angitt i krav 1, karakterisert ved at der istedenfor første kvantiseringsledd (2) er angitt et annet multiplikasjonsledd som er koblet til utgangen (52 ) fra annet kvantiseringsledd ( 5\ og at der med det annet jtmltiplikasjonsledd skjer en multiplikasjons med den inverse verdi ^ til forutsigelsesfaktoren.
4. DPCM-koder som angitt i krav 1, 2 eller 3, karakterisert ved at der som kvantiseringsledd (2, 5) er anordnet et fritt adresserbart lager (ROM, EPROM, PROM).
5. DPCM-koder som angitt i krav 4, karakterisert ved at informasjonen ved utgangen fra annet kvantiseringsledd (5) bare endrer seg etter en ny arbeidstakt.
6. DPCM-koder som angitt i et av kra-vene 1-5, karakterisert ved at subtraksjonsleddet (1) er erstattet med et addisjonsledd med foranliggende komplementdanner.
7. DPCM-koder som angitt i et av kravene 1-6, karakterisert ved at der i serie med multiplikasjonsleddet (4) er koblet et gangtidsledd (6).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19823232558 DE3232558A1 (de) | 1982-09-01 | 1982-09-01 | Digitaler dpcm-kodierer mit hoher verarbeitungsgeschwindigkeit |
Publications (2)
Publication Number | Publication Date |
---|---|
NO833020L true NO833020L (no) | 1984-03-02 |
NO162937B NO162937B (no) | 1989-11-27 |
Family
ID=6172251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NO833020A NO162937B (no) | 1982-09-01 | 1983-08-22 | Digital dpcm-koder med hoey behandlingshastighet. |
Country Status (9)
Country | Link |
---|---|
US (1) | US4536880A (no) |
EP (1) | EP0104469B1 (no) |
JP (1) | JPS5961220A (no) |
AT (1) | ATE49688T1 (no) |
AU (1) | AU540849B2 (no) |
BR (1) | BR8304726A (no) |
CA (1) | CA1214279A (no) |
DE (2) | DE3232558A1 (no) |
NO (1) | NO162937B (no) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6188620A (ja) * | 1984-10-05 | 1986-05-06 | Nippon Telegr & Teleph Corp <Ntt> | 予測符号化回路 |
US4716538A (en) * | 1984-12-31 | 1987-12-29 | Gte Communication Systems Corporation | Multiply/divide circuit for encoder PCM samples |
US4744045A (en) * | 1984-12-31 | 1988-05-10 | Gte Communication Systems Corporation | Divider circuit for encoded PCM samples |
US4716539A (en) * | 1984-12-31 | 1987-12-29 | Gte Communication Systems Corporation | Multiplier circuit for encoder PCM samples |
DE3822355A1 (de) * | 1988-07-01 | 1990-01-04 | Siemens Ag | Dpcm-coder fuer hohe datenraten |
US4866510A (en) * | 1988-09-30 | 1989-09-12 | American Telephone And Telegraph Company | Digital video encoder |
JPH07109991B2 (ja) * | 1989-06-05 | 1995-11-22 | 日本ビクター株式会社 | ノイズシェーピング型再量子化回路 |
JP3033162B2 (ja) * | 1990-09-20 | 2000-04-17 | ソニー株式会社 | ノイズシェーピング回路 |
US5266952A (en) * | 1992-03-30 | 1993-11-30 | Hughes Aircraft Company | Feed forward predictive analog-to-digital converter |
US6313774B1 (en) * | 2000-05-19 | 2001-11-06 | Motorola Inc. | Delta-sigma analog-to-digital converter, and method |
JP5285682B2 (ja) * | 2010-11-29 | 2013-09-11 | シャープ株式会社 | 画像符号化装置、画像符号化方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2260264C3 (de) * | 1972-12-08 | 1975-06-05 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren und Anordnung zur Schätzwertbildung in einem Codierer für Differenz-Pulscodemodulation |
FR2460580A1 (fr) * | 1979-06-29 | 1981-01-23 | France Etat | Dispositif pour le suivi et l'estimation recursive de l'etat local des contours d'images et application a la prediction adaptative en codage differentiel de signaux de television |
NL8101199A (nl) * | 1981-03-12 | 1982-10-01 | Philips Nv | Systeem voor het kwantiseren van signalen. |
US4470146A (en) * | 1982-04-30 | 1984-09-04 | Communications Satellite Corporation | Adaptive quantizer with instantaneous error robustness |
-
1982
- 1982-09-01 DE DE19823232558 patent/DE3232558A1/de not_active Withdrawn
-
1983
- 1983-08-16 US US06/523,561 patent/US4536880A/en not_active Expired - Fee Related
- 1983-08-22 NO NO833020A patent/NO162937B/no unknown
- 1983-08-24 JP JP58153364A patent/JPS5961220A/ja active Granted
- 1983-08-29 DE DE8383108502T patent/DE3381133D1/de not_active Expired - Fee Related
- 1983-08-29 AT AT83108502T patent/ATE49688T1/de active
- 1983-08-29 EP EP83108502A patent/EP0104469B1/de not_active Expired - Lifetime
- 1983-08-30 CA CA000435656A patent/CA1214279A/en not_active Expired
- 1983-08-31 AU AU18576/83A patent/AU540849B2/en not_active Ceased
- 1983-08-31 BR BR8304726A patent/BR8304726A/pt unknown
Also Published As
Publication number | Publication date |
---|---|
NO162937B (no) | 1989-11-27 |
DE3232558A1 (de) | 1984-03-01 |
EP0104469A3 (en) | 1986-11-26 |
JPS5961220A (ja) | 1984-04-07 |
AU540849B2 (en) | 1984-12-06 |
ATE49688T1 (de) | 1990-02-15 |
CA1214279A (en) | 1986-11-18 |
BR8304726A (pt) | 1984-04-10 |
DE3381133D1 (de) | 1990-02-22 |
EP0104469A2 (de) | 1984-04-04 |
AU1857683A (en) | 1984-03-08 |
EP0104469B1 (de) | 1990-01-17 |
JPS6320053B2 (no) | 1988-04-26 |
US4536880A (en) | 1985-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NO833020L (no) | Digital dpcm-koder med hoey behandlingshastighet. | |
JPS6228895B2 (no) | ||
NO833096L (no) | Rask dpcm-koder. | |
US4467317A (en) | High-speed arithmetic compression coding using concurrent value updating | |
US4295125A (en) | Method and means for pipeline decoding of the high to low order pairwise combined digits of a decodable set of relatively shifted finite number of strings | |
US4920508A (en) | Multistage digital signal multiplication and addition | |
KR870700183A (ko) | 디지탈 신호 전송장치 | |
KR930015438A (ko) | 데이타 심벌을 전송하는 전송 시스템 | |
US3083910A (en) | Serial adder and subtracter | |
KR900005284A (ko) | 부동 소수점 승산용 스티키 비트 예측기 | |
KR920700496A (ko) | 벡터 퀀타이저 코드북 처리회로 | |
US4745569A (en) | Decimal multiplier device and method therefor | |
EP0280574A3 (en) | Method and apparatus for predictive coding | |
NO853536L (no) | Dpcm-koder med redusert intern regnehastighet. | |
KR960042336A (ko) | 부호/무부호 수 겸용 곱셈기 | |
US5130921A (en) | Digital controller for scanned actual condition signals | |
EP0740438A1 (en) | Method and apparatus for detecting cyclic code | |
KR940007722A (ko) | 고속 마이크로프로세서 브랜치 결정 회로 | |
SU1247890A2 (ru) | Устройство дл определени фазы спектральных составл ющих | |
SU1035603A1 (ru) | Устройство дл вычислени обратной величины | |
SU995108A1 (ru) | Устройство дл сжати информации | |
JPS5510242A (en) | Coding communication system | |
SU538365A1 (ru) | Двухтактный п-разр дный сумматор накапливающего типа | |
JPS54162936A (en) | Data processor | |
SU951305A1 (ru) | Устройство дл округлени числа в системе остаточных классов |