NO803662L - Felteffekttransistor, fremgangsmaate for dens fremstilling og forsterker med slik transistor - Google Patents

Felteffekttransistor, fremgangsmaate for dens fremstilling og forsterker med slik transistor

Info

Publication number
NO803662L
NO803662L NO803662A NO803662A NO803662L NO 803662 L NO803662 L NO 803662L NO 803662 A NO803662 A NO 803662A NO 803662 A NO803662 A NO 803662A NO 803662 L NO803662 L NO 803662L
Authority
NO
Norway
Prior art keywords
substrate
layer
drain
source
grid
Prior art date
Application number
NO803662A
Other languages
English (en)
Inventor
Alain Bert
Original Assignee
Thomson Csf
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Csf filed Critical Thomson Csf
Publication of NO803662L publication Critical patent/NO803662L/no

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Description

Den foreliggende pppfinnelse vedrører en felteffekttransistor. Rent generelt omfatter felteffekttransistorer (FET) på et halvledersubstrat tre sukessive elektroder, nemlig kilden, gitteret og slukelektrodene mellom hvilke potensialforskjel-ler etableres under drift. Under virkningen av sistnevnte blir frie elektriske ladninger forskjøvet i substratet fra kilden til sluket. Denne forskyvning finner sted under elektrodene parallelt med retningen i hvilken de er innrettet i en region normalt kalt en "kanal", plassert i en viss av-stand under elektrodene. Denne region har en tykkelse som varierer fra en av dens. eilder til den neste mellom kilden og avløpet med en bestemt innsnevring i sin sluttdel, dvs. mellom gitteret og sluket under normale operasjonsbetingelser. For ytterligere informasjon vedrørende denne operasjon skal det henvises til en artikkel av Litchi "Microwave Field j Effeet Transistors" 1976, IEEE Transactions MTT 24. no. 6, June 1976.
Denne region oppstår fra de elektriske feltbetingelser som inntreffer under den diode som dannes av det omvendt pola-riserte gitter i forbindelse med det tomme areal som er skapt under sistnevnte av den påtrykte potensialforskjell.
Et areal med et sterkt elektrisk felt etableres mot enden
av gitteret på sluksiden hvor hovedsluk-kilde potensial-forskjellen opptrer. Dette fører til nevnte begrep i tilfellet med substratet som har en konstant tykkelse og som anvendes i meget stor utstrekning. Dette fericÉnen er spesielt markert i tilfellet av gallium-arsenid, et av de materialer|som anvendes for å danne substratene, selvom oppfinnelsen ' ikke er begrenset til dette. Oppfinnelsen dekker også tilfellet med andre materialer som er anvendbare for dette for-mål, f.eks. silisium eller indiumfosfit InP.
Imidlertid begrenser eksistensen av et sterkt elektrisk felt mellom gitteret og sluket potensialforskgellene som kan påtrykkes sistnevnte sammenlignet med kilden, og bevirker der-ved et sluk-kilde "sammenbrudd" og endog en effekttilførsels-feil relativt anordningen. For å unngå denne vanskelighet
er det blitt foreslått en trinnstruktur hvori substratet har
i en større tykkelse ved posisjonen for sluket og hvori gitter-elektroden plasseres på det nedre trinn, som også bærer kilde-elektroden (se "Improvement of the Drain Breakdown Voltage of GaAs Power MESFETs by a Simple Recess Structure", IEEE Transactions Electron Device, vol. ED-25, no-. 6, June 1978
av Takashi Furutsuka et al).
Ifølge oppfinnelsen har den aktive sonen under gitteret
en økende størrelse fra kilden mot sluket ved å modifisere grensesjiktet mellom nevnte aktive sone og den gjenværende del av substratet. Således gjøres økningen i sluk-kilde potensialet kompatibelt med en stort sett konstant kanaltyk-kelse under gitteret. Det éléktriske feltet under gitteret som er ansvarlig for bevegelsen av de frie ladninger holdes praktisk talt konstant langs gitteret. Således er, idet alt annet er likt, høyere sluk-kilde spenning og effektnivåer mulige.
Samtidig reduseres transittiden for de frie ladninger under gitteret, hvilket tillater høye operasjonsfrekvenser og for-bedret forsterkning.
,Oppfinnelsen er beskrevet i nærmere detalj i det etterfølgende i forbindelse med ikke-begrensende utførelsesformer og med henvisning til de vedlagte tegninger.
Figurene la og b viser skjematisk riss av en tidligere kjent felteffekttransistor.
', Fig. 2 er et forklarende riss i forbindelse med transistorene i figurene la og lb. Figurene 3, 4 og 5 viser skjematiske snittriss av varianter av felteffekttransistoren ifølge oppfinnelsen. Fig. 6 er en beskrivelse av de konstruksjonsmessige trinn i en transistor ifølge fig. 4.
For referansens skyld er en kort beskrivelse gitt nedenfor
i -> av den generelle struktur av en felteffekttransistor.
Det er en sjikttransistor, men prinsippet er det samme med hensyn til andre felteffekttransistorer, slik som de med en Schottky sperre (MESFET). En slik transistor har på et halvledersubstrat av en gitt type et lag av den motsatte typen og i sistnevnte en sonenav den samme typen som substratet er lokalt dannet (ved diffusjon eller implantning f.eks.) generelt langs etl.bånd og som er elektrisk forbundet med substratet. På overflaten av den nevnte sonen avsettes en elektrode (kalt et gitter og angitt med G) som tilveiebringer en ohmsk kontakt med sistnevnte. På hver side av denne avsettes to andre elektroder (kalt kilden og sluket og henholds-vis angitt med S og D),.hvilke utfører ohmske kontakter med laget av den motsatte typen av den for substratet via to soner av den samme typen som det nevnte laget, men hvilke er langt sterkere dopet. En slik transistor er vist i plan-riss og snittriss ved hjelp av figurene la og lb. I tegningen er 1 substratet, f.eks. av P typen, 2 laget av den motsatte typen N som dekker dette og 3 angjeldende bånd, hvilket er av den samme type som substratet, dvs. P. Henvisnings-(tallene 4 og 5, angitt med tykke sorte linjer, angir kilde og sluk kontaktene. Kanalen, er delen av N lokalisert under gitteret og innenfor hvilken ladninger sirkulerer fra kilden til sluket. Dens tykkelse styres av potensialet som påtrykkes gitteret. Kanalen, hvis kontur vil bli definert i det etterfølgende, bærer henvisningstallet 7. I eksempelet i tegningen er det også mulig å se en kasse 6 som isolerer .transistorene fra den gjenværende del av elementet og som er .dannet fra et P-type lag slik som substratet. Snittrisset viser de respektive tykkelser av elementene, de diffunderte deler 3, såvel som kontaktene 4 og 5, hvilke kun strekker seg inn i laget 2 over en brøkdel av sin dybde, mens kassen 6 passerer gjennom hele tykkelsen av dette. Den diffunderte delen 3 som kommer sammen med kassen ved sine to ender, er i elektrisk kontakt med sistnevnte og via den med substratet.
Under drift påtrykkes en potensialforskjell mellom sluket og kilden, hvilket gjør sluket positivt sammenlignet med kilden,<!>f.eks. +20 volt. Ifølge en standard operasjonsprosedyre for slike transistorer, heves gitteret til et noe negativt poten-sial sammenlignet med det for kilden, anvendt som referansen. Snittrisset i fig. 2 tilveiebringer eksempler av potensial-forskjellsverdier påtrykket elektrodene og den korresponde-rende omtrentlige fordeling av potensialene langs kanalen. Fig. viser også den generelle utformning av den angjeldende kanal (prikket overflate) i hvilken sirkulerer de frie ladninger, elektroner i det foreliggende eksempel. På tegningen er kilde , gitter og sluk elektrodene angitt med bokstavene S, G og D. Tegningen viser også et tomt område over kanalen og under gitteret, hvilket øker i størrelse mot sluket.
For at økningen i størrelse av denne sone er stort sett per-pendikulær på banen for elektronene ikke skal føre til inn-snevringen som man fant i den kjente teknikk ved enden av gitteret, er grensesjiktet mellom den aktive sonen og substratet ved en variabel dybde under gitteret, slik at tykkelsen av nevnte aktive sone øker fra kilden mot sluket.
Fig. 3 viser en utførelsesform av oppfinnelsen. N-type laget 8 som inneholder den aktive sonen har et grensesjikt 9 (mer-ket med kryss) med den gjenværende del av P-type substratet 10 plassert i en dybde som varierer: mellom kilden og sluket på en slik måte at den aktive sonen har en tykkelse som øker fra kilden mot sluket. Dette resultat kan oppnås, f.eks., som er resultat av to suksessive diffusjonsoperasjoner, den første på sluk-siden og den neste over hele overflaten. I laget 8 er det dopete soner uten henvisningstall N<+>, P+ og N<+>for kilde, gitter og sluk, slik som vist på tegningen. Sonen 11 som er fylt med kryss viser den tomme sonen og ved normal operasjon blir gitteret omvendt polarisert. Kanalen 12 under gitteret kan derfor ha en omtrentlig konstant bredde for nominelle operasjonsbetingelser, slik at det ikkfe er noe behov for å ha meget lokaliserte sone med et meget høyt elektrisk felt. Det er da mulig å påtrykke en høyere spenning mellom sluket og kilden, slik at det er mulig å oppnå, høyere effektnivåer.
I
Figurene 4 og 5 viser snitt av MESFET transistorer ifølge oppfinnelsen. Substratet 13 er isolerende, f.eks. av glass, eller halvisolerende, f.eks. av kompensert gallium-arsenid. En N-type dopet.sone 14 er tilveiébragt på overflaten av sistnevnte. Kilde og sluk-elektrodene er i ohmsk kontakt med nevnte sone. Gitterelektrodene danner en Schottky sperre. Denne dopede sonen, hvilken inneholder den aktive sonen,
har et grensesjikt 15 med den gjenværende del av substratet plassert på en dybde som varierer på en slik måte at den aktive sonen har en tykkelse som øker fra kilden mot sluket. En slik utformningrkan oppnås ved implantning. Det er alle-rede mulig å oppnå MESFETs hvor den dopede sonen oppnås ved implantning.
Fig. 6 viser skjematisk en sekvens av operasjoner som gjør det mulig å oppnå en utformning ifølge fig. 4. Et trinn 17 av et materiale hvis tykkelse er nøyaktig kontrollert avsettes (fig. 6a) på et halvisolerende gallium-arsenid substrat 16. Trinnmaterialet kan være aluminium og trinnet oppnås så ved å etse under anvendelse av en kjent prosess. Den således oppnådde overflate utsettes for ione bombardement (fig. 6b). Det er mulig å anvende svovélioner eller mer fordelaktig silisium-ioner, aksellerert til energinivåer av ca. 200 til 300 keV. Dette fører::til dannelsen av et N-
type dopétclag 18, hvis grensesjikt med den gjenværende del av substratet gjengir nærværet av aluminiumstrinnet. Ifølge en tidligere kjent prosess er det med fordel mulig å utføre en annen implantning.på et lavere energinivå, f.eks. 7 0 keV for å tilveiebringe sekundære modifikasjoner p.g.a. dopings-profilen i sonen som ikke er dekket med aluminium. Aluminiumstrinnet blir så fjernet ved kjemisk etsing, fulgt av varme-behandling. Deretter blir :( fig. 6) kilde og sluk-elektrodene, f.eks. laget av en gull-germanium-nikkel legering avsatt,
for å etablere ohmsk kontakt. Gitteret oppnås etter elekt-ronisk maskering ved hjelp av aluminium fordampning for å oppnå en Schottky kontakt.
Lokal kjemisk etsing forut for avsetningen av elektrodene gjør det valgfritt mulig å oppnå utformningen i fig. I,
D
hvilken er spesielt fordelaktig m.h.t. oppsamlingen av ladninger og med den frie flaten som bærer elektrodene i trinn-f orm.
I praksis er grupper av transistorer som beskrevet ovenfor plassert på det samme substratet med et overflateareal av I- mm 2. Disse transistorer kobles i parallell for ultrahøy frekvensforsterkning i telekommunikasjonsanordninger, særlig for frekvenser inntil 20 gigahertz.
Oppfinnelsen dekker ikke bare de utførelsesformer som er beskrevet og vist, men alle varianter av disse faller innenfor oppfinnelsens omfang.

Claims (9)

1. Feltef f ekt tr ans i st or-.dannet av et substrat og på sistnevnte et lag av dopet halvledermateriale av en gitt type for hvilket er anbragt i innrettet form kilde, gitter og sluk-elektrodene for transistoren, karakterisert ved at grensesjiktet mellom substratet og laget har et trinn på en slik måte at laget har en støirre tykkelse , under sluk»elektroden enn under kilde—elektroden og som øker under gitterelektroden fra kilden mot sluket.
2. Felteffekttransistor som angitt i krav 1, karakterisert w ed at ettersom substratet består av en dopet halvleder av den motsatte typen av den for laget, består elektrodene av dopede soner dannet i halvlederlaget og av den samme type som nevnte lag, idet dopingen er på et høyt nivå for kilden og sluket, såvel som en dopet sone av den motsatte type av den for laget for gitteret.
3. Felteffekttransistor som angitt i krav 1, karakterisert ved at ettersom substratet består av et isolerende materiale, danner elektrodene som omfatter metalliske deler påført laget en ohmsk kontakt på sistnevnte for kilden og sluket og en Schottky sperre for gitteret.
4. Felteffekttransistor som angitt i krav 3, karakterisert ved at substratet er en kompansert halvleder.
5. Fremgangsmåte for fremstilling av en felteffekttransistor ifølge krav 2 eller 4, karakterisert ved at den nærmere bestemt omfatter de følgende operasjoner: a) avsetning på en av de plane flater av et halvleder substrat av et metalltrinn som har en kontrollert tykkelse, b) bombardement av denne flaten med en ionefluks som aksel-lerer mot sistnevnte med en energi som sikrer deres implantning i substratet, c) eliminering av metalltrinnet, og d) dannelse av tre elektroder på den nevnte flaten, nemlig kilde, gitter og sluk-elektrodene.
6. Fremgangsmåte som angitt i krav 5, karakterisert ved at etterfølgende operasjon c) blir flåtene kjemisk etset på stedet for trinnet.
7. Fremgangsmåte som angitt i krav 5, karakterisert ved at substratet er laget av halvisolerende gallium-arsenid og at ionefluksen er fra silisium.
8. Fremgangsmåte som angitt i krav 5, karakterisert ved at operasjon b) omfatter: I. Avsetning på flaten av ohmske kontakter, en på den del av denne hvor trinnet opprinnelig ble plassert og den andre på den andre delen, II. en avsetning på den samme flaten av en metallisk elektrode som danner en Schottky sperre med nevnte flate ved grensen mellom dens to deler.
9. Minst en felteffekttransistor som angitt i et av kravene 1-4 anvendt i en forsterker for ultrahøye frekvenser.
NO803662A 1979-12-04 1980-12-03 Felteffekttransistor, fremgangsmaate for dens fremstilling og forsterker med slik transistor NO803662L (no)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7929764A FR2471049A1 (fr) 1979-12-04 1979-12-04 Transistor a effet de champ, procede de fabrication de celui-ci, et amplificateur comprenant un tel transistor

Publications (1)

Publication Number Publication Date
NO803662L true NO803662L (no) 1981-06-05

Family

ID=9232375

Family Applications (1)

Application Number Title Priority Date Filing Date
NO803662A NO803662L (no) 1979-12-04 1980-12-03 Felteffekttransistor, fremgangsmaate for dens fremstilling og forsterker med slik transistor

Country Status (4)

Country Link
EP (1) EP0030178A3 (no)
JP (1) JPS5693374A (no)
FR (1) FR2471049A1 (no)
NO (1) NO803662L (no)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100242477B1 (ko) * 1991-07-15 2000-02-01 비센트 비.인그라시아 반도체 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2444489A1 (de) * 1974-09-18 1976-04-01 Heinz Prof Dr Rer Nat Beneking Halbleiteranordnung und verfahren zu ihrer herstellung
DE2821975C2 (de) * 1978-05-19 1983-01-27 Siemens AG, 1000 Berlin und 8000 München Metall-Halbleiter-Feldeffekttransistor (MESFET) und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
JPS5693374A (en) 1981-07-28
EP0030178A3 (fr) 1981-07-01
FR2471049A1 (fr) 1981-06-12
FR2471049B1 (no) 1983-11-25
EP0030178A2 (fr) 1981-06-10

Similar Documents

Publication Publication Date Title
US5814859A (en) Self-aligned transistor device including a patterned refracting dielectric layer
US6468837B1 (en) Reduced surface field device having an extended field plate and method for forming the same
US4566172A (en) Method of fabricating a static induction type recessed junction field effect transistor
US9508803B2 (en) Semiconductor device and method for producing semiconductor device
US9209318B2 (en) Vertical JFET with body diode and device regions disposed in a single compound epitaxial layer
KR900008277B1 (ko) 전계효과 트랜지스터의 제조방법
KR102296258B1 (ko) 트렌치 게이트형 탄화규소 모스펫 구조 및 그 제조방법
US3906541A (en) Field effect transistor devices and methods of making same
KR100538603B1 (ko) 전계-효과 반도체 소자의 제조 방법
KR930005259A (ko) 반도체 장치 및 그 제조 방법
CN113851523B (zh) 一种屏蔽栅mosfet及制作方法
KR100978452B1 (ko) 반도체 장치 및 그 제조 방법
CN104617045A (zh) 沟槽栅功率器件的制造方法
US4905061A (en) Schottky gate field effect transistor
NO803662L (no) Felteffekttransistor, fremgangsmaate for dens fremstilling og forsterker med slik transistor
US10319851B2 (en) Semiconductor device and method for manufacturing same
JPH08186130A (ja) 半導体装置,及びその製造方法
JPS6022833B2 (ja) バケツト・ブリゲ−ド装置
US4268952A (en) Method for fabricating self-aligned high resolution non planar devices employing low resolution registration
CN113793806A (zh) 一种半导体器件及制备方法
KR20220029723A (ko) 전계판을 갖는 전계 효과 트랜지스터
NL8101902A (nl) Veld-effect-transistoren met een kort kanaal.
US5206531A (en) Semiconductor device having a control gate with reduced semiconductor contact
CN216288470U (zh) 一种屏蔽栅mosfet
CN110729307B (zh) SiC-SOI器件及其制造方法