DE2444489A1 - Halbleiteranordnung und verfahren zu ihrer herstellung - Google Patents
Halbleiteranordnung und verfahren zu ihrer herstellungInfo
- Publication number
- DE2444489A1 DE2444489A1 DE19742444489 DE2444489A DE2444489A1 DE 2444489 A1 DE2444489 A1 DE 2444489A1 DE 19742444489 DE19742444489 DE 19742444489 DE 2444489 A DE2444489 A DE 2444489A DE 2444489 A1 DE2444489 A1 DE 2444489A1
- Authority
- DE
- Germany
- Prior art keywords
- electrode
- semiconductor
- semiconductor body
- epitaxial layer
- ohmic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 230000004888 barrier function Effects 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 5
- 230000000903 blocking effect Effects 0.000 claims description 15
- 238000007740 vapor deposition Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims 7
- 230000008020 evaporation Effects 0.000 claims 1
- 238000001704 evaporation Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 abstract description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 230000008961 swelling Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Description
- "Halbleiteranordnung und Verfahren zu ihrer Herstellung'? Die Erfindung betrifft eine Halbleiteranordnung, .bei der eine oder mehrere Elektroden auf einer Hauptfläche des Halbleiterkörpers angeordnet sind, mit mindestens einer ohmschen Elektrode und mindestens einer sperrenden Elektrode.
- Hochfrequenzbauelemente werden bekanntlich entweder in Koaxialtechnik oder in Lateral technik herstellt. Für eine Integration sowie vor allem für eine Kopplung von Höchstfrequenzbauelementen mit einer Streifenleitung ist eine Lateral anordnung wesentlich günstiger als eine koaxiale Anordnung.
- Laterale Bauelemente, die im allgemeinen in Planartechnik hergestellt werden, haben jedoch den wesentlichen Nachteil, daß sie ohmsche Bahnwiderstände aufweisen, die relativ hoch sind und die sich negativ auf die Frequenzgrenze auswirken. Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiteranordnung anzugeben, die sich für eine Anwendung bei sehr hohen Frequenzen eignet und die mit der modernen Halbleitertechnologie hergestellt werden kann. Zur Lösung dieser Aufgabe wird bei einer Halbleiteranordnung der eingangs erwähnten Art nach der Erfindung vorgeschlagen, daß mindestens eine ohmsche Elektrode oder mindestens eine sperrende Elektrode auf der Seitenfläche des Halbleiterkörpers angeordnet ist und daß im Falle der Anordnung einer ohmschen Elektrode auf der Seitenfläche dieser ohmschen Elektrode eine sperrende Elektrode auf der Hauptfläche benachbart angeordnet ist und daß im Falle der Anordnung einer sperrenden Elektrode auf der Seitenfläche dieser sperrenden Elektrode eine ohmsche Elektrode auf der Hauptfläche benachbart angeordnet ist.
- Unter einer ohmschen Elektrode ist eine Metallelektrode oder eine hochdotierte Halbleiterzone zu verstehen, die den Halbleiterkörper niederohmig kontaktiert. An dieser niederohmigen Halbleiterzone ist im allgemeinen noch eine Metallelektrode oder eine Zuleitung angebracht. Unter einer sperrenden Elektrode ist ein Schottky-Kontakt oder ein pn-Übergang zu verstehen, dessen eine Halbleiterzone durch eine ohmsche Elektrode kontaktiert ist.
- Von Hauptflächen des Halbleiterkörpers wird im allgemeinen bei scheibenförmigen Halbleiterkörpern gesprochen.
- Ein scheibenförmiger Halbleiterkörper hat bekanntlich zwei einander gegenüberliegende Hauptflächen und eine oder mehrere Seitenflächen, deren Höhe bekanntlich geringer ist als die lateralen Abmessungen der Halbleiterscheibe, so daß die Halbleiterscheibe sehr dünn im Vergleich zu ihren lateralen Abmessungen ist. Die Erfindung ist jedoch nicht auf Halbleiterscheiben beschränkt, sondern sie kann ebenso bei beliebigen Halbleiterkörpern Anwendung finden Liegen die Abmessungen der Seitenflächen des Halbleiterkörpers in der Größenordnung der Abmessungen der Hauptflächen, so ist unter dem Begriff "Hauptfläche" die Ober- bzw.
- Unterseite des Halbleiterkörpers zu verstehen. Bei Halbleiteranordnungen nach der Erfindung findet jedoch vorzugsweise die Scheibentechnik bzw. die Verwendung dünner Halbleiterschichten Anwendung, zumal bei Halbleiteranordnungen nach der Erfindung mit einem dickeren Halbleiterkörper der aktive Bereich auf den Oberflächenbereich beschränkt bleibt und ein wesentlicher Teil des llalbleitert.rpers nur als Grundkörper dient Die Elektrode der Seitenfläche (Seitenflächenelektrode) und die ihr benachbarte Elektrode auf der Haptfläche des ialbleiterkörpers (Hauptflächenelektrode) werden vorzugsweise so eng wie möglich zueinander benachbart angeordnet, wobei jedoch als untere Grenze für den Abstand zwischen den beiden benachbarten Elektroden derjenige Abstand einzuhalten ist, bei der die Sperrschicht der Sperrschichtelektrode noch nicht bis zur benachbarten ohmschen Elektrode gelangt Bei einer Halbleiteranordnung nach der Erfindung können natürlich auch mehrere Seitenflächenelektroden sowie auch mehrere Hauptflächenelektroden vorhanden sein, wobei zwischen den einander zugeordneten Seitenflächen und Hauptelektroden die nach der Erfindung geforderten Bedingungen und insbesondere die Abstandsbedingungen erfüllt sein müssen.
- Gemäß einer Ausführungsform der Erfindung ist der Halbleiterkörper zumindest im Bereich der Seitenflächenelektrode mesaförmig ausgebildet, was vor allem dann empfehlenswert ist, wenn ein dickerer Halbleiterkörper verwendet wird Bei einer solchen Halbleiteranordnung ist die Hauptflächenelektrode auf der Oberfläche des Mesaberges und die Seitenflächenelektrode auf der seitlichen Flanke des Mesaberges angeordnet Um für die Kontaktierung der Seitenflächenelektrode eine größere Fläche zur Verfügung zu haben, empfiehlt es sich bei einer Mesaanordnung, daß sich die auf der seitlichen Flanke des Mesaberges befindliche Elektrode auch auf den waagrechten Teil des Mesagrundkörpers erstreckt.
- Gemäß einer anderen Ausführungsform der Erfindung besteht der Halbleiterkörper aus einer epitaktischen Schicht, die auf ein Substrat aufgebracht ist. Die epitaktische Schicht wird vorzugsweise derart mit einer Aussparung versehen, daß die auf der Seitenfläche der epitaktischen Schicht angeordnete Seitenflächenelektrode sich auch auf das Substrat erstrecken kann. Eine solche Ausbildung ermöglicht ebenfalls eine leichtere Kontaktierung der an der Seitenfläche der epitaktischen Schicht angebrachten Seitenflächenelektrode.
- Die epitaktische Schicht weist vorzugsweise eine Dicke von höchstens 10 /um auf; bei Halbleiteranordnungen für höchste Frequenzen empfiehlt es sich jedoch, die epitaktische Schicht kleiner als 1 um auszubilden, Das Substrat, auf das die epitlktische Schicht aufgebracht wird, besteht entweder aus einem lialbleittrmaterial oder aus einem Nichthalbleitermaterial wie z. Bo Spinell.
- Das Wesen der Erfindung ist in der F#igur 1 näher erläutert Wie die Figur 1 zeigt, besteht eine flalbleiteranordnung nach der Erfindung aus einem Halbleiterkörper 1, auf dessen eine Ilauptfläche 2 eine flauptflächenelektrode 3 und auf dessen Seitenfläche 4 eine Seitenflächenelektrode 5 aufgebracht sind Weist der fialbleiterkörper 1 beispielsweise einen kreisförmigen Querschnitt auf, so ist nur eine Seitenfläche 4 vorhanden.Weist der Halbleiterkörper 1 dagegen einen rechtecktförmigen Querschnitt auf, so hat ein solcher Halbleiterkörper bekanntlich vier Seitenflächen. In diesem Fall ist die Seitenflächenelektrode 5 auf eine dieser Seitenflächen aufgebracht. Der llalbleiterkörper 1 der Figur 1 hat neben der einen Hauptfläche 2 auf der Oberseite noch eine zweite llauptfläche 6 auf der Unterseite, die zur Hauptfläche 2 parallel liegt.
- Ist bei der Halbleiteranordnung der figur 1, die beispielsweise als Diode Verwendung finden kann, die Ffauptflächenelektrode 3 eine ohmsche Elektrode, so ist die Seitenflächenelektrode 5 eine sperrende Elektrode. ist dagegen bei der Anordnung der Figur 1 die Hauptflächenelektrode 3 eine sperrende Elektrode, so ist nach der Erfindung die Seitenflächenelektrode 5 eine ohmsche Elektrode. Wie bereits ausgeführt, ist unter einer sperrenden Elektrode ein Schottky-Kontakt oder ein pn-Übergang zu verstehen, an dessen einer Halbleiterzone eine ohmsche Elektrode angebracht ist Nach der Erfindung sind die beiden Elektroden 3 und 5 bei Hochfrequenzanordnungen einander möglichst eng benachbart, wobei jedoch der Abstand dieser beiden Elektroden nicht so klein gemacht werden darf, daß die Sperrschicht der einen Elektrode bis zur benachbarten ohmschen Elektrode gelangt.
- Die Erfindung wird im folgenden an Ausführungsbeispielen noch näher erläutert.
- In der Figur 2 ist eine erfindungsgemäße Halbleiteranordnung im Schnitt dargestellt. Sie besteht aus einem Halbleitergrundkörper 1, beispielsweise aus semiisolierendem GaAs. Auf diesem Substrat 1 befindet sich eine beispielsweise n-leitende Epitaxieschicht la, die beispielsweise 0,3 bis 0,5 um dick ist.
- Die Störstellenkonzentration der Epitaxieschicht liegt beispielsweise in der Größenordnung von lo16 Atomen je cm3. Auf der Epitaxieschicht befindet sich eine Isolierschicht 7, beispielsweise aus Siliziumdioxyd, die bei der Abtragung der Epitaxieschicht an einer bestimmten Stelle als Ätzmaske dient. Diese Isolierschicht wird über dem abzutragenden bereich der Epitaxieschicht entfernt. Danach wird die Epitaxi.tschicht an dieser Stelle durch Ätzen entfernt, so daß sich eine seitliche Flanke 4 der Epitaxieschicht ausbildet. Es hat sich als vorteilhat erwiesen, die Maske bei der Abtragung der Epitaxieschicht etwas zu unterätzen und diese unterätzte Maske auch als Aufdampfmaske bei der llerstellung der an der Flanke arizubringenden Elektrode auszunutzen Auf diese Weise ertiält man eine saubere Trennung zwischen der an der Flanke und der auf der Epitaxieschicht angeordneten Elektrode. Auf die Flanke 4 wird bei einem Ausführungsbeispiel nach der Figur 2 eine ohmsche Quellelektrode 5 aufgebracht, die sich auch auf das semiisolierende Substrat erstrecken kann. In unmittelbarer Nähe der Flanke 4 ist auf der Epitaxieschicht die Steuerelektrode 3 angeordnet, die aus einem Schottky-Kontakt besteht. Ferner ist die Zugelektrode gleichfalls auf der Epitaxieschicht als ohmscher Kontakt 8 angeordnet. Der zwischen der Zug- und der Quellelektrode fließende Strom wird je nach der an der Steuerelektrode 3 anliegenden Spannung durch die von der Sperrschicht ausgehende Raumladungszone 9 mehr oder weniger stark beeinflußt. Der seitliche Abstand zwischen der Steuerelektrode und der Zugelektrode beträgt beispielsweise 1 /um.
- in anderes Ausführungsbeispiel ist in der Figur 3 dargestellt.
- Bei dieser Anordnung wird vor der Abscheidung der Epitaxieschicht la in das Substrat 1 an einer Stelle eine hochdotierte Zone 10 eingebracht. Diese Zone 10, die die Quellelektrode bildet, ist bei n-leitender Epitaxieschicht n+-leitend und hat eine Störstellenkonzentration von etwa 1019 bis 1020 Atomen je cm30 Nach der Eindiffusion der Zone 10 wird auf dem Substrat die n-leitende Epitaxieschicht 1a abgeschieden und in der bereits beschriebenen Weise an einer Stelle zur Erzeugung der Flanke 4 wieder abgetragen. Dabei ist darauf zu achten, daß die Flanke 4 über der Quellzone 10 oder in unmittelbarer Nähe der Quellzone 10 angeordnet ist. Bei dem Ausführungsbeispiel der Figur 3 verläuft die Quellzone 10 beidseitig der Flanke 4. Dies hat den Vorteil, daß die Quellzone 10 leicht über die Leitbahn 11 elektrisch angeschlossen werden kann In diesem Fall darf die Steuerelektrode 3 nur auf der Flanke angeordnet werden, um einen Kurzschluß zwischen der Quell- und Steuerelektrode zu vermeiden. Hierzu wird die übergangsstelle zwischen der Flanke 4 und der Quellelektrode 10 vorzugsweise mit einer Isolierschicht 12 abgedeckt. Die Zugelektrode 8 befindet sich auf der Epitaxieschicht in unmittelbarer Nähe der Flanke 4. Die Zugelektrode 8 besteht aus einem ohmschen Metallkontakt, während die Steuerelektrode 3 beispielsweise ein Schottkykontakt ist. Durch die vom Schottkykontakt bei vorhandener Steuerspannung ausgehende Raumladungszone wird der zwischen der Zug- und der Quellelektrode fließende Strom im gewünschten Maße beeinflußt.
- In der Figur 4 ist ein weiteres Ausführungsbeispiel dargestellt, das sich von dem der Figur 2 nur dadurch unterscheidet, daß an einer weiteren Flanke 12 die Zugelektrode 8 angeordnet ist. Auf der Epitaxieschicht befindet sich somit nur noch die Steuerelektrode 3. Durch die Anordnung, bei der die Zug- und die Quellelektrode an einander gegenüberliegenden Flanken der Epitaxieschicht angeordnet sind, lassen sich sowohl die Bahnwiderstände als auch die Restspannungen stark reduzieren. Die Breite der Epitaxieschicht wird im wesentlichen nur noch durch die Ausdehnung der auf der Epitaxieschicht angeordneten Steuerelektrode bestimmt. Da die Steuerelektrode auch hier zwischen der Zug- und der Quellelektrode angeordnet ist, läßt sich auch bei dieser Anordnung der zwischen der Zug- und der Quellelektrode fließende Strom durch die von der Steuerelektrode ausgehende Raumladungszone leicht beeinflussen.
- Eine Halbleiteranordnung nach der Erfindung eignet sich beispielsweise zur Anwendung bei Streifenleitungen. Die Halbleiteranordnung wird in diesem all vorzugsweise ohne Gehäuse in die Streifenleitung eingesetzt.
Claims (1)
- PatentansprücheJlalbleiteranordnung, bei der eine oder mehrere Elektroden auf einer Hauptfläche des Halbleiterkörpers angeordnet sind, mit mindestens einer ohmschen Elektrode und mindestens einer sperrenden Elektrode, dadurch gekennzeichnet, daß mindestens eine ohmsche Elektrode oder mindestens eine sperrende Elektrode auf der Seitenfläche des Halbleiterkörpers angeordnet ist und daß im Falle der Anordnung einer ohmschen Elektrode auf der Seitenfläche dieser ohmschen Elektrode eine sperrende Elektrode auf der Hauptfläche benachbart angeordnet ist und daß im Falle der Anordnung einer sperrenden Elektrode auf der Seitenfläche dieser sperrenden Elektrode eine ohmsche Elektrode auf der Hauptfläche benachbart angeordnet ist.2) Ülalbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Elektrode auf der Seitenfläche und die ihr benachbarte Elektrode auf der llauptfläche einander so eng wie möglich benachbart angeordnet sind, jedoch nicht so eng, daß die Sperrschicht mit der ohmschen Elektrode in Berührung kommt.3) lallleitersnordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als sperrende Elektrode ein Schottky-Kontakt vorgesehen ist 4) Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als sperrende Elektrode ein pn-Übergang vorgesehen ist, dessen eine Halbleiterzone durch eine ohmsche Elektrode kontaktiert ist 5) Halbleiteranordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Halbleiterkörper einen aktiven Bereich aufweist, an dem die Elektroden angebracht sind, und daß dieser aktive Bereich eine Dicke von höchstens 10 um hat.6) Halbleiteranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Halbleiterkörper scheibenförmig ausgebildet ist und daß die Dicke der Halbleiterscheibe wesentlich geringer ist als die seitliche Ausdehnung des Halbleiterkörpers.7) Halbleiteranordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Halbleiterkörper zumindest im Bereich der auf der Seitenfläche angeordneten Elektrode mesaförmig ausgebildet ist und daß die auf der fiauptfiäche angeordnete Elektrode auf der Oberfläche des Mesas und die auf der Seitenfläche angeordnete Elektrode auf der seitlichen Flanke des Nesaberges angeordnet ist 8) falbleiteranordnung nach Anspruch 7, dadurch gekennzeichnet, daß sich die auf der seitlichen Flanke des Mesaberges angeordnete Elektrode auch auf den waagrechten Teil des Mesagrundkörpers erstreckt.9) albleiteranordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der Halbleiterkörper aus einer epitaktischen Schicht besteht, die auf ein Substrat aufgebracht ist.10) Halbleiteranordnung nach Anspruch 9, dadurch gekennzeichnet, daß die epitaktische Schicht derart mit einer Aussparung versehen ist, daß die auf der Seitenfläche der epitaktischen Schicht angeordnete Elektrode sich auch auf das Substrat erstecken kann.11) Halbleiteranordnung nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß die epitaktische Schicht eine Dicke von höchsterìs 10 /um aufweist 12) Halbleiteranordnung nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß das Substrat aus einem Halbleitermaterial besteht.13) Halbleiteranordnung nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß das Substrat aus einem Nichthalbleitermaterial besteht 14) Feldeffekttransistor mit einer Quellelektrode, einer Zugelektrode und einer Steuerelektrode nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß eine dieser Elektrode auf der Seitenfläche des Halbleiterkörpers angeordnet ist und daß eine andere dieser Elektroden auf der Hauptfläche des Halbleiterkörpers in unmittelbarer Nähe der Seitenflächenelektrode angeordnet ist.15) Feldeffekttransistor nach Anspruch 14, dadurch gekennzeichnet, daß die Quellelektrode auf der Seitenfläche des Halbleiterkörpers angeordnet ist.16) Feldeffekttransistor nach Anspruch 15, dadurch gekennzeichnet, daß der auf der Seitenfläche befindlichen Quellelektrode auf der Hauptfläche des Halbleiterkörpers die Steuerelektrode benachbart angeordnet ist.17) Feldeffekttransistor nach Anspruch 14, dadurch gekennzeichnet, daß die Steuerelektrode an der Seitenfläche des Halbleiterkörpers angeordnet ist.18) Feldeffekttransistor nach Anspruch 17, dadurch gekennzeichnet, daß die Zugelektrode auf der Hauptfläche des Halbleiterkörpers in unmittelbarer Nähe der auf der Seitenfläche befindlichen Steuerelektrode angeordnet ist.19) Feldeffekttransistor nach Anspruch 14, dadurch gekennzeichnet, daß sowohl die Quellelektrode als auch die Zugelektrode auf der Seitenfläche des Halbleiterkörpers angeordnet ist.20) Feldeffekttransistor nach Anspruch 14, dadurch gekennzeichnet, daß sowohl die Steuerelektrode als auch die Zugelektrode auf der Seitenfläche des Halbleiterkörpers angeordnet ist.21) Verfahren zum Herstellen einer Halbleiteranordnung nach einem der Ansprüche 1 bis 20, dadurch gekennzeichnet, daß auf die Hauptfläche des Halbleiterkörpers eine Maske aufgebracht wird und daß die Maske aLs Aufdampfmaske zum Aufdampfen der auf der Seitenfläche des Halbleiterkörpers vorgesehenen Elektrode verwendet wird.22) Verfahren nach Anspruch 21, dadurchJ#gekennzeichnet, daß der Halbleiterkörpers vor dem Aufdampfen seitlich unterätzt wird.23) Verfahren zum Herstellen einer Halbleiteranordnung mit einer epitaktischen Schicht nach einem der Ansprüche 1 bis 20, dadurch gekennzeichnet, daß die epitaktische Schicht mit einer Ätzmaske auf der Hauptfläche bedeckt wird und daß die epitaktische Schicht zumindest im Bereich der Seitenflächenelektrode weggeätzt wird, so daß sich die an der Seitenfläche der epitaktischen Schicht angebrachte Elektrode auch auf das Substrat erstecken kann.24) Verfahren nach Anspruch 23, dadurch gekennzeichnet, daß die Ätzmaske gleichzeitig als Aufdampfmaske bei der Herstellung der Seitenflächenelektrode durch Aufdampfen verwendet wird.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19742444489 DE2444489A1 (de) | 1974-09-18 | 1974-09-18 | Halbleiteranordnung und verfahren zu ihrer herstellung |
US05/584,340 US4212022A (en) | 1973-04-30 | 1975-06-06 | Field effect transistor with gate and drain electrodes on the side surface of a mesa |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19742444489 DE2444489A1 (de) | 1974-09-18 | 1974-09-18 | Halbleiteranordnung und verfahren zu ihrer herstellung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2444489A1 true DE2444489A1 (de) | 1976-04-01 |
Family
ID=5926027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19742444489 Pending DE2444489A1 (de) | 1973-04-30 | 1974-09-18 | Halbleiteranordnung und verfahren zu ihrer herstellung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2444489A1 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0005461A1 (de) * | 1978-05-19 | 1979-11-28 | Siemens Aktiengesellschaft | Metall-Halbleiter-Feldeffekttransistor(MESFET)und Verfahren zu dessen Herstellung |
FR2454703A1 (fr) * | 1979-04-21 | 1980-11-14 | Nippon Telegraph & Telephone | Transistor a effet de champ et procede de fabrication |
FR2466862A1 (fr) * | 1979-10-05 | 1981-04-10 | Thomson Csf | Transistor a effet de champ et amplificateur pour hyperfrequences comprenant un tel transistor |
EP0030178A2 (de) * | 1979-12-04 | 1981-06-10 | Thomson-Csf | Feld Effekt Transistor und Herstellung Verfahren |
-
1974
- 1974-09-18 DE DE19742444489 patent/DE2444489A1/de active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0005461A1 (de) * | 1978-05-19 | 1979-11-28 | Siemens Aktiengesellschaft | Metall-Halbleiter-Feldeffekttransistor(MESFET)und Verfahren zu dessen Herstellung |
FR2454703A1 (fr) * | 1979-04-21 | 1980-11-14 | Nippon Telegraph & Telephone | Transistor a effet de champ et procede de fabrication |
FR2466862A1 (fr) * | 1979-10-05 | 1981-04-10 | Thomson Csf | Transistor a effet de champ et amplificateur pour hyperfrequences comprenant un tel transistor |
EP0030178A2 (de) * | 1979-12-04 | 1981-06-10 | Thomson-Csf | Feld Effekt Transistor und Herstellung Verfahren |
FR2471049A1 (fr) * | 1979-12-04 | 1981-06-12 | Thomson Csf | Transistor a effet de champ, procede de fabrication de celui-ci, et amplificateur comprenant un tel transistor |
EP0030178A3 (de) * | 1979-12-04 | 1981-07-01 | Thomson-Csf | Feld Effekt Transistor und Herstellung Verfahren |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2703877C2 (de) | MIS-Transistor von kurzer Kanallänge und Verfahren zu seiner Herstellung | |
DE1614283C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2212049C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors | |
DE2214935C2 (de) | Integrierte MOS-Schaltung | |
DE19533956C2 (de) | Leistungshalbleitervorrichtung | |
DE2241600A1 (de) | Hochspannungs-p-n-uebergang und seine anwendung in halbleiterschaltelementen, sowie verfahren zu seiner herstellung | |
DE4015067C2 (de) | Transistor mit permeabler Basis | |
DE2133979C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2833068C2 (de) | ||
DE1614300B2 (de) | Feldeffekttransistor mit isolierter Steuerelektrode | |
DE3038571A1 (de) | Zenerdiode | |
DE2724165A1 (de) | Oberflaechen-feldeffekttransistorvorrichtung | |
DE2460682A1 (de) | Halbleitervorrichtung | |
EP1003218A1 (de) | Halbleiteranordnungen mit einer Schottky-Diode und einer Diode mit einem hochdotierten Bereich und entsprechende Herstellungsverfahren | |
DE2444489A1 (de) | Halbleiteranordnung und verfahren zu ihrer herstellung | |
DE2824026A1 (de) | Verfahren zum herstellen eines sperrschicht-feldeffekttransistors | |
DE1439758C3 (de) | Verfahren zur Herstellung von Transistoren | |
DE4445565A1 (de) | Säulen-Bipolartransistor und Verfahren zu seiner Herstellung | |
DE1489193C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE1589915B2 (de) | Hochspannungsgleichrichter | |
DE1614250B2 (de) | Halbleiteranordnung mit gruppen von sich kreuzenden verbindungen | |
DE2639799C2 (de) | Halbleiterverbundanordnung | |
DE3752215T2 (de) | Verfahren zur Herstellung der Statischen Induktionstransistoren mit isoliertem Gatter in einer eingeschnitteten Stufe | |
DE2737503A1 (de) | Feldeffekttransistor mit interdigitalstruktur und verfahren zu seiner herstellung | |
DE3107909A1 (de) | Feldeffekt-halbleiterbauelement und verfahren zu seiner herstellung |