JPS6022833B2 - バケツト・ブリゲ−ド装置 - Google Patents

バケツト・ブリゲ−ド装置

Info

Publication number
JPS6022833B2
JPS6022833B2 JP53039807A JP3980778A JPS6022833B2 JP S6022833 B2 JPS6022833 B2 JP S6022833B2 JP 53039807 A JP53039807 A JP 53039807A JP 3980778 A JP3980778 A JP 3980778A JP S6022833 B2 JPS6022833 B2 JP S6022833B2
Authority
JP
Japan
Prior art keywords
region
drain
diffusion region
bbc
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53039807A
Other languages
English (en)
Other versions
JPS5410685A (en
Inventor
ビクタ−・エム・シ−ミ
ドナルド・エイ・ソ−ダ−マン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5410685A publication Critical patent/JPS5410685A/ja
Publication of JPS6022833B2 publication Critical patent/JPS6022833B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823406—Combination of charge coupled devices, i.e. CCD, or BBD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0733—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L27/1055—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components comprising charge coupled devices of the so-called bucket brigade type

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置及びその製造方法に関し、更に具体
的には、バケット・ブリゲード装置及びその製造方法に
関する。
バケット・ブリゲード回路は容量性貯蔵接続点を相互接
続する一連のスイッチング・トランジスタの１つの置き
のトランジスタのゲートを複数相のクロック・パルスで
駆動するようにしたものである。
バケット・ブリゲード回路はＦＥＴ技術を用いると、構
造及び製造の簡単なバケット・プＩＪゲード・セルを簡
単に実施できる。２進情報の単位を表わす電圧（電荷）
信号は一連のＦＥＴバケット・ブリゲード・セルの最初
のセルのゲートに与えられる。
最初のバケット・ブリゲード・セルのゲートにクロツク
・パルスが現われると、このクロック・パルスは前に回
復されているドレィン接続点にブートストラップ作用を
与えてＦＥＴに電流を流し、最初のセルと第２のセルの
間の貯蔵容量に２進情報単位を転送する。その後、第２
のバケット・ブリゲード・セルのゲードにクロツク・パ
ルスが現われると、最初のセルと第２のセルの間の容量
性接続点に貯蔵された２進情報単位は第２のセルと第３
のセルの間の前に回復されている容量性接続点へ第２の
セルを介して転送される。このように、直列的な貯蔵、
信号の転送あるいは信号処理動作を行なうのに２相クロ
ツクを用いて、電圧（電荷）信号を一統きのバケット・
ブリゲード・セルを通して転送することができる。この
動作は第ｌｄ図に概略的に示されている。各転送を行な
うためには、伝搬電荷を持たない空のセルが必要であり
、この空のセルは情報の流れと反対方向に伝搬される形
になる。従って、２相クロックではＮビットの情報を貯
蔵するのに州個のセルが必要である。多相（Ｍ相）ク。
ックではＮビットの情報を貯蔵するのに必要なセルの数
が（偽）肌妙する。良好なバケット・ブリゲード・セル
をつくるときは、種々の特質あるいは条件を満たすよう
に設計する必要がある。
バケット・ブリゲード・セルは孤立的に用いられず鎖状
構成にされるから、セルは小さな寸法を持ち且つ高密度
集積回路で容易に製造できるものでなければならない。
多くの用途では長いセル鎖が必要となるから、各セルの
転送効率が高くなければならず且つ２進０信号の転送効
率と２進１信号の転送効率に差があってはならない。バ
ケット・ブリゲード・セル（以下ＢＢＣという）の従来
の典型的な構成は第ｌａ図に示されており、第ｌｂ図及
び第ｌｃ図は夫々第ｌａ図の糠ｌｂ、線ｌ ｃに沿った
断面図である。
このＢＢＣは金属ゲート型のものであり、この場合は、
自己整列したゲートを持たないが、多結晶シリコンを利
用した自己整列型ゲートのＦＥＴ装置よりも簡単な方法
で製造できるため、より平面的な表面を与えて一層微細
な解像度の写真製版を行なうことができる。この従来の
ＢＢＣは第ｌｂ図に示すように、Ｐ型半導体基板２の集
積回路の一部として形成され、そして容量性貯蔵接続点
として働くＮ十型拡散領域４を有する。厚い酸化物層６
′の下にはＮ＋型拡散領域４′があり、その右側の部分
はゲート電極１２を有するバケット・ブリゲード・セル
のソースとして働き、その左側の部分はこのバケット・
プリゲード・セルの左側のバケット・ブリゲード・セル
のドレィンとして働く。一般に、第１図ｂ図に示すよう
な従来のＢＢＣは隣接するＢＢＣのゲート電極１２と１
４を分離するように働く厚い二酸化シリコン層６，６′
を有する。厚い二酸化シリコン層６，６′の凧には薄い
二酸化シリコン層が形成されており、これは典型的には
厚さ５０一１０００Ａ程度の比較的薄い部分８と、通常
１０００〜１５００△程度の厚さを持つ比較的厚い部分
１ ０とからなっている。ＢＢＣのゲート金属１２は薄
い二酸化シリコン層８、１０の上に形成される。′ゲー
ト電極１２の下の酸化物が領域６′と８の間の領域３で
厚さを変えられているのは、ゲート電極１２とソース拡
散領域４′の間の寄生容量結合を減じるためである。実
際の装置でも、種々の論理動作や入／出力動作を行なう
必要があるため、同じＬＳＩチップ上にＢＢＣ鎖だけで
なく、このような寄生容量の減じられたＦＥＴ論理装置
を一緒に設ける必要がある。厚い領域３を形成する従来
の方法は、拡散領域４′のような高度にドーブされたシ
リコンの酸化速度が大きいということを利用している。
しかしこの方法による場合は、拡散領域４上にも対応す
る厚い酸化物層１０が成長し、ゲート電極１２と拡散領
域４の間に形成される電荷貯蔵容量が小さくなるため、
この方法はＢＢＣ鎖の素子としてＦＥＴ装置を用いる場
合に問題となる。ＢＢＣの容量性貯蔵部は一般に薄い酸
化物１０の部分に位置し、ＢＢＣの電界効果スイッチン
グ部は一般に薄い酸化物層８の部分に位置する。
従ってこの従来のＢＢＣでは、上述したような問題が生
じる。しかしながら、従釆は、同じにチップ上に厚さの
違う酸化物を用いたＦＥＴ論理装置とバケット・ブリゲ
ード装置の両方を設け、単位面積当りの容量を最大にす
るようにＢＢＣの容量性貯蔵部の二酸化シリコンの厚さ
を最小にし且つ同時にソースへの容量性結合を最小にす
るように領域３の酸化物の厚さを最大にするという問題
を認識しておらず、又解決してもいなかった。第ｌｄ図
のＢＢＣ鎖に沿って第荷伝搬が行なわれるのは容量のプ
ートストラップ動作の結果であり、接続点から接続点へ
伝搬される電荷の大きさはゲ‐ト・ソース容量Ｃ鱗の大
きさとゲートードレィン容量Ｃｇｄの大きさの差の関数
である。ＧｇｄがＣｇｓに比べて大きくなればなるほど
、転送される電荷が大きくなる。特定の用途で所定の検
出可能な出力信号を得るためにはＢＢＣ当りの最小容量
というものが必要になるから、セルはこの容量の要件を
満たすような大きさの面積にされなければならない。第
ｌａ図−第ｌｃ図に代表されるような従来のＢＢＣに伴
う他の問題はＢＢＣの構成素子に自己整列性がないこと
であり、そのため、拡散領域４とゲート酸化物の間には
整列誤差を吸収するに充分なスペースＸ（第ｌａ図）を
設けねばならず、設計者は隣接するＢＢＣ鎖相互間の分
離中Ｙを大きくする必要にせまられる。
従来のＢＢＣと関連するもう１つの問題は同じＢＢＣ鎖
の隣接セルが互いに接近したときに、チャネル短縮効果
（ｃｈａｎｎｅｌｓｈｏｎｅｎｉｎｇｅＨｅｃｔｓ）が
生じることである。
拡散領域４は拡散領域４と４′の間のチャネル領域に臨
む所で基板に深く延びているため、拡散領域４，４′の
間の分離長Ｌが短くなると、薄い酸化物層８の下のＦＥ
Ｔ構造のスレショルド電圧が拡散領域４と４′の間の電
圧差の大きさに敏感になる。そのため、装置のスレシヨ
ルド電圧従って電荷転送効率が２進１の信号と２進０の
信号とで異なってしまう。スレッショルド電圧及び電荷
転送効率が転送される信号の論理値に依存するため、長
いＢＢＣ鎖では転送される信号に劣化が生じる。従って
本発明の目的はバケット・ブリゲード装置の回路密度を
高めることである。
他の目的はバケット・ブリゲード装置のスレショルド電
圧の、ソースードレイン電圧の大きさに対する感度を減
じることである。
他の目的はバケット・ブリゲード装置ゲートーソースの
オーバラップ容量を最４・にし且つゲートードレィンの
オーバラップ容量を最大にすることである。
他の目的はバケット・ブリゲード装置のチャネル短縮の
問題を軽減することである。
他の目的は同じＩＣチップ上に、寄生容量の減じられた
ＦＥＴ論理装置と、単位面積当りのゲートードレィン容
量が最大のバケット・ブリゲード装置とを設けることで
ある。
本発明は電荷転送セルを形成するようにＭＯＳコンデン
サＭＯＳＦＥＴを一体化したバケット・ブリゲード装置
の構造及びその製造方法を提供する。
ＦＥＴ装置のＰ型チャネル領域の一部に、ドレィン拡散
と直列接続された薄いＮ型領域がイオン注入される。こ
の構造によると、セルの電荷転送効率が上がり、ソース
ードレイン電圧に対するスレショルド電圧の感度が低く
なる。装置のゲートはドレィンと充分にオーバラツプし
ソースと最小限しかオーバラップせず、そして単位面積
当りのゲ−トードレィン容量ゲート領域全体に一様な薄
い酸化物層を設けることによって最大にされる。従って
、単位面積当りのゲートードレィン容量を最大にしたバ
ケット・ブリゲード装置を、寄生容量の軽減されたＦＥ
Ｔ論理装置と共に同じＩＣチップ上に形成することがで
きる。次に本発明の良好な実施例について説明する。
バケット・ブリゲード装置で最適な性能を得るためには
、ゲートとドレインのオーバラツプ容量が最大にされ且
つゲートーソース及び拡散領域−基板の寄生容量が最小
にされるべきである。加えて、ＦＥＴのスレショルド電
圧に関係のある電流−電圧特性は、ドレィンーソース電
圧と無関係であるべきであり、且つ低い動作周波数と高
い動作周波数で最大の転送効率を得るため高いオン状態
コンダクタンスを持つべきである。更に、バケット・ブ
リケード装置の構造は最適なビット密度と半導体チップ
歩どまりに応じた最小間隔で可能な限り小さな面積に実
装できるものでなければならない。第２ａ図−第２ｃ図
に示すＢＢＣはこれらの基準のすべてを満たすものであ
る。第２ａ図は本発明の実施例の平面図であり、イオン
注入されたドレィン延部を持つ改良されたＢＢＣを示し
ている。第２ｂ図、第２ｃ図は夫々第２ａ図の線２ｂ、
線２ｃに沿った断面図である。第２ｄ図は第２ａ図の装
置の概略回路図である。この改良されたＢＢＣでは、一
様な厚さの薄い酸化物層１ １ ０を設けそしてＢＢＣ
のための容量性貯蔵接続点を形成するようにこの層１１
０を通してドレィン延部１０７をイオン注入することに
よって、容量性貯蔵領域とＦＥＴスイッチング領域を合
体させている。第２ａ図及び第２ｂ図は直列に穣縞され
たＢＢＣ鎖を示しており、第２ｃ図は隣接した１対のＢ
ＢＣ鎖の各々の１つのＢＢＣを示している。
ＢＢＣは抵抗率１．３−１．７０肌のＰ型半導体基板１
０２に集積回路素子として形成される。この低抵抗率基
板はチャネル短縮効果及び静電的フィードバック効果を
減じるのを助け、ソースードレイン鰭圧に対するスレシ
ョルド電圧の感度を下げる。ゲート電極１ １ ２を持
つ第１のＢＢＣのＮ導軍型拡散領域１０４はリン又はヒ
素を基板にドーブすることによって半導体基板表面に形
成される。第１のＢＢＣの左側に位置している第２のＢ
ＢＣの領域１０４′はＰ型基板にＮ型拡散領域として形
成され且つ拡散領域１０４と間隔をあげて設けられてい
る。そして、これらの拡散領域の間の基板領域は第１の
ＢＢＣのための容量性貯蔵接続点と第１のＢＢＣのため
のＦＥＴスイッチング装置を形成する。拡散領域１０４
，１０４′の上には厚い二酸化シリコン層１０６，１０
６′が形成される。厚い二酸化シリコン層１０６，１０
６′は拡散領域１０４，１０４′の中へ延びており、拡
散領域１０４，１０４′は略Ｕ字状の断面形状を呈して
いる。厚い二酸化シリコン層１０６，１０６′の間の基
板表面領域には一様な厚さの薄い酸化層１１０が形成さ
れている。酸化層１１０と厚い酸化層１０６′，の間の
変わり目の酸化物領域１０９はゲート電極１１２とソー
ス１０４′の間の寄生容量を減じるため酸化物層１１０
よりも厚くされている。ドレィン延部１０７は薄い酸化
物層１１０を通してリン又はヒ素の如きＮ型ドーバント
をイオン注入することによって形成される。ドレィン延
部１０７は、領域１０４と１０４′の間の一部の領域に
延び、このドレィン延部１０７と領域１０４′の間に基
板の導電型と濃度を持つチャネル領域１０５を与えるよ
うに形成される。イオン注入によって形成されたドレィ
ン延部１０７の厚さは基板表面から拡散領域１０４，１
０４′の深さよりも薄く、約５００−２０００△の範囲
にある。ゲート電極１ １ ２を持つＢＢＣでは、厚い
酸化物層１０６，１０６′の中心間間隔（セル周期の間
隔）が２０山の場合、基板表面からの拡散領域１０４の
深さは約１．９〃、ドレィン延部１０７の深さは約１０
００Ａ、延部１０７の長さは約８仏、チャネル領域１０
５の長さは約５〃、基板表面からの厚い酸化物層１０６
の深さは約３０００Ａ、薄い酸化物層１１０の厚さは約
５００人である。
薄い酸化物層１１０の上に金属ゲート１１２が形成され
、そして第２ａ図−第２ｃ図の構造体が形成される。第
２ａ図−第２ｃ図に示されている改良されたＢＢＣを製
造する方法は第３３図−第３ｅ図に示されている。先ず
第３ａ図に示すように、抵抗率１．５０弧のＰ型シリコ
ン基板１０２を用意し、普通の熱酸化法によって厚さａ
約３０００Ａの最初の酸化物層貝０ち二酸化シリコン層
１３０を成長させる。次に酸化物層１３０‘こ開孔１３
２、１３４を形成する。酸化物層１３０及び窓関孔１３
２，１３４の上に、８７０ｏｏの温度で約２５分間、５
モル％のりン・シリケート・ガラスを付着又は成長させ
ることによってソース拡散領域１０４，１０４′を形成
する。続いて蒸気雰囲気において９００℃で約２５０分
間ソースードレィン・ドライブ。ィン・サイクルを行な
う。その結果、リン・シリケート・ガラスとソース領域
１０４，１０４′の上に熱的に成長する酸化物との厚さ
ｂは約９５００Ａである。第３ｂ図はこの時点での装置
を示し、層１３６で平面的な表面が得られるため写真製
版の解像度を上げることができる。次に写真製版エッチ
ング工程を用いて、第３ｃ図に示すように厚い酸化物構
造体１０６，１０６′を形成する。
次に９００ｏｏで約２５０分間乾式熱酸化工程を行なっ
て第３ｃ図に示す薄いゲート二酸化シリコン層１１０を
成長させる。続いて酸化物層１１０の表面上に１００△
の厚さにリン・シリケート・ガラス層を付着又は成長さ
せて１０００ｏｏで２び分間ァニールし、スレショルド
電圧安定化のためのイオン・ゲッタ作用を与える。
次の工程は、第３ｄ図に示すように、約６球ｅＶでのリ
ン・イオン注入のためのイオン注入マスクとして働く厚
さ約ｌｒのフオトレジスト層１３０を普通の方法で薄い
酸化物層１１０の一部の上と隣蟻する厚い酸化物構造体
の上に付着することである。約５００△の厚さを持つ薄
い酸化物層１１０の場合、６歌ｅＶで１び３原子／地の
リン・イオン・ビーム・ドーズを用いると、４５０℃で
１０分間アニールした後に第３ｄ図に示すＮ型ドレィン
延部１０７を得ることができる。ドレィン延部１０７に
この濃度を用いると、設計されたすべてのゲート電位及
びドレイン電位に対してＮ型を保つ。最終工程は第３ｅ
図に示すようにアルミニウム鋼の金属ゲート１１２を付
着し普通にエッチングして電極接点を形成することであ
る。第３ａ図−第３ｅ図に示す一連の製造工程の期間に
、同じＩＣチップ上に普通のＦＥＴ論理装置も形成でき
るが、このようにして得られたＦＥＴ論理装置はチャネ
ル領域と拡散領域とで酸化物の厚さが異なるため、ゲー
ト−拡散領域の容量が減じられる。
第２ｂ図のＢＢＣはソースードレィン電位の変化に対す
るスレショルド電圧の変動を最小にすることによって低
い動作周波数における転送効率を改善する。
これは２つの方法で行なわれ、先ず１つは基板の抵抗率
を下げたことによるものであり、第２はチャネルに最も
近接したドレイン部分の接合の深さをイオン注入領域１
０７の使用によって減じたことである。ドレィン−基板
又はドレィンーソース電圧が上昇するとＰＮ接合の空乏
層の中が増加し、チャネルに最も近接するドレィンの垂
直側部では、空乏層がチャネル領域へ次第に侵入してチ
ャネル長を実質的に減じる。空乏領域が拡がると、ゲー
トの下に連続的な空乏領域が形成され、その表面電荷キ
ャリア濃度はゲートの電圧に従わなくなる。これはスレ
ショルド電圧がソースードレィン電圧に敏感になったこ
とを意味し、これは短チャネル効果として考えられてい
る。基板の導電度を増すことにより、ドレィンー基板電
圧の変化に伴うドレィン空乏層の厚さの変化の割合が減
少し、これによってドレイン−基板電圧に対する有効チ
ャネル長の変化率を減少させ、ひいてはドレィン−基板
電圧に対するスレショルド電圧の感度を減少させる。
イオン注入された浅いドレィン延部１０７を設けること
により、ドレィン空乏層は浅いドレイン延部１０７を取
り囲む、基板表面に近接した領域に局限これらることに
なり、この領域ではゲートによって電荷キャリアの制御
を充分に行なうことができる。
チャネル領域におけるソースードレィン間の空乏層の合
体はもっと理想的な長いチャネルのＦＥＴにおけるよう
に表面近くで生じるから、スレショルド電圧はドレィン
ー基板又はドレィンーソースの電圧変化に対して一層敏
感でなくなる。ＢＢＣにおいては、ソースードレイン電
圧又はドレィンー基板電圧に対してスレショルド電圧が
敏感でないということは、先行する電荷信号あるし、は
後続する電荷信号の２進値に関係なく所与の２進値に対
して同じ量の電荷を一貫して転送するための不可欠であ
る。
もし前後の電荷信号に対して従属的であると、ある２進
値では貯蔵接続点に残留電荷が残されて、これが反対の
２進値に対する電荷信号と共に転送され、累積された誤
りの亀補振中が伝搬されることになる。従って、本発明
に従って基板導電率を増加させ且つイオン注入されたド
レィン延部１０７を設けることにより、低い動作周波数
におけるＢＢＣの電荷転送効率を改善できる。チャネル
長が電荷信号の走行時間を支配するような高い周波数で
も、本発明によるＢＢＣは基板導電率が高く且つ有効チ
ャンヌル長が減じられる結果としてチャネル抵抗が低く
なるため、転送効率が本質的に改善される。
第４図は２つの普通のバケット・ブリゲード装置と本発
明による改良されたバケット・ブリゲ−ド装置を用いて
、ｍＳがゼロにあるときの飽和動作モード‘こおけるド
レィンーソース電圧に対するスレショルド電圧の感度（
△ＶＴ／△Ｔｏｓ）と設計された有効チャネル長（Ｌｒ
）との関係を測定した結果を示すグラフであり、このグ
ラフによれば、１．５０肌の基板を用いイオン注入され
たドレィン延部を持つ本発明によるＢＢＣイは、１２０
瓜の基板で（０．８ム）接合を持つ従来のＢＢＣ口や２
０弧の基板で深い（２．７山）接合を持つ従来のＢＢＣ
ハに比べて、スレショルド電圧感度が大中に減少し、従
って転送損失が非常に低くなることがわかる。
第５図は本発明のバケット・プリゲード装置において２
００ＫＨｚの種々の信号レベルで測定した、段当りの転
送損失（ＴＬ／Ｓ）と有効チャネル長（Ｌム）との関係
を示している。
測定した転送損失／段はスレショルド電圧感度による損
失と他のすべての原因による損失の両方を含む。７つの
異なったチャネル長を持つ本発明による装置を、４０一
１００フエムト・クーロン（ＦＣ）（十１０‐１５クー
ロン）の範囲の異なる電荷信号振中で検査し、その結果
得られた、段当りの転送損失を測定した。
このグラフによると、電荷転送損失／段が電荷信号の振
中に依存する度合が比較的小さく、又全転送損失／セル
も、重大な信号歪を生ずることなく多数のセルを鎖状に
連結できるほどに小さいことがわかる。バケット・ブリ
ゲード装置の電荷転送効率は次の要素の関数である。
１ トラップ及び電荷の漏れによる表面準位の損失。
２ ドレィンーソース電圧によるスレショルド電圧の変
調。
３ ドレィン−基板の寄生容量。
これは、ａ 一統きのバケット・ブリゲ−ド装置に容量
性負荷をかける。
ｂ ＣＡ，？Ｂの相クロック線に容量性負荷をかける。
本発明のバケット・ブリゲード装置は上記の要素２，３
ａ，３ｂを改良することによって電荷転送効率を高める
。チャネル領域１０５（第２ｂ図）に面しているドレィ
ン延部１０７の側壁の面積が小さいから、ドレィン延部
１０７を取り囲む空乏層の厚さの変動が有効チャネル長
に与え影響が少なくなる。又第２ｂ図の面と平行なドレ
ィン延部ｌｏ７の側壁の面積が４・さし、から、ドレィ
ン延部１０７と基板１０２の間の容量性結合が減じられ
る。これらの構造的な改善により、バケット・ブリゲー
ド装置の上限カット・オフ周波数が高められ且つ電荷転
送効率が高められる。
【図面の簡単な説明】
第ｌａは従来のバケット・ブリゲード装置の平面図、第
ｌｂ図は第ｌａ図の線ｌｂに沿った断面図、第ｌｃ図は
第ｌａ図の線ｌｃに沿った断面図、第ｌｄ図は第ｌａ図
のバケット・プリゲード装置の電気回路図、第２ａ図は
本発明の第１の実施例の平面図、第２ｂ図は第２ａ図の
線２ｂに沿った断面図、第２ｃ図は第２ａ図の線２ｃに
沿った断面図、第２ｄ図は第２ａ図の装置の電気回路図
、第３ａ図、第３ｂ図、第３ｃ図、第３ｄ図、第３ｅ図
は第２ａ図のバケット・ブリゲード装置を製造する種々
の段階を示す断面図、第４図はソースードレイン電圧に
対するバケット・ブリゲード装置のスレショルド電圧の
感度と有効チャネル長の関係を示すグラフ、第５図は段
当りの転送損失と有効チャネル長の関係を示すグラフで
ある。 １０２・・・半導体基板、１０４，１０４′・・・拡散
領域、１０５・・・チャネル領域、１０６，１０６′・
・・厚い酸化物層、１０７・・・イオン注入ドレィン延
部、１１０・・・薄い酸化物層、１１２，１１４・・・
ゲート電極。 Ｆ‘Ｇ．・ｏ ＦＩＧ．ｌｂ ＦＩＧ．ＩＣ ＦＩＧ．・ｄ ＦＩＧ．２０ 弊‐ ＦＩＧ．２Ｃ ＦＩＧ．３０ ＦＩＧ．３ｂ ＦＩＧ．３ｃ ＦＩＧ．３ｄ ＦＩＧ．３０ ＦＩＧ．４ ＦＩＧ．５

Claims (1)

  1. 【特許請求の範囲】 １ 第１導電型の半導体基板と、該半導体基板に設けら
    れた第２導電型の第１拡散領域と、上記半導体基板に上
    記第１拡散領域から間隔をあけて設けられた第２拡散領
    域と、上記第１拡散領域と第２拡散領域の間にあつて、
    該第２拡散領域と直列に接続され且つ上記第１拡散領域
    との間に間隔を置いて該間隔の領域にチヤンネル領域を
    形成し、且つ上記第１拡散領域及び第２拡散領域よりも
    厚さの薄い、ドレイン領域として働くイオン注入領域と
    、上記チヤンネル領域及びイオン注入領域の半導体基板
    表面に形成された第１絶縁層と、上記第１拡散領域及び
    第２拡散領域の半導体基板表面に形成された上記第１絶
    縁層よりも厚い第２絶縁層と、上記第１絶縁層上に形成
    されたゲート導体層とより成るバケツト・ブリゲード装
    置。 ２ 特許請求の範囲第１項において、上記第１拡散領域
    及び第２拡散領域は略Ｕ字状断面領域を与えるように形
    成され、上記第２絶縁層が該Ｕ字状領域内に延びている
    バケツト・ブリゲード装置。 ３ 特許請求の範囲第１項又は第２項において、上記第
    １絶縁層の厚さが一様であり、上記イオン注入領域の厚
    さが５００−２０００Åであるバケツト・ブリゲード装
    置。 ４ 特許請求の範囲第１項、第２項又は第３項において
    、上記半導体基板の抵抗率が１，３−１．７Ωｃｍであ
    るバケツト・ブリゲード装置。
JP53039807A 1977-06-24 1978-04-06 バケツト・ブリゲ−ド装置 Expired JPS6022833B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US05/809,876 US4142199A (en) 1977-06-24 1977-06-24 Bucket brigade device and process
US809876 1977-06-24

Publications (2)

Publication Number Publication Date
JPS5410685A JPS5410685A (en) 1979-01-26
JPS6022833B2 true JPS6022833B2 (ja) 1985-06-04

Family

ID=25202400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53039807A Expired JPS6022833B2 (ja) 1977-06-24 1978-04-06 バケツト・ブリゲ−ド装置

Country Status (4)

Country Link
US (1) US4142199A (ja)
EP (1) EP0000180B1 (ja)
JP (1) JPS6022833B2 (ja)
DE (1) DE2860288D1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5534493A (en) * 1978-08-31 1980-03-11 Ibm Bucket brigade cell
US4358890A (en) * 1978-08-31 1982-11-16 Ibm Corporation Process for making a dual implanted drain extension for bucket brigade device tetrode structure
US5714754A (en) * 1994-03-04 1998-02-03 Nicholas; John Jacob Remote zone operation of lighting systems for above-ground enclosed or semi-enclosed parking structures
GB2289983B (en) 1994-06-01 1996-10-16 Simage Oy Imaging devices,systems and methods
US9029793B2 (en) * 1998-11-05 2015-05-12 Siemens Aktiengesellschaft Imaging device
US6525397B1 (en) * 1999-08-17 2003-02-25 National Semiconductor Corporation Extended drain MOSFET for programming an integrated fuse element to high resistance in low voltage process technology
US6380880B1 (en) 2001-03-30 2002-04-30 Pixim, Incorporated Digital pixel sensor with integrated charge transfer amplifier
GB0224689D0 (en) * 2002-10-23 2002-12-04 Simage Oy Formation of contacts on semiconductor substrates
EP1554760B1 (en) * 2002-10-25 2009-08-19 Ipl Intellectual Property Licensing Limited Circuit substrate and method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1244225A (en) * 1968-12-31 1971-08-25 Associated Semiconductor Mft Improvements in and relating to methods of manufacturing semiconductor devices
NL7116182A (ja) * 1971-11-25 1973-05-29
JPS5310838B2 (ja) * 1971-12-11 1978-04-17
GB1357515A (en) * 1972-03-10 1974-06-26 Matsushita Electronics Corp Method for manufacturing an mos integrated circuit
US3767983A (en) * 1972-08-23 1973-10-23 Bell Telephone Labor Inc Charge transfer device with improved transfer efficiency
US3959025A (en) * 1974-05-01 1976-05-25 Rca Corporation Method of making an insulated gate field effect transistor
US4045810A (en) * 1975-02-25 1977-08-30 General Electric Company Bucket-brigade delay line having reduced parasitic capacitances
US4078947A (en) * 1976-08-05 1978-03-14 International Business Machines Corporation Method for forming a narrow channel length MOS field effect transistor
US4065783A (en) * 1976-10-18 1977-12-27 Paul Hsiung Ouyang Self-aligned double implanted short channel V-groove MOS device

Also Published As

Publication number Publication date
JPS5410685A (en) 1979-01-26
US4142199A (en) 1979-02-27
DE2860288D1 (en) 1981-02-19
EP0000180B1 (de) 1980-12-10
EP0000180A1 (de) 1979-01-10

Similar Documents

Publication Publication Date Title
KR100265080B1 (ko) 수직 2중-게이트 전계 효과 트랜지스터 및 그 제조 방법
EP0465961B1 (en) Semiconductor device on a dielectric isolated substrate
JP3744938B2 (ja) 自己増幅ダイナミックｍｏｓトランジスタメモリセルを有する装置の製法
JP3082671B2 (ja) トランジスタ素子及びその製造方法
US7432560B2 (en) Body-tied-to-source MOSFETs with asymmetrical source and drain regions and methods of fabricating the same
KR0163759B1 (ko) 반도체장치 및 반도체기억장치
US4047215A (en) Uniphase charge coupled devices
JPH11510967A (ja) 量子ドット型ｍｏｓトランジスタおよびその製造方法
JPH07202216A (ja) Ｍｏｓトランジスタを有する集積回路装置の製造方法
US6441434B1 (en) Semiconductor-on-insulator body-source contact and method
US10026821B2 (en) All-around gate field-effect transistor
US5053347A (en) Amorphous silicon thin film transistor with a depletion gate
US4005450A (en) Insulated gate field effect transistor having drain region containing low impurity concentration layer
JPS6022833B2 (ja) バケツト・ブリゲ−ド装置
JP3965027B2 (ja) トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法
US4484209A (en) SOS Mosfet with thinned channel contact region
US5907777A (en) Method for forming field effect transistors having different threshold voltages and devices formed thereby
KR100226874B1 (ko) 감소된 게이트 용량을 갖는 mosfet구조체 및 그 형성방법
US4099317A (en) Method for fabricating self-aligned CCD devices and their output self-aligned MOS transistors on a single semiconductor substrate
US4358890A (en) Process for making a dual implanted drain extension for bucket brigade device tetrode structure
US6525381B1 (en) Semiconductor-on-insulator body-source contact using shallow-doped source, and method
US4171229A (en) Improved process to form bucket brigade device
US6373103B1 (en) Semiconductor-on-insulator body-source contact using additional drain-side spacer, and method
JPH0883892A (ja) 半導体装置及びその製造方法
JPH11168202A (ja) メモリセルおよび該メモリセルを形成する方法