NO161350B

NO161350B - PROCEDURE AND CIRCUIT FOR TRANSMISSION AND RECEIVING DIGITAL INFORMATION SIGNALS.

Info

Publication number: NO161350B
Application number: NO830204A
Authority: NO
Inventors: Dieter Stark; Hermann Wilhelm Werner Korte
Original assignee: Telefunken Fernseh & Rundfunk
Priority date: 1982-01-22
Filing date: 1983-01-21
Publication date: 1989-04-24
Also published as: DK19183A; NO161350C; NO830204L; SG64788G; CA1212723A; DK161234B; DE3363107D1; DK19183D0; JPS58131767A; EP0084787B1; DK161234C; ATE19450T1; DE3201934A1; EP0084787A1

Abstract

1. System for the transmission and reception of digital information signals, especially for the digital transmission of sound by way of satellites, in which the data sequences are arranged following one another in time a block and in which in the receiver the block is divided in two timewise parallel part blocks (A, B) representing the data sequences, characterized in that each part block (A, B) exhibits a synchronisation word of an equal or equivalent type of equal length, that for the time recognition and if necessary for the compensation of the phase position of the part blocks (A, B) a correlator (3, 5, 7; 4, 6, 8; 3, 7, 14, 15, 44, 47-52) is used for each part block, that for the synchronisation code words are used which exhibit an unequivocal maximum of their autocorrelation function for the instant T = O, and that the auto correlation function for all instants T Not = O is effectively minimal.

Description

Oppfinnelsen angår en fremgangsmåte og en kretsanordning for digital informasjonssignaloverføring, særlig for digital overføring via satellitter, i overensstemmelse med innledningen til henholdsvis krav 1 og krav 5. The invention relates to a method and a circuit device for digital information signal transmission, in particular for digital transmission via satellites, in accordance with the introduction to claim 1 and claim 5 respectively.

Ved en bit-seriemessig dataoverføring blir de av kodeord bestående datablokker, nemlig rammer og eventuelt delrammer, periodisk gjentatt. For å kunne dekode datablok-kene på riktig måte, er det nødvendig å identifisere eller gjenkjenne rammens tidsstilling. Ved anvendelse av selvsynkroniserende koder økes overføringens båndbredde på grunn av øket redundanskrav. En såkalt komma-kode unngår en nevneverdig økning av båndbredden. Spesielt ved en 4-fåsers CPSK-modulasjon sikres dataregenereringen ved hjelp av en komma-kode på grunn av rammestrukturen. In a bit-serial data transfer, the data blocks consisting of code words, namely frames and possibly sub-frames, are periodically repeated. In order to be able to decode the data blocks correctly, it is necessary to identify or recognize the time position of the frame. When using self-synchronizing codes, the transmission bandwidth is increased due to increased redundancy requirements. A so-called comma code avoids a significant increase in bandwidth. Especially with a 4-phase CPSK modulation, the data regeneration is ensured by means of a comma code due to the frame structure.

CPSK står for "coherent phase shift keying", CPSK stands for "coherent phase shift keying",

dvs. koherent faseskiftnøkling. i.e. coherent phase shift keying.

Hver overføringsblokk av det digitale signal inneholder derved et foranstilt kodeord, synkronordet, som tjener til synkronisasjonsgjenkjennelse. Deretter følger vanligvis en rekkefølge av datakodeord som også inneholder prøveinfor-masjoner. Each transmission block of the digital signal thereby contains a prefixed code word, the synchronization word, which serves for synchronization recognition. This is usually followed by a sequence of data code words which also contain sample information.

I den overføringsvei som skal betraktes, kan det opptre tidsfeil og amplitudefeil. Ved taktregenereringen forårsaker tidsfeil såkalte "bitslips". Amplitudefeil, dvs. bitinverteringer, forfalsker data og synkroniseringsord. In the transmission path to be considered, time errors and amplitude errors can occur. During beat regeneration, timing errors cause so-called "bit slips". Amplitude errors, i.e. bit inversions, falsify data and sync words.

Ved anvendelsen av en 4-fasers CPSK-modulasjon er det nød-vendig å kompensere for fasemodulasjonens flertydighet ved dataregenereringen. Det er fra litteraturen kjent synkroniseringsord (Barker, Maury) ved hvilke et lite antall bitfeil i et synkroniseringsord ikke skader synkronordgjenkjennelsens entydighet. When using a 4-phase CPSK modulation, it is necessary to compensate for the ambiguity of the phase modulation during data regeneration. Synchronization words are known from the literature (Barker, Maury) in which a small number of bit errors in a synchronization word do not damage the uniqueness of the synchronization word recognition.

Fra DE patentskrift 3 013 554 er det kjent et digitalt signaloverføringssystem ved hvilket synkronord overføres og bearbeides i serie i en eneste datastrøm. From DE patent 3 013 554, a digital signal transmission system is known in which synchronous words are transmitted and processed in series in a single data stream.

Det blir der benyttet to komparatorer som ikke arbeider samtidig og som undersøker datastrømmen med henblikk på de for-skjellige synkronord. En faseflertydighet kan ikke fjernes med denne metode. Two comparators are used there which do not work simultaneously and which examine the data stream with a view to the different synchronous words. A phase ambiguity cannot be removed with this method.

Fra NO patentskrift 152 478 er det kjent en synkroniseringsanordning for et tidsmultiplekssystem ved hvilket datastrømmen for identifikasjon av rammegjenkjen-ningsordet først innskrives i serie i et mottagningsskiftre-gister og deretter med mindre takthastighet overføres i parallell fra mottagningsskiftregisteret til ytterligere skiftregistre• Derved skal kretsanordningen på tross av høye hastigheter ved databearbeidelsen og den med denne forbundne, elektriske, ytelsesintensive logikk være enklest mulig oppbygget, slik at lite strøm forbrukes. Den kjente kretsanordning er konstruert bare for gjenkjennelse av et rammegjenkjenningsord for én ramme. Det forekommer ikke delrammer eller underrammer ved hvilke en innbyrdes fasefor-skyvning kunne opptre. From NO patent 152 478 a synchronizing device for a time multiplex system is known, whereby the data stream for identification of the frame recognition word is first written in series in a reception shift register and then with a lower clock speed is transferred in parallel from the reception shift register to further shift registers. of high speeds in the data processing and the connected, electrical, performance-intensive logic must be as simple as possible, so that little power is consumed. The known circuitry is designed only to recognize a frame recognition word for one frame. There are no sub-frames or sub-frames in which a mutual phase shift could occur.

Formålet med oppfinnelsen er å forbedre identifi-seringen eller gjenkjennelsen av datastrømmens tidsstilling ved et system for digital informasjonssignaloverføring, The purpose of the invention is to improve the identification or recognition of the time position of the data stream in a system for digital information signal transmission,

og å kompensere for innvirkningen av tidsfeil, amplitudefeil og faseflertydighet. and to compensate for the impact of timing error, amplitude error and phase ambiguity.

Ovennevnte formål oppnås med en fremgangsmåte The above purpose is achieved with a method

som er kjennetegnet ved de karakteriserende trekk som er angitt i krav 1. Det angitte formål oppnås også med en kretsanordning som er kjennetegnet ved de karakteriserende trekk som er angitt i krav 5. Fordelaktige utførelsesformer av fremgangsmåten og kretsanordningen ifølge oppfinnelsen er angitt i de avhengige krav. which is characterized by the characterizing features stated in claim 1. The stated purpose is also achieved with a circuit device which is characterized by the characterizing features stated in claim 5. Advantageous embodiments of the method and the circuit device according to the invention are stated in the dependent claims .

Ved anvendelse av fremgangsmåten og kretsanordningen ifølge oppfinnelsen gjenkjennes rammens tidsstilling med tilstrekkelig sikkerhet. Lengden av synkroniseringsordet er forholdsvis kort i forhold til delrammelengden, og den dermed forbundne redundans er minimal. Synkroniseringsordene er valgt slik at et bortfall av synkroniseringen opptrer vesentlig mer sjelden i informasjonen enn ukorriger-bare feil. When using the method and circuit arrangement according to the invention, the time position of the frame is recognized with sufficient certainty. The length of the synchronization word is relatively short in relation to the subframe length, and the associated redundancy is minimal. The synchronization words have been chosen so that a loss of synchronization occurs significantly more rarely in the information than uncorrectable errors.

For gjenkjennelse eller identifisering av synkroniseringsordene på mottagningssiden må ordene betraktes i en utmerket tidsstilling i korrelatorer. I den uforskjøvne stilling av autokorrelasjonsfunksjonen, dvs. for tidspunktet T=0, inneholder synkroniseringsordene ifølge oppfinnelsen et utpreget maksimum. For alle tidspunkter Tyo er autokorrelasjonsfunksjonen beløpsmessig minimal. For recognition or identification of the synchronization words on the receiving side, the words must be viewed in excellent timing in correlators. In the unshifted position of the autocorrelation function, i.e. for time T=0, the synchronization words according to the invention contain a distinct maximum. For all times Tyo, the autocorrelation function is minimal in terms of amount.

En CPSK-modulasjon oppviser en fase-flertydighet. Dette kan føre til at synkroniseringsordet ankommer til mottakeren i invertert stilling. Synkroniseringsordene oppviser derfor for alle tidspunkter T^O en meget liten forskjell mellom autokorrelasjonsfunksjon og invertert autokorrelasjonsfunksjon, slik at synkroniseringsordene gjenkjennes med sikkerhet også i invertert stilling. A CPSK modulation exhibits a phase ambiguity. This can cause the synchronization word to arrive at the receiver in an inverted position. The synchronization words therefore show for all times T^O a very small difference between the autocorrelation function and the inverted autocorrelation function, so that the synchronization words are recognized with certainty also in the inverted position.

CPSK-demodulasjonens flertydighet kan kompenseres ved hjelp av utnyttelse av den i mottakeren dannede korrela-sjonsfunksjon mellom det lagrede og det mottatte synk-ord. Rammebegynnelsens tidsstilling blir ved hjelp av resulta-tet av den i korrelatoren bestemte verdi og en etterinn-koplet terskelverdilogikk bestemt i den utstrekning at The ambiguity of the CPSK demodulation can be compensated by using the correlation function formed in the receiver between the stored and the received sync word. The time position of the start of the frame is determined with the help of the result of the value determined in the correlator and a subsequently connected threshold value logic to the extent that

de fra begge korrelatorer avledede styresignaler tilføres til en logikkopling som avleses eller avhøres i et definert tidsvindu. the control signals derived from both correlators are supplied to a logic connection which is read or interrogated in a defined time window.

For korreksjon av tidsfeil, som kan føre til en bitslip, foreslås det at krysskorrelasjonsfunksjonen prøves For correction of timing errors, which can lead to a bit slip, it is suggested that the cross-correlation function be tried

i et ubetydelig utvidet tidsvindu. På grunnlag av stillingen av krysskorrelasjonsfunksjonens maksimum innenfor dette tidsvindu kan det umiddelbart sluttes angående opptreden og stør-relse av en bitslip, og korrigeres for den neste ramme. in an insignificantly extended time window. On the basis of the position of the maximum of the cross-correlation function within this time window, it can be immediately concluded regarding the occurrence and size of a bit slip, and corrected for the next frame.

For dette formål må krysskorrelasjonsfunksjonen for tidspunktet T=0 være beløpsmessig større enn krysskorrelasjons-funks jonen for tidspunkter T^O. Dette er imidlertid bare mulig opp til et maksimalt antall bitfeil i synkroniseringsordet. Det maksimalt tillatelige antall bitfeil er desto større jo lenger synkroniseringsordet velges. Mellom de to krav til mindre redundans og høyere restfeilsannsynlighet ble det avledet et gunstig kompromiss. For this purpose, the cross-correlation function for time T=0 must be greater in amount than the cross-correlation function for times T^O. However, this is only possible up to a maximum number of bit errors in the synchronization word. The maximum permissible number of bit errors is the greater the longer the synchronization word is selected. Between the two requirements for less redundancy and higher residual error probability, a favorable compromise was derived.

Ved hjelp av synkronordene kan Using the synchronic words can

det ved en lengde av synkronordet på 16 biter tillates opp til 3 vilkårlige bitfeil i et synkronord uten at synkronordgjenkjennelsens entydighet går tapt. Når vindusbredden for prø-ving av synkronordet beløper seg til mer enn 1 bit, må det with a length of the synchronizing word of 16 bits, up to 3 arbitrary bit errors are permitted in a synchronizing word without losing the uniqueness of the synchronizing word recognition. When the window width for testing the synchronous word amounts to more than 1 bit, it must

tas hensyn til at synkronordet kan være forfalsket på grunn av bitfeil som er fremkalt på grunn av den forstyrrede kanal og på grunn av nærliggende data. account is taken of the fact that the sync word may be falsified due to bit errors induced due to the disturbed channel and due to nearby data.

Med synkroniseringsordene kan With the sync words can

det ved en vindusbredde på fem taktskritt ved hjelp av en terskelverdilogikk gjenkjennes bitslips på opp til + 2 taktskritt, og tidsforskyvningen kan oppheves. For å oppfylle det kriterium at synkroniseringsbortfall skal opptre vesentlig mer sjelden enn den maksimale, tillatelige restfeilsannsynlighet for ikke korrigerbart forfalskede informasjoner forutbestemmer, blir det ved en oppdeling av hovedrammen i to delrammer (bitplan A og B) for synkronisering i begge delrammer foreslått å anordne et likt eller ekvivalent mønster med den samme lengde. Med en respektiv korrelator for delrammene A og B kan begge synkronord prøves samtidig, og ut fra dette kan rammens tidsstilling gjenkjennes og fasemodulasjonens flertydighet kan oppheves. Ved anvendelse av denne metode for rammesynkronisering opptrer synkroniseringsfeil først når begge synkroniseringsord er forstyrret av fire bitfeil. with a window width of five clock steps, bit slips of up to + 2 clock steps are recognized using a threshold value logic, and the time shift can be canceled. In order to fulfill the criterion that loss of synchronization should occur significantly less often than the maximum permissible residual error probability for uncorrectably falsified information predetermines, it is proposed to arrange a similar or equivalent pattern with the same length. With a respective correlator for sub-frames A and B, both synchronous words can be tested simultaneously, and from this the time position of the frame can be recognized and the ambiguity of the phase modulation can be eliminated. When using this method for frame synchronization, synchronization errors only occur when both synchronization words are disturbed by four bit errors.

Oppfinnelsen skal beskrives nærmere i det følgende The invention shall be described in more detail below

i forbindelse med et utførelseseksempel under henvisning til tegningene, der fig. 1 viser et blokkskjerna for utnyttelse av synkroniseringsordene i delrammene A og B, fig. 2 viser et blokkskjerna for bestemmelse av krysskorrelasjonsfunksjonen, fig. 3 viser en gaffelkopling, fig. 4 viser en tabell, fig. 5 viser en kopling for stillingsbestemmélse av synkroniseringsordet, og fig. 6 viser en forløpsstyring. in connection with an exemplary embodiment with reference to the drawings, where fig. 1 shows a block core for utilizing the synchronization words in the subframes A and B, fig. 2 shows a block core for determining the cross-correlation function, fig. 3 shows a fork coupling, fig. 4 shows a table, fig. 5 shows a connection for determining the position of the synchronization word, and fig. 6 shows a progress control.

Fig. 1 viser et blokkskjema for gjenkjennelse eller identifisering av synkroniseringsordene. Det til klemmen 1 ankommende signal tilføres til en 4-fase-demodulator 2 (CPSK). Datastrømmen er oppdelt i to bitplan A og B. Da demodula-sjonen i CPSK-demodulatoren 2 er flertydig., kan signalene A, B opptre invertert eller ikke-invertert, dvs. for hvert bitplan finnes to muligheter. Dataene i hvert bitplan tilføres til et respektivt skiftregister (SR) 3 hhv. 4. Ved sammen-likning av de i skiftregisteret 3, 4 innlesté data med det ved hjelp av en koplingsanordning 44 (fig. 2) fastkablede synkronord dannes krysskorrelasjonsfunksjonen (KKF) i trinnet 5 hhv. 6. Trinnene 5 og 6 er lagringsenheter som er oppdelt i to deler. Ved addisjon av innholdene av de oppropte adresser til lagrene i addisjonstrinnene 7 hhv. 8 kan den aktuelle verdi av krysskorrelasjonsfunksjonen bestemmes. På grunnlag av en innmatet krysskorrelasjonsverdi avgjør en etterfølgende terskelverdilogikk 9 hhv. 10 om synk-ordet eller dettes invertering eller ikke noe synk-ord er blitt mottatt. I trinnet 11 blir synkronordets tidsstilling bestemt og den interne rammetakt eventuelt justert. Det kan likeledes bestemmes om deldatastrømmene A og B er blitt mottatt i invertert, ikke-invertert og/eller forvekslet stilling. Ved hjelp av gaffelkoplingen 12 blir deldatastrømmene eventuelt korrigert. Fig. 1 shows a block diagram for recognition or identification of the synchronization words. The signal arriving at terminal 1 is fed to a 4-phase demodulator 2 (CPSK). The data stream is divided into two bit planes A and B. As the demodulation in the CPSK demodulator 2 is ambiguous, the signals A, B can appear inverted or non-inverted, i.e. for each bit plane there are two possibilities. The data in each bit plane is supplied to a respective shift register (SR) 3 or 4. By comparing the data read into the shift register 3, 4 with the synchronous word hardwired by means of a coupling device 44 (Fig. 2), the cross-correlation function (KKF) is formed in step 5 or 6. Steps 5 and 6 are storage devices that are divided into two parts. When adding the contents of the called-up addresses to the stores in the addition steps 7 or 8, the actual value of the cross-correlation function can be determined. On the basis of an entered cross-correlation value, a subsequent threshold value logic determines 9 or 10 whether the sync word or its inversion or no sync word has been received. In step 11, the time position of the synchronous word is determined and the internal frame rate adjusted if necessary. It can likewise be determined whether the partial data streams A and B have been received in an inverted, non-inverted and/or confused position. By means of the fork connection 12, the partial data streams are possibly corrected.

Fig. 2 viser et koplingsskjerna av en krets for bestemmelse av krysskorrelasjonsfunksjonen. Datastrømmen ankommer fra klemmen 13 i serie til skiftregisteret 3. På Fig. 2 shows a switching core of a circuit for determining the cross-correlation function. The data stream arrives from terminal 13 in series to shift register 3. On

de parallelle utganger fra skiftregisteret 3 ligger en bit-rekkefølge på 16 biter. Respektive 8 biter av det på de parallelle utganger fra skiftregisteret 3 liggende dataord blir over eksklusiv-ELLER-porter 47-49 hhv. 50-52 sammen-liknet med det tilsvarende delkodeord av synkroniseringsordet. Utgangene fra eksklusiv-ELLER-portene er koplet til et pro-grammerbart leselager (PROM) 14 hhv. 15. Det aktuelle på de åtte utganger fra eksklusiv-ELLER-portene 47 - 49 hhv. 50 - 52 liggende datamønster angir en adresse i PROM-koplingskretsene 14 eller 15. Innholdet av de oppropte lagrings-steder i PROM-koplingskretsene 14 og 15 tilføres til et addisjonsledd 7. Alt etter det kodeord som er til stede på utgangene fra skiftregisteret 3, blir det i PROM-koplingskretsene 14 og 15 oppropt bestemte adresser som binært kodet opproper et lagerinnhold mellom -4 og +4 som svarer til det aktuelle antall overensstemmelser. Addisjonen i addisjonsleddet 7 gir verdien av krysskorrelasjonsfunksjonen (-8 til +8). De to biter med høy verdi av lagerinnholdene som er til stede på utgangene fra PROM-koplingskretsene 14 og 15, tilføres til en eksklusiv-ELLER-port 16. Utgangen fra eksklusiv-ELLER-porten 16 såvel som plassen med høyest verdi på the parallel outputs from the shift register 3 are in a bit order of 16 bits. Respective 8 bits of the data words located on the parallel outputs from the shift register 3 become over exclusive-OR gates 47-49 respectively. 50-52 compared with the corresponding part code word of the synchronization word. The outputs from the exclusive-OR gates are connected to a programmable read-only memory (PROM) 14 or 15. The relevant on the eight outputs from the exclusive-OR gates 47 - 49 respectively. 50 - 52 horizontal data pattern indicates an address in the PROM connection circuits 14 or 15. The contents of the called-up storage locations in the PROM connection circuits 14 and 15 are supplied to an adder 7. Depending on the code word present at the outputs of the shift register 3, in the PROM connection circuits 14 and 15 certain addresses are called up which, in binary code, call up a storage content between -4 and +4 which corresponds to the relevant number of matches. The addition in addition term 7 gives the value of the cross-correlation function (-8 to +8). The two high-value bits of the store contents present at the outputs of the PROM switching circuits 14 and 15 are applied to an exclusive-OR gate 16. The output of the exclusive-OR gate 16 as well as the highest-valued space of

utgangen fra addisjonsleddet 7 fører til en ytterligere eksklusiv-ELLER-port 17 hvis utgang fremstiller biten med høyest verdi av den på addisjonsleddets 7 utgang tilstedeværende krysskorrelasjonsverdi i 2-komplement. Sammen med utgangen fra eksklusiv-ELLER-porten 17 fremstiller utgangen fra addisjonsleddet 7 den fastslåtte verdi av krysskorrelasjonsfunksjonen som er fremstilt i 2-komplement. the output from the addition stage 7 leads to a further exclusive-OR gate 17 whose output produces the bit with the highest value of the cross-correlation value present at the output of the addition stage 7 in 2's complement. Together with the output of the exclusive-OR gate 17, the output of the adder 7 produces the determined value of the cross-correlation function which is produced in 2's complement.

Utgangssignålet fra eksklusiv-ELLER-porten 17 er da biten med høyest verdi og fremstiller dermed fortegnet til krysskorrelasjonsfunksjonen. The output signal from the exclusive-OR gate 17 is then the bit with the highest value and thus produces the sign of the cross-correlation function.

En ytterligere PROM-koplingskrets 18 styres ved hjelp av verdiene på utgangen fra addereren 7 og på utgangen fra eksklusiv-ELLER-porten 17. A further PROM switching circuit 18 is controlled by means of the values at the output of the adder 7 and at the output of the exclusive-OR gate 17.

Dersom de i PROM-koplingskretsen 18 tilstedeværende adressekodeord i sin verdi beløpsmessig overskrider en forut-bestemt terskel, kjennetegnes de tilhørende lagringsplasser eller lagerceller med logisk "1". Et oppropt lagerinnhold logisk "1" som avgis på klemmen 19, indikerer gjenkjennelsen av et synkroniseringsord, idet det ved tilstanden av klemmen 22 indikeres om det foreligger en invertert eller ikke-invertert stilling. If the value of the address code words present in the PROM connection circuit 18 exceeds a predetermined threshold in terms of amount, the corresponding storage locations or storage cells are marked with logical "1". A recalled storage content logic "1" which is issued on terminal 19 indicates the recognition of a synchronization word, the state of terminal 22 indicating whether there is an inverted or non-inverted position.

Fig. 3 viser en gaffelkopling som styres ved hjelp av signalene E og F på klemmene 22 og 23. Fig. 3 shows a fork connection which is controlled using signals E and F on terminals 22 and 23.

Signalene E og F kommer fra korrelatorene for bit-planet A og B og tilsvarer den aktuelle bit med høyest verdi av korrelatorutgangssignalet fra A og B. Koplingen ifølge fig. 3 er oppbygget i overensstemmelse med følgende struktur: The signals E and F come from the correlators for the bit plane A and B and correspond to the relevant bit with the highest value of the correlator output signal from A and B. The connection according to fig. 3 is constructed in accordance with the following structure:

Utgangssignalene C og D på klemmene 24 hhv. 25 i gaffelkoplingen ifølge fig. 3 fremkommer ved et inngangssig-nal A og B på klemmen 20 hhv. 21 alt etter styreinformasjonen på klemmen 22 hhv. 23. Ved hjelp av denne kopling kan to datastrømmer ombyttes og/eller inverteres (se fig. 4). The output signals C and D on terminals 24 and 25 in the fork coupling according to fig. 3 is produced by an input signal A and B on terminal 20 respectively. 21 depending on the control information on terminal 22 or 23. Using this connection, two data streams can be exchanged and/or inverted (see fig. 4).

Fig.5 viser en kopling for gjenkjennelse eller identifisering av stillingen av et synkroniseringsmønster i rammen. Signalene fra lagercellene i en PROM-koplingskrets 18, slik den er vist på fig. 2, tilføres til klemmene 19 og 27. Et skiftregister 28 og 2 9 er anordnet for en respektiv delramme. Hvert av skiftregistrene 28 og 2 9 inneholder fem bitceller til hvis midtre verdier det er tilkoplet en 0G-port 30. Det er videre anordnet strobe-innganger 31 hhv. 32. De parallelle utganger fra skiftregistrene 28 og 29 fører til en 1024 x 4 PROM-koplingskrets 33. Innholdet i de aktiverte lagerceller i PROM-koplingskretsen 33 tilføres til en adderer 34 til hvilken det likeledes tilføres tellertilstander fra en forprogrammert rammeteller 26, 36. I det viste eksempel teller telleren opp til en adresse 320. Så snart telleren har oppnådd sin sluttadresse, blir dens last-inngang 37 til-ført en puls og telleren blir på nytt tilbakestilt til den forprogrammerte utgangstilstand. Fig.5 shows a connection for recognition or identification of the position of a synchronization pattern in the frame. The signals from the storage cells in a PROM switching circuit 18, as shown in FIG. 2, is supplied to terminals 19 and 27. A shift register 28 and 2 9 is arranged for a respective sub-frame. Each of the shift registers 28 and 29 contains five bit cells to whose middle values an 0G gate 30 is connected. There are also arranged strobe inputs 31 respectively. 32. The parallel outputs from the shift registers 28 and 29 lead to a 1024 x 4 PROM switching circuit 33. The contents of the activated storage cells in the PROM switching circuit 33 are supplied to an adder 34 to which counter states from a pre-programmed frame counter 26, 36 are likewise supplied. In the example shown, the counter counts up to an address 320. As soon as the counter has reached its end address, its load input 37 is pulsed and the counter is again reset to the pre-programmed output state.

For første gangs oppsøkning av rammetakten blir For the first time the search for the frame rate will be

det til nullstillingsinngangen 3 9 tilført et signal som på nytt innstiller telleren 36. Samtidig blir skiftregistrenes 2 8 og 2 9 strobe-innganger 31 og 32 tiltalt via ELLER-porten 40. Da skiftregistrenes 28 og 29 utganger fører til PROM-koplingskretsen 33, tiltales en bestemt adresse i PROM-koplingskretsen 33. Utgangene fra korrelator-terskelverdi-logikken for bitplanene A og B er over klemmene 19 og 2 7 for-bundet med serieinngangene til skiftregistrene 28 og 29. a signal is added to the reset input 3 9 which resets the counter 36. At the same time, the strobe inputs 31 and 32 of the shift registers 2 8 and 2 9 are addressed via the OR gate 40. Since the outputs of the shift registers 28 and 29 lead to the PROM switching circuit 33, they are addressed a specific address in the PROM switching circuit 33. The outputs of the correlator-threshold value logic for the bit planes A and B are connected via terminals 19 and 27 to the serial inputs of the shift registers 28 and 29.

På klemmen 38 foreligger den fra forløpsstyringen frembrakte stilling av tidsvinduet. Denne blir over STROBE-porten 40 tilført til strobeinngangene 31 og 32. The position of the time window produced from the progress control is available on terminal 38. This is supplied via the STROBE port 40 to the strobe inputs 31 and 32.

Den etter fem i tidsvinduet opptredende taktskritt The one after five beats appearing in the time window

i skiftregistrene 28 og 2 9 innleste informasjon blir deretter utnyttet ved hjelp av innholdet i PROM-koplingskretsen 33. Innholdet av lagringscellen for den oppropte adresse gir addereren 34 informasjon om hvor langt det foreliggende taktskritt ligger fjernet fra rammetakten. Takten i de midtre lagringsceller i skiftregistrene 28 og 29 befinner seg i den ønskede stilling eller børstillingen av synkroniseringstakten. Over den til disse celler tilkoplede OG-port 30 blir en puls avgitt til klemmen 41. Over en tilkoplet utnyttelseslogikk, som er vist på fig. 6, blir en puls via klemmen 3 9 tilført til tel- the information read into the shift registers 28 and 29 is then utilized with the help of the contents of the PROM switching circuit 33. The contents of the storage cell for the called-up address give the adder 34 information about how far the present clock step is removed from the frame clock. The clock in the middle storage cells in the shift registers 28 and 29 is in the desired position or the desired position of the synchronization clock. Via the AND gate 30 connected to these cells, a pulse is emitted to the terminal 41. Via a connected utilization logic, which is shown in fig. 6, a pulse via terminal 3 9 is supplied to the

lerens last-inngang 37. Telleren 36 begynner dermed på nytt å telle. Når børstillingen ikke er oppnådd, f.eks. på grunn av en bitslip, blir tellerens 36 tellesum endret via en annen oppropt adresse i PROM-koplingskretsen 33. Dermed forskyves rammens taktsynkronisering på den riktige måte. ler's load input 37. The counter 36 thus starts counting again. When the brush position has not been achieved, e.g. due to a bit slip, the count sum of the counter 36 is changed via another called address in the PROM switching circuit 33. Thus, the frame clock synchronization is shifted in the correct way.

Fig. 6 viser en utnyttelseslogikk for styring av forløpet av søke- og holdeprosessen. Synkronordets stillings-informasjoner fra de to delrammer A, B tilføres til klemmene 22 og 23. Så snart synkronordet foreligger i den riktige tidsstilling, mottar inngangsklemmen 41 en puls fra OG-porten 30. Søkemodusen utløses ved hjelp av en tilstandsveksling til logisk 1 på klemmen 38 som fører til ELLER-porten 40. En puls på klemmen 39 fører over en ELLER-port til tellerens 36 lastinngang 37 og bevirker en gjenoppstarting av rammetelleren 36. Signalet på lastinngangen 37 representerer samtidig rammetakten. Fig. 6 shows a utilization logic for controlling the course of the search and hold process. The synchronization word's position information from the two subframes A, B is supplied to terminals 22 and 23. As soon as the synchronization word is in the correct time position, the input terminal 41 receives a pulse from the AND gate 30. The search mode is triggered by means of a state change to logic 1 on the terminal 38 which leads to the OR gate 40. A pulse on terminal 39 leads across an OR gate to the load input 37 of the counter 36 and causes a restart of the frame counter 36. The signal on the load input 37 also represents the frame clock.

PROM-koplingskretsen 33 avgir en puls til klemmen The PROM switching circuit 33 outputs a pulse to the terminal

43 bare når det ikke finnes noe synkroniseringsord. Pulsen på klemmen 43 fører til en ELLER-port 45 hvis klemme 46 kan tilføres en puls for første gangs initialisering av hele koplingen. Til klemmen 42 er tilkoplet PROM-koplingskretsene 18 i koplingen ifølge fig. 2 for de to delrammer, slik at de ved hjelp av PROM-koplingskretsene 18 fastlagte terskelverdier for krysskorrelasjonsfunksjonen kan omkoples. 43 only when there is no synchronization word. The pulse on terminal 43 leads to an OR gate 45 whose terminal 46 can be supplied with a pulse for the first initialization of the entire connection. The PROM connection circuits 18 are connected to the terminal 42 in the connection according to fig. 2 for the two subframes, so that the threshold values determined by the PROM switching circuits 18 for the cross-correlation function can be switched.

Claims

1. Procedure for the transmission and reception of digital information signals, in particular for digital audio transmission via satellites, in which the data sequences are arranged in time one after the other in a frame, and where the frame in the receiver is divided into two time-parallel sub-frames (A, B) which represents the data sequences, CHARACTERIZED BY the fact that each subframe (A, B) exhibits a synchronization word of the same or equivalent type with the same length, that a correlator (3, 5, 7; 4,

6, 8; 3, 7, 14, 15, 44, 47-52) for each sub-frame, that a code word is used for the synchronization that exhibits a unique maximum of its autocorrelation function for the time T = 0, and that the autocorrelation function for all times T f 0 is minimal in terms of amount .

2. Method according to claim 1, CHARACTERIZED IN THAT one of the following synchronization words is used, its inverse value, mirror image (read backwards) or inverted mirror image, with 0 representing logical 0 and 1 representing logical 1: 1. 0110100001110111 2. 0101101110111000 3. 0100100010001111 4. 0100010010111100

3. Method according to claim 1, CHARACTERIZED BY the fact that the presence of the synchronization word is tested twice for the first or repeated search after the synchronization ten Ist anden.

4. Method according to claim 1, CHARACTERIZED IN THAT two operating states are provided, the presence of the synchronization pattern being tested twice in a first operating state, and that, in the event that the synchronization pattern is recognized, it is switched to a second operating state in which the phase position of the data sequence is tested at +_ 2 bit rates from the normal state, and in case of deviation from the normal state, a time correction occurs immediately in the next frame.

5. Circuit arrangement for the transmission and reception of digital information signals, in particular for digital audio transmission via satellites, where the data sequences are arranged in time one after the other in a frame, the frame in the receiver being divided into two time-parallel sub-frames (A, B) which represent the data sequences . circuit (fig. 3) for exchanging the arriving data streams (A and B) and which is controlled by a synchronization word recognition circuit, and two storage units (14, 15) for identifying the synchronization word, the outputs of the units via an addition circuit (7) providing the value of the cross-correlation between the adopted and the received synchronization word.

6. Circuit arrangement according to claim 5, CHARACTERIZED IN THAT it comprises a threshold value logic containing a storage unit (18) in which each cross-correlation value is assigned an address under which the representative values for the states "synchronization word present", "inverted synchronization word present" and "no sync word present" is stored.