NL9001441A - Sigma-delta modulator. - Google Patents
Sigma-delta modulator. Download PDFInfo
- Publication number
- NL9001441A NL9001441A NL9001441A NL9001441A NL9001441A NL 9001441 A NL9001441 A NL 9001441A NL 9001441 A NL9001441 A NL 9001441A NL 9001441 A NL9001441 A NL 9001441A NL 9001441 A NL9001441 A NL 9001441A
- Authority
- NL
- Netherlands
- Prior art keywords
- signal
- input
- section
- transistors
- filter
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
Sigma-delta modulator.
De uitvinding heeft betrekking op een sigma-delta modulator voor omzetting van een ingangssignaal in een 1 bit digitaal uitgangssignaal omvattend - een laagdoorlaatfilter samengesteld uit een serieschakeling van een eerste, tweede en derde sectie met een filterfunctie van ten minste de eerste orde, elke sectie voorzien van een ingang en van een uitgang voor levering van respectievelijk een eerste, tweede en derde sectiesignaal, - kwantiseringsmiddelen voor omzetting van het derde sectiesignaal in het 1 bit digitale uitgangssignaal en voor levering van een eerste en tweede terugkoppelsignaal in responsie op het digitale uitgangssignaal, - een eerste aftrektrap voor opwekking van een eerste verschilsignaal uit het tweede sectiesignaal en het eerste terugkoppelsignaal en voor toevoer van het eerste verschilsignaal aan de ingang van de derde filtersectie, - een tweede aftrektrap voor opwekking van een tweede verschilsignaal uit het ingangssignaal en het tweede terugkoppelsignaal en voor toevoer van het tweede verschilsignaal aan de ingang van de eerste filtersectie, - koppelmiddelen voor koppeling van het eerste sectiesignaal naar de ingang van de tweede filtersectie.
Een dergelijke sigma-delta modulator (SDM) is bekend uit "A 16-bit Oversampling A-to-D Conversion Technology üsing Triple-Integration Noise Shaping", IEEE Journal of Solid-State Circuits, Vol. SC-22, No. 6, December 1987, blz. 921-928. Sigma-delta modulatie is een techniek waarbij van een analoog signaal een digitaal signaal met hoge resolutie en lage kwantiseringsruis wordt gemaakt door overbemonstering met behulp van kwantiseringsmiddelen met lage resolutie en hoge kwantiseringsruis. Het digitale signaal wordt met een digitaal-analoog omzetter met dezelfde lage resolutie terug geconverteerd naar een analoog terugkoppelsignaal dat in een aftrektrap wordt afgetrokken van het analoge ingangssignaal. Het verschil van beide signalen wordt gefilterd in een analoog lusfilter en toevoerd aan de kwantiseringsmiddelen. Door toepassing van een voldoende hoge lusversterking voor frekwenties in de basisband van het analoge signaal wordt bereikt dat in het digitale signaal de kwantiseringsruis in de basisband gering is ten koste van een hogere kwantiseringsruis boven de basisband. Met digitale filtertechnieken kan de ruis boven de basisband echter effectief worden onderdrukt, bijvoorbeeld met een decimerend filter dat het overbemonsterde 1-bit digitale signaal omzet naar een meer-bits digitaal signaal op de gewenste lagere bemonsterfrekwentie.
Sigma-delta modulatie naar een 1-bit digitaal signaal biedt het voordeel van de eenvoud van de kwantiseringsmiddelen. Hiervoor volstaat dan een eenvoudige beslisschakeling welke een inherent goede lineariteit heeft, terwijl de bijbehorende digitaal-analoog omzetter kan vervallen. De bereikbare signaal-ruisafstand in het 1-bit digitale signaal wordt onder meer bepaald door de grootte van de overbemonstering en de orde van het lusfilter. Een hogere orde lusfilter is gunstig, want deze laat een lagere overbemonsterfrekwentie toe met behoud van een bepaalde signaal-ruisafstand in de basisband. De orde van het lusfilter is in de praktijk begrensd vanwege stabiliteitsproblemen. In de bekende SDM uit voornoemd tijdschriftartikel worden derde orde lusfilters toegepast die bestaan uit een cascade van drie eerste orde actieve integratoren met hoge versterking. Hiermee zijn bevredigende resultaten te bereiken met het digitaliseren van audiosignalen waarbij de signaal-ruisaf stand zo hoog is, dat een 16-bits resolutie in het uiteindelijke digitale audiosignaal mogelijk is. Hierbij zijn overbemonsterfrekwenties van enige MHz nodig.
Voor het op voornoemde wijze digitaliseren van videosignalen falen de bekende 1-bit modulatoren vanwege de veel hogere overbemonsterfrekwentie die dan nodig is. Voor een digitaal videosignaal met 10-bit resolutie is een 32-voudige overbemonsterfrekwentie van 432 MHz nodig als een lusfilter van de derde orde wordt toegepast. Bij zulke hoge bemonsterfrekwenties falen echter de gebruikelijke implementaties van derde orde lusfilters met de zogeheten switched-capacitor filters en ook met RC-actieve filters, omdat dergelijke filters door parasitaire invloeden deze frekwenties niet meer kunnen verwerken. De lusversterking bij de hoge overbemonsterfrekwentie (kloksignaalfrekwentie) wordt onvoorspelbaar zodat van de beoogde derde orde filterkarakteristiek niets terecht komt.
De uitvinding heeft tot doel een 1-bit SDM aan te geven die ook bij zeer hoge overbemonsterfrekwenties bruikbaar is.
Een sigma-delta modulator van de in de aanhef genoemde soort wordt daartoe volgens de uitvinding gekenmerkt doordat de eerste en de derde filtersectie althans voor signaalfrekwenties zijn uitgevoerd als passieve netwerken en dat de tweede filtersectie is uitgevoerd als een actieve filtertrap.
Deze SDM heeft twee tegenkoppellussen. De eerste lus koppelt het digitale signaal via de eerste aftrektrap en de passieve derde filtersectie terug naar de kwantiseringsmiddelen. De tweede lus koppelt het digitale signaal via de tweede aftrektrap, de passieve eerste filtersectie, de actieve tweede filtersectie, de eerste aftrektrap en de passieve derde filtersectie terug naar de kwantiseringsmiddelen. De lusversterking in de tweede lus is hoog voor frekwenties in de basisband van het ingangssignaal en bepaalt de nauwkeurigheid van de digitale benadering van het ingangssignaal. Bij de toegepaste zeer hoge bemonsterfrekwentie is het spektrum van het teruggekoppelde signaal zeer breed en strekt zich uit tot enige malen de bemonsterfrekwentie. Deze zeer hoge frekwenties worden in de passieve eerste filtersectie onderdrukt en de overblijvende lagere signaalfrekwenties kunnen verder probleemloos door de actieve tweede filtersectie worden versterkt en doorgegeven naar de derde filtersectie.
De eerste lus met alleen de passieve derde filtersectie bepaalt het gedrag van de SDM bij hoge frekwenties. Voor deze hoge frekwenties is geen hoge lusversterking, maar wel een geringe fase-verschuiving vereist om het systeem stabiel te houden, hetgeen alleen mogelijk is door toepassing van een passieve filtersectie.
Een nadere uitvoeringsvorm van een SDM volgens de uitvinding is gekenmerkt doordat de kwantiseringsmiddelen omvatten - een eerste latch voor meting van het derde sectiesignaal in een eerste fase van een kloksignaal en voor productie van een eerste vergrendeld signaal in een tweede fase van het kloksignaal, - een tweede latch voor meting van het eerste vergrendelde signaal in de eerste fase van het kloksignaal en voor productie van een tweede vergrendeld signaal in de tweede fase van het kloksignaal, waarbij het eerste en tweede vergrendelde signaal fungeren als het eerste, respectievelijk tweede terugkoppelsignaal.
De 1-bit kwantiseringsmiddelen beslissen of het gefilterde signaal groter of kleiner is dan een zekere referentie. Voor een nauwkeurig digitaal signaal is een beslissingsschakelaar met hoge gevoeligheid nodig, met geringe signaaldoorspraak en met zeer grote bandbreedte vanwege de zeer hoge overbemonsteringsfrekwentie waarmee de beslisschakelaar geklokt wordt. Door nu de beslisschakelaar uit te voeren als een cascade van twee latches worden een grote gevoeligheid en geringe signaaldoorspraak bereikt die echter bij zeer hoge klokfrekwenties gepaard gaat met een extra ongewenste fasedraaiing. Volgens de uitvinding wordt daarom het vergrendelde signaal van de tweede latch van de twee gecascadeerde latches alleen gebruikt als het tweede terugkoppelsignaal voor de tweede lus waarin de ongewenste extra fasedraaiing bij zeer hoge frekwenties geen rol speelt, maar waarin wel een grote gevoeligheid en betrouwbaarheid bij de lage basisbandfrekwenties wordt vereist. Het vergrendelde signaal van de eerste latch van de twee gecascadeerde latches wordt alleen gebruikt als het eerste terugkoppelsignaal voor de eerste lus waarin de relatief nog lage gevoeligheid van de eerste latch van ondergeschikt belang is omdat in deze eerste lus een veel geringe lusversterking vereist is. Dit eerste terugkoppelsignaal heeft echter minder fasedraaiing bij hoge frekwenties, zodat de fasemarge van het systeem ruimer en de stabiliteit van het systeem groter wordt.
Het lusfilter kan nu desgewenst steiler worden gemaakt, waardoor de signaal-ruisverhouding toeneemt en een nog hogere bitresolutie haalbaar wordt.
Een weer verdere uitvoeringsvorm van een SDM volgens de uitvinding is gekenmerkt doordat de modulator verder omvat ten minste één mixertrap voor het in de eerste fase van het kloksignaal vervangen van de momentele waarde van één van de eerste en tweede vergrendelde signalen door een vaste signaalwaarde die onafhankelijk is van die momentele waarde.
Door het eerste en/of tweede terugkoppelsignaal tijdens de eerste fase van het kloksignaal, die voorafgaat aan de vergrendelingsfase te vervangen door een vaste signaalwaarde, wordt bereikt dat de signaalvorm van de terugkoppelsignalen onafhankelijk is van de uitgangssignalen van de latches tijdens de eerste fase van het kloksignaal. In de eerste fase worden deze uitgangssignalen bepaald door de grootte van het op de latch aangesloten ingangssignaal. Wegens de eindige versterking en bandbreedte van de latches verlopen de uitgangssignalen volgens een steeds wisselende signaalvorm die afhankelijk is van de momentele waarde van het op de latch aangeboden ingangssignaal. Dit veroorzaakt een ongewenste, niet lineaire, dóórspraak van dit ingangssignaal naar de terugkoppellussen en geeft een ongewenste fout in het digitale uitgangssignaal. Deze fout nu wordt door de mixertrappen gereduceerd.
De uitvinding zal nader worden toegelicht aan de hand van bijgaande tekening waarin figuur 1 een eerste blokschema van een sigma-delta modulator volgens de uitvinding toont, figuur 2 een grafiek van de frekwentiekarakteristiek van een derde orde lusfilter van een sigma-delta modulator toont, figuur 3 een tweede blokschema van een sigma-delta modulator volgens de uitvinding toont, figuur 4 signaalvormen in een mixertrap uit het blokschema volgens figuur 3 toont, figuur 5 een schakelschema van een mixertrap in een sigma-delta modulator volgens de uitvinding toont, figuur 6 een schakelschema van een latch die geschikt is voor toepassing in een sigma-delta modulator volgens de uitvinding toont en figuur 7 een schakelschema van een uitvoeringsvorm van een sigma-delta modulator volgens de uitvinding toont.
In figuur 1 is het blokschema weergegeven van een 1-bit sigma-delta modulator (SDM) volgens de uitvinding. Op ingangsklem 1 en gemeenschappelijke klem 2 is een te digitaliseren ingangsspanning Vi aangesloten die met een spanningstroomomzetter 3 wordt omgezet in een ingangsstroom Ii welke wordt toegevoerd aan een stroomsommatiepunt 4 dat via een passieve eerste orde impedantie 5 met de gemeenschappelijke klem 2 is verbonden. De spanningstroomonzetter 3 kan worden weggelaten als het te digitaliseren ingangssignaal beschikbaar is als een stroom. De passieve eerste orde impedantie 5 heeft een complexe impedantie Z1(p).
De signaalspanning over impedantie 5 is aangesloten op de ingang van een actieve eerste orde filtersectie 6 met complexe admittantie Y2(P)-Deze sectie heeft een hoge versterking en een ingebouwde spanningstroomomzetter, zodat het uitgangssignaal van filtersectie 6 weer beschikbaar is als een signaalstroom. De uitgangsstroom van filtersectie 6 vloeit in een tweede stroomsommatiepunt 7 dat via een passieve eerste orde filterimpedantie 8 met complexe impedantie Z3(p) is verbonden met de gemeenschappelijke klem 2. De spanning over impedantie 8 is aangesloten op de ingang van een beslisschakelaar 10 waarin onder besturing van een kloksignaal Cl op stuuringang 11 wordt beslist of die spanning groter of kleiner is dan een zekere referentie. De uitslag van de beslissing is beschikbaar als een digitaal uitgangssignaal op de uitgangen 12, 13 en 14 van de beslisschakelaar 10. Twee van deze digitale uitgangssignalen, namelijk die van de uitgangen 13 en 14 fungeren als eerste en tweede terugkoppelsignaal en zijn beschikbaar als een stroom Io en zijn teruggekoppeld naar de stroomsommatiepunten 7 respectievelijk 4. Het derde digitale uitgangssignaal op uitgang 12 van beslisschakelaar 10 is beschikbaar als een spanning Vo op een uitgangsklem 15, maar kan even zo goed als stroombron worden uitgevoerd.
De schakeling gedraagt zich als een SDM met een derde orde lusfilter rondom de beslisschakelaar 10. Figuur 2 toont schetsmatig de frekwentiekarakteristiek van het lusfilter. Voor lage frekwenties die vallen in de basisband B van het ingangssignaal is de lusversterking groot. Voor toenemende frekwentie neemt de lusversterking af met een helling die bepaald wordt door de orde van het lusfilter en wordt daarna weer constant rondom de klokffrekwentie fel. Door de tegenkoppeling wordt bereikt dat de kwantiseringsruis in het digitale uitgangssignaal gering is in de basisband B en toeneemt voor hogere frekwenties (noise shaping). De onderdrukking van de kwantiseringsruis in het digitale uitgangssignaal is evenredig met de lusversterking in de basisband B. Voor het beste resultaat zijn een hoge lusversterking in de basisband B en een steile overgang naar een lagere versterking voor frekwenties groter dan B is gewenst. Om stabiliteitsproblemen te voorkomen in het teruggekoppelde systeem wordt in de praktijk de orde van het lusfilter, die de steilheid van de overgang bepaalt, niet groter gekozen dan drie. Bij een 1-bit SDM voor videosignalen zijn zeer hoge overbemonsterfrekwenties (klokfrekwenties) nodig. Voor een digitaal videosignaal met 10-bit resolutie is bij toepassing van een derde orde lusfilter en van 32-voudige overbemonstering een klokfrekwentie fel nodig van bijvoorbeeld 432 MHz. Bij zulke hoge frekwenties werken de tot nu toe gebruikelijke derde orde SDM-en niet meer. Zoals onder meer gepubliceerd in A 16-bit Oversampling A-to-D Conversion Technology üsing Triple-Integration Noise Shaping", IEEE Journal of Solid-State Circuits, Vol. SC-22, No. 6, December 1987, blz. 921-928, bestaan de bekende derde orde lusfilters uit een cascade van drie actieve integratoren van de eerste orde met hoge versterking. Dergelijke actieve filters kunnen de zeer hoge frekwenties die gemoeid zijn bij het overbemonsteren van videosignalen niet aan. Dit probleem wordt verholpen met de SDM volgens figuur 1. De totale derde orde overdrachtsfuncite H(P) van het lusfilter wordt hier bepaald door een cascade van een passieve eerste orde filtersectie 5, een actieve eerste orde filtersectie 6 en een passieve eerste orde filtersectie 8 met terugkoppeling van het digitale uitgangssignaal Io naar de sommeerpunten 4 en 7. De algemene gedaante van de derde orde lusversterking H(P) is: , (p-Zi)(p-Zo)(p-Zo) (1) H(p)=K * -----— (p-Pl)(p-p2)(P“P3) waarin K een constante is, z^ de nulpunten en p^ de polen van H(p).
Deze formule kan herleid worden tot: h(p) = (——+ k). {2) (P-P-J) (P-P2) P“P3
Het digitale uitgangssignaal doorloopt volgens formule (2) twee lussen. De eerste lus omvat uitgang 13 van de beslissingsschakelaar 10, sommeerpunt 7 en de passieve eerste orde impedantie 8 welke een nulpunt Z3 en een pool heeft. De tweede lus omvat uitgang 14 van de beslissingsschakelaar 10, sommeerpunt 4, de passieve eerste orde impedantie 5 met een pool p^, de actieve eerste orde admittantie (p) van sectie 6 met een pool p2 en een geschikt gekozen nulpunt.
Dit derde orde lusfilter werkt wel bij zeer hoge klokfrekwenties omdat de actieve sectie 6 de zeer hoge frekwenties niet hoeft te versterken aangezien deze in de bij die frekwenties probleemloos werkende passieve impedantie 5 zijn weggefilterd. De actieve filtersectie 6 hoeft nu in hoofdzaak de frekwenties van de basisband B van het ingangssignaal te versterken. Dit is met geavanceerde videoversterkertrappen echter haalbaar. De tweede lus levert derhalve aan de totale lusversterking alleen een bijdrage voor de lage frekwenties en bepaalt door een hoge versterking in de basisband de nauwkeurigheid waarmee het digitale uitgangssignaal het ingangssignaal benadert. Voor een 10-bits resolutie in het 1-bit overbemonsterde signaal bedraagt de benodigde basisband-versterking ongeveer 60 a 70 dB méér dan bij hoge frekwenties. De eerste lus levert een bijdrage aan de totale lusversterking voor het gehele frekwentiegebied waarvan echter het gebied boven de basisband de belangrijkste is. Immers wegens de relatief lage lusversterking voor de basisband B in de eerste lus ten opzichte van de tweede lus, spelen in de eerste lus alleen de hogere frekwenties boven de basisband een rol.
De eerste lus bevat de beslissingsschakelaar 10 en de passieve impedantie 8 en is geschikt voor zeer hoge frekwenties wegens de eenvoud van de luscomponenten waardoor parasitaire fasedraaiing kan worden vermeden. Het teruggekoppelde systeem blijft derhalve ook stabiel bij zeer hoge frekwenties.
Figuur 3 toont een blokschema van een tweede uitvoeringsvorm van een 1-bit SDM volgens de uitvinding. Onderdelen met gelijke verwijzingscijfers in figuur 3 komen overeen met die in figuur 1. De beslisschakelaar 10 is nu uitgevoerd als een cascade van een eerste latch L1 waarvan de ingang is aangesloten op sommatiepunt 7, en van een tweede latch L2 waarvan de ingang is aangesloten op de uitgang van de eerste latch L1. Beide latches worden geklokt met hetzelfde kloksignaal op de stuuringang 11 van de beslisschakelaar 10. In een eerste fase van het kloksignaal CL, bijvoorbeeld als het kloksignaal hoog is, versterken de latches het verschil tussen het signaal op hun ingang en een referentie. In een tweede fase van het kloksignaal CL, bijvoorbeeld als het kloksignaal laag is, wordt het versterkte signaal regeneratief versterkt en vergrendeld. Door de eindige versterking van de latches bij zeer hoge frekwenties is het vergrendelde signaal van de eerste latch L1 nog tamelijk onnauwkeurig, maar dat van de tweede latch L2, wegens de toegenomen versterking en de langere beslissingstijd, voldoende nauwkeurig. Echter, het zwaartepunt van het vergrendelde signaal van de tweede latch L2 heeft ten opzichte van het beslismoment dat een halve klokperiode plaats eerder vond in de eerste latch L1 een totale vertraging van 3/4 van de klokperiode. Deze vertraging is voor hoge frekwenties ongewenst omdat dit ten koste gaat van de toch al zo krappe fasemarge bij de hoge frekwenties. Volgens de uitvinding wordt nu het uitgangssignaal van de eerste latch L1 gebruikt als eerste terugkoppelsignaal voor uitgang 13 en wordt het uitgangssignaal van de tweede latch L2 gebruikt als tweede terugkoppelsignaal voor uitgang 14 van de beslissingsschakelaar 10. Het eerste terugkoppelsignaal op uitgang 13 is weliswaar relatief onnauwkeurig maar dat speelt in de eerste terugkoppellus een ondergeschikte rol. Wel belangrijk is, dat de vertraging in de eerste lus bij hoge frekwenties minimaal is waardoor de fasemarge gehandhaafd blijft. De extra vertraging in het uitgangssignaal van de tweede latch L2 is in de tweede lus van ondergeschikt belang omdat in deze lus de fasedraaiing van het actieve lusfilter domineert.
De veel grotere versterking in en betrouwbaarheid van het uitgangssignaal van de tweede latch L2 draagt echter wel bij in totale rondgaande versterking in de tweede lus en vergroot de nauwkeurigheid waarmee de basisband B van het ingangssignaal wordt benaderd in het digitale uitgangssignaal.
Bij hoge klokfrekwenties zijn de uitgangssignalen op uitgangen 13 en 14 niet ideaal. In de eerste fase van het kloksignaal CL, in figuur 4 aangeduid met 1 veranderen de uitgangssignalen van de latches, aangeduid als Ls in figuur 4, niet abrupt van de ene uiterste waarde L naar de andere uiterste waarde H, maar volgens een bepaalde curve die wordt bepaald door de snelheid van de latch. De signaalvorm van signaal Ls wisselt met het ingangssignaal en veroorzaakt een ongewenste component in de eerste en tweede terugkoppellus die de nauwkeurigheid van de SDM verlaagt. Teneinde de signaalvorm van de uitgangssignalen op de uitgangen 13 en 14 van de latches L1 en L2 onafhankelijk te maken van wat zich afspeelt in de eerste fase van de klokpuls CL worden deze signalen toegevoerd aan ingangen 20 respektievelijk 25 van mixertrappen M1 respektievelijk M2. De mixertrappen zijn voorts voorzien van een uitgang 23 respektievelijk 26 en een stuuringang 21 respektievelijk 24 waarop het kloksignaal CL is aangesloten. De mixertrap levert een uitgangssignaal dat in figuur 4 is aangeduid met M waarin tijdens de eerste fase van het kloksignaal CL de momentele waarde van het ingangssignaal is vervangen door een vaste waarde en dat tijdens de tweede fase van het kloksignaal CL het ingangssignaal volgt. Indien gewenst of nodig, kan een van beide mixertrappen M1 en M2 worden weggelaten.
Figuur 5 toont het schakelschema van een mixertrap die geschikt is voor zeer hoge klokfrekwenties. De mixertrap is voorzien van een gebalanceerde ingang 31, 32 voor aansluiting van het vergrendelde signaal afkomstig van de latch L1 of L2. Als de latches ongebalanceerde signalen leveren, dan moet één van de ingangen 31 en 32 aan een geschikte referentiespanning worden aangesloten. De mixertrap heeft voorts een gebalanceerde uitgang 33, 34 waarvan er weer een desgewenst ongebruikt kan blijven door hem te verbinden met een vaste voedingsspanning. Het kloksignaal CL is aangesloten op een klokingangsklem 35. Op ingang 31 zijn de bases aangesloten van transistors T1 en T2 waarvan de collectors beide zijn verbonden met uitgang 33 en de emitters met respektievelijk een eerste stroombron 36 en een tweede stroombron 37. Op de andere ingang 32 zijn aangesloten de bases van transistors T3 en T4 waarvan de collectors beide zijn verbonden met uitgang 34 en waarvan de emitters met respektievelijk de tweede stroombron 37 en de eerste stroombron 36 zijn verbonden. Beide stroombronnen leveren een stroom I. Parallel aan het collector-emitterpad van de transistors T1 en T3 zijn geschakeld de collector-emitterpaden van transistors T5 respektievelijk T6, waarvan de bases zijn verbonden met klokingangsklem 35.
In de tweede fase van het kloksignaal CL is de spanning op klem 35 laag en sperren de transistors T5 en T6. Als dan de spanning op klem 31 hoog is en op klem 32 laag, dan geleiden de transistors T1 en T2 en sperren de transistors T3 en T4. De stroom van stroombron 36 vloeit via transistor T1 en de stroom van stroombron 37 vloeit via transistor T2 naar uitgangsklem 35 waarin dus een stroom 21 vloeit. Door uitgangsklem 34 vloeit geen stroom en de waarde is dus 0. Als daarentegen de spanning op klem 31 laag is en op klem 32 hoog, dan zal de stroom door klem 33 0 (nul) zijn er door klem 34 21.
In de eerste fase van het kloksignaal CL is de spanning op klem 35 hoog en geleiden de transistoren T5 en T6 zodat een continue verbinding aanwezig is tussen enerzijds klem 33 en stroombron 36 en anderzijds klem 34 en stroombron 37. Door zowel klem 33 als klem 34 vloeit nu een stroom I, ongeacht de spanningen op de klemmen 31 en 32.
De mixertrap levert dus aan de uitgangen 33, 34 stromen die een vaste waarde I hebben tijdens de eerste fase van het kloksignaal en een waarde 01 of 21, afhankelijk van het teken van het spanningsverschil over de klemmen 31, 32, tijdens de tweede fase van het kloksignaal.
De schakeling van figuur 5 is uitgevoerd met bipolaire NPN-transistors. Bipolaire PNP-transistors of unipolaire N-kanaal en P-kanaal transistors kunnnen ook worden toegepast. Hetzelfde is van toepassing op de hierna te bespreken schakeling van figuur 6.
Figuur 6 toont een geschikte latch voor toepassing als latch L1 en L2 in de SDM volgens figuur 3. Evenals de mixertrap van figuur 5 is de latch voorzien van gebalanceerde ingangen waarvan er één desgewenst aan een geschikte vaste spanning gelegd mag worden.
Het te vergrendelen signaal wordt aangesloten op klemmen 1 en 2 welke zijn verbonden met de bases van als verschilversterker geschakelde transistors T1, respektievelijk T2 waarvan de emitters via een instelstroombron 4 met een negatieve voedingskiem 5 zijn verbonden. De collectors van de transistors T1 en T2 zijn via de collector-emitterpaden van een transistor T5 respektievelijk T6 verbonden met belastingsweerstanden 6 respektievelijk 7 in knooppunten 8 respektievelijk 9. De andere aansluitingen van de weerstanden 6 en 7 zijn met een positieve voedingsklem 10 verbonden. De bases van de transistors T5 en T6 zijn verbonden met een kloksignaalingang 12 waarop het kloksignaal CL is aangesloten. Klem 8 is via de basis-emitter-overgang van een als buffer geschakelde transistor T9 verbonden met de bases van transistors T4 en T8 waarvan de collectors met knooppunt 9 en waarvan de emitters in een knooppunt 11 respektievelijk 14 zijn verbonden met de collectors van de transistors T2 respektievelijk T1. Klem 9 is via de basis-emitter-overgang van een als buffer geschakelde transistor T10 verbonden met de bases van de transistoren T3 en T7 waarvan de collectors met knooppunt 8 en waarvan de emitters met de knooppunten 11 respektievelijk 14 zijn verbonden. De emitters van de buffer-transistors T9 en T10 zijn voorts via twee als diode geschakelde transistoren T11, T12 respektievelijl T13, T14 en een instelstroombron 15 respectievelijk 16 verbonden met voedingsklem 5. De knooppunten 17 en 18 van de stroombron 15 respektievelijk 16 en de diodes T11, T12 respektievelijk T13, T14 zijn verbonden met uitgangsklemmen 17 respektievelijk 18 waarop complementaire gebufferde uitgangssignalen beschikbaar zijn die op de ingangen 1, 2 van eenzelfde latch of op de ingangen 31, 32 van een mixertrap volgens figuur 5 kunnen worden aangesloten.
Als het kloksignaal CL op klem 12 hoog is geleiden de transistors T5 en T6 zodat de weerstanden 6 en 7 met de collectors van transistor T1 en T2 zijn doorverbonden. Het spanningsverschil over de klemmen 1, 2 verschijnt versterkt over de knooppunten 8 en 9. Als het kloksignaal CL laag is sperren de transistors T5 en T6 en wordt het spanningsverschil om de knooppunten 8 en 9 regeneratief versterkt en vergrendeld door de als flip-flop geschakelde transistors T3, T4, T7 en T8. De flip-flop ontvangt hierbij instelstroom van stroombron 4 via de transistors T1 en T2.
Figuur 7 toont een mogelijke uitvoeringsvorm van een SDM volgens de uitvinding welke werkt met gebalanceerde signalen. De SDM is ingericht volgens het blokschema van figuur 3. Het ingangssignaal wordt aangesloten op de ingangsklemmen 1A en 1B van een spanning-stroomomzetter 3 die gebalanceerde uitgangsstromen levert aan stroomsommatiepunten 4A en 4B. Over de punten 4A en 4B is een passieve impedantie 5 bestaande uit de serieschakeling van een weerstand en een condensator geschakeld. Het is ook mogelijk elk van de punten 4A en 4B via een dergelijke impedantie 5 met een gemeenschappelijk signaalmassapunt te verbinden. Voorts zijn op punten 4A en 4B de ingangen aangesloten van een actieve eerste orde filtersectie 6 welke omvat een gebalanceerde actieve integrator 40 gevolgd door een gebalanceerde spanning-stroomomzetter 50 die stromen levert aan stroomsommatie punten 7A en 7B. Hierover is aangesloten een passieve impedantie 8 bestaande uit de parallel-schakeling van een weerstand en een serieschakeling van een weerstand en een condensator. Ook hier is het mogelijk elk van de punten 7A en 7B via een dergelijke impedantie 8 met een gemeenschappelijk signaalmassapunt te verbinden. Op de punten 7A en 7B zijn voorts aangesloten de ingangen 1, 2 van een eerste latch L1 van het type als weergegeven in figuur 6. De uitgangen 17, 18 van latch L1 zijn enerzijds verbonden met de ingangen 31, 32 van een mixertrap M1 van het type als weergegeven in figuur 5 en met de ingangen 1, 2 van een tweede latch L2 die identiek is aan latch L1. De uitgangen van latch 2 zijn aangesloten op de ingangen 31, 32 van een mixertrap M2, die identiek is aan mixertrap M1 en verder op de uitgangsklemmen 15A en 15B van de SDM. De uitgangen 33, 34 van mixertrap M1 zijn in tegenkoppelende zin verbonden met de sommatiepunten 7A, 7B en de uitgangen 33, 34 van mixertrap M2 op soortgelijke wijze met de sommatiepunten 4A, 4B. Een kloksignaal CL is aangesloten op de daarvoor bestemde ingangen 12 van de latches L1 en L2 en 35 van de mixertrappen M1 en M2.
De relatief geringe fasedraaiing in de eerste lus biedt de mogelijkheid de tweede passieve impedantie te optimaliseren voor hoge frekwenties, bijvoorbeeld door parallel aan de weerstand, die in serie met de condensator is geschakeld, een condensator te plaatsen. Hierdoor ontstaat een vierde orde lusfilter. Voor zover de stabiliteit van het systeem dit toelaat kan iets dergelijks ook gedaan worden in de passieve eerste en/of de actieve tweede filtersectie.
Claims (4)
1. Sigma-delta modulator voor omzetting van een ingangssignaal in een 1 bit digitaal uitgangssignaal omvattend - een laagdoorlaatfilter samengesteld uit een serieschakeling van een eerste, tweede en derde sectie met een filterfunctie van ten minste de eerste orde, elke sectie voorzien van een ingang en van een uitgang voor levering van respectievelijk een eerste, tweede en derde sectiesignaal, - kwantiseringsmiddelen voor omzetting van het derde sectiesignaal in het 1 bit digitale uitgangssignaal en voor levering van een eerste en tweede terugkoppelsignaal in responsie op het digitale uitgangssignaal, - een eerste aftrektrap voor opwekking van een eerste verschilsignaal uit het tweede sectiesignaal en het eerste terugkoppelsignaal en voor toevoer van het eerste verschilsignaal aan de ingang van de derde filtersectie, - een tweede aftrektrap voor opwekking van een tweede verschilsignaal uit het ingangssignaal en het tweede terugkoppelsignaal en voor toevoer van het tweede verschilsignaal aan de ingang van de eerste filtersectie, - koppelmiddelen voor koppeling van het eerste sectiesignaal naar de ingang van de tweede filtersectie, met het kenmerk, dat de eerste en de derde filtersectie althans voor signaalfrekwenties zijn uitgevoerd als passieve netwerken en dat de tweede filtersectie is uitgevoerd als een actieve filtertrap.
2. Sigma-delta modulator volgens conclusie 1, met het kenmerk, dat de kwantiseringsmiddelen omvatten - een eerste latch voor meting van het derde sectiesignaal in een eerste fase van een kloksignaal en voor productie van een eerste vergrendeld signaal in een tweede fase van het kloksignaal, - een tweede latch voor meting van het eerste vergrendelde signaal in de eerste fase van het kloksignaal en voor productie van een tweede vergrendeld signaal in de tweede fase van het kloksignaal, waarbij het eerste en tweede vergrendelde signaal fungeren als het eerste, respectievelijk tweede terugkoppelsignaal.
3. Sigma-delta modulator volgens conclusie 2, met het kenmerk, dat de modulator verder omvat ten minste één mixertrap voor het in de eerste fase van het kloksignaal vervangen van de momentele waarde van één van de eerste en tweede vergrendelde signalen door een vaste signaalwaarde die onafhankelijk is van die momentele waarde.
4. Sigma-delta modulator volgens conclusie 3, met het kenmerk, dat de mixertrap omvat - een eerste tot en met zesde transistor, elk met een eerste en tweede hoofdelektrode en een stuurelektrode, - een eerste en tweede ingangsklem voor ontvangst van respectievelijk het vergrendelde signaal en een daarmee complementair signaal, - een derde ingangsklem voor ontvangst van het kloksignaal, - een eerste en tweede uitgangsklem voor afgifte van het terugkoppelsignaal en een daarmee complementair terugkoppelsignaal, - een eerste en een tweede stroombron en - middelen voor koppelen van: de stuurelektrodes van de eerste en tweede transistor met de eerste ingangsklem; de stuurelektrodes van de derde en vierde transistor met de tweede ingangsklem; de eerste hoofdelektrode van de eerste, vierde en vijfde transistor met de eerste stroombron; de eerste hoofdelektrode van de tweede, derde en zesde transistor met de tweede stroombron; de tweede hoofdelektrode van de eerste, tweede en vijfde transistor met de eerste uitgangsklem; de tweede hoofdelektrode van de derde, vierde en zesde transistor met de tweede uitgangsklem; en de stuurelektrode van de vijfde en zesde transistor met de derde ingangsklem.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL9001441A NL9001441A (nl) | 1990-06-22 | 1990-06-22 | Sigma-delta modulator. |
US07/713,181 US5103228A (en) | 1990-06-22 | 1991-06-10 | Sigma-delta modulator |
JP3171647A JPH04233333A (ja) | 1990-06-22 | 1991-06-17 | シグマ・デルタ変調器 |
EP91201526A EP0464891A1 (en) | 1990-06-22 | 1991-06-18 | Sigma-delta modulator |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL9001441 | 1990-06-22 | ||
NL9001441A NL9001441A (nl) | 1990-06-22 | 1990-06-22 | Sigma-delta modulator. |
Publications (1)
Publication Number | Publication Date |
---|---|
NL9001441A true NL9001441A (nl) | 1992-01-16 |
Family
ID=19857306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL9001441A NL9001441A (nl) | 1990-06-22 | 1990-06-22 | Sigma-delta modulator. |
Country Status (4)
Country | Link |
---|---|
US (1) | US5103228A (nl) |
EP (1) | EP0464891A1 (nl) |
JP (1) | JPH04233333A (nl) |
NL (1) | NL9001441A (nl) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3048263B2 (ja) * | 1991-09-02 | 2000-06-05 | 株式会社日立製作所 | アナログ/ディジタル変換器 |
US5757867A (en) * | 1995-03-30 | 1998-05-26 | The United States Of America As Represented By The Secretary Of The Navy | Digital mixing to baseband decimation filter |
US5608400A (en) * | 1995-08-24 | 1997-03-04 | Martin Marietta Corporation | Selectable intermediate frequency sigma-delta analog-to-digital converter |
GB2335104B (en) * | 1998-03-06 | 2002-01-30 | British Broadcasting Corp | Cascading of up conversion and down conversion |
EP1088397B1 (en) * | 1999-04-21 | 2004-11-17 | Koninklijke Philips Electronics N.V. | Sigma-delta analog-to-digital converter |
DE19937246B4 (de) * | 1999-08-06 | 2005-12-22 | Siemens Ag | Kaskadierter Sigma-Delta-Modulator |
US6501404B2 (en) | 2001-01-08 | 2002-12-31 | Agilent Technologies, Inc. | System and method for encoding an input data stream by utilizing a predictive, look-ahead feature |
US6724332B1 (en) * | 2002-08-13 | 2004-04-20 | Cirrus Logic, Inc. | Noise shaping circuits and methods with feedback steering overload compensation and systems using the same |
US7423566B2 (en) * | 2003-09-12 | 2008-09-09 | Texas Instruments Incorporated | Sigma-delta modulator using a passive filter |
US7212137B2 (en) * | 2003-10-09 | 2007-05-01 | Cirrus Logic, Inc. | Delta sigma modulator with integral decimation |
US6930624B2 (en) * | 2003-10-31 | 2005-08-16 | Texas Instruments Incorporated | Continuous time fourth order delta sigma analog-to-digital converter |
US6998910B2 (en) * | 2004-01-22 | 2006-02-14 | Texas Instruments Incorporated | Amplifier using delta-sigma modulation |
US8462030B2 (en) * | 2004-04-27 | 2013-06-11 | Texas Instruments Incorporated | Programmable loop filter for use with a sigma delta analog-to-digital converter and method of programming the same |
WO2007069178A2 (en) * | 2005-12-13 | 2007-06-21 | Nxp B.V. | Radio frequency σδ-modulator |
JP6394265B2 (ja) * | 2014-10-15 | 2018-09-26 | オンキヨー株式会社 | 信号生成回路 |
JP6616485B2 (ja) * | 2017-12-26 | 2019-12-04 | 旭化成エレクトロニクス株式会社 | デルタシグマ変調器およびデルタシグマ変換器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4467291A (en) * | 1981-11-23 | 1984-08-21 | U.S. Philips Corporation | Delta modulator having optimized loop filter |
JPH0797749B2 (ja) * | 1986-05-16 | 1995-10-18 | 沖電気工業株式会社 | アナログ・デイジタル変換器のデルタ・シグマ変調回路 |
EP0335988B1 (de) * | 1988-03-31 | 1992-12-23 | Deutsche ITT Industries GmbH | Schaltungsanordnung zur Mittelwertbildung bei der Pulsdichte-D/A- oder -A/D-Umsetzung |
-
1990
- 1990-06-22 NL NL9001441A patent/NL9001441A/nl not_active Application Discontinuation
-
1991
- 1991-06-10 US US07/713,181 patent/US5103228A/en not_active Expired - Fee Related
- 1991-06-17 JP JP3171647A patent/JPH04233333A/ja not_active Withdrawn
- 1991-06-18 EP EP91201526A patent/EP0464891A1/en not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
US5103228A (en) | 1992-04-07 |
JPH04233333A (ja) | 1992-08-21 |
EP0464891A1 (en) | 1992-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101229572B1 (ko) | 디지털 대 아날로그 변환 | |
NL9001441A (nl) | Sigma-delta modulator. | |
US5055843A (en) | Sigma delta modulator with distributed prefiltering and feedback | |
JP3530587B2 (ja) | 可変利得入力ステージを備える信号処理回路 | |
US5245344A (en) | High order switched-capacitor filter with dac input | |
JP3240145B2 (ja) | デルタ・シグマ変調器 | |
EP1766782B1 (en) | A hybrid tuning circuit for continuous-time sigma-delta analog-to-digital converter | |
US6369730B1 (en) | Sigma-delta analog-to-digital converter | |
US7173485B2 (en) | Phase-compensated filter circuit with reduced power consumption | |
US5392039A (en) | Sigma-delta analog to digital converter | |
US5068660A (en) | Combining fully-differential and single-ended signal processing in a delta-sigma modulator | |
US7365668B2 (en) | Continuous-time delta-sigma analog digital converter having operational amplifiers | |
US6697001B1 (en) | Continuous-time sigma-delta modulator with discrete time common-mode feedback | |
US8344796B2 (en) | Switched capacitor circuit | |
JP2009260605A (ja) | Δς変調器及びδς型ad変換器 | |
US7443325B2 (en) | Sigma-delta modulator | |
US9800262B1 (en) | Precision low noise continuous time sigma delta converter | |
JPH04243326A (ja) | オーバサンプリングd−a変換器 | |
JP3824912B2 (ja) | デルタシグマ型adコンバータ | |
US7423566B2 (en) | Sigma-delta modulator using a passive filter | |
US20230231572A1 (en) | Semiconductor device | |
KR100946798B1 (ko) | 동적 범위가 향상된 시그마-델타 변조기 | |
van Gog et al. | A two-channel 16/18 b audio AD/DA including filter function with 60/40 mW power consumption at 2.7 V | |
JPH02170723A (ja) | A/d変換回路 | |
GB2334638A (en) | Bandpass sigma-delta converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A1B | A search report has been drawn up | ||
BV | The patent application has lapsed |