NL8701087A - METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE - Google Patents
METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE Download PDFInfo
- Publication number
- NL8701087A NL8701087A NL8701087A NL8701087A NL8701087A NL 8701087 A NL8701087 A NL 8701087A NL 8701087 A NL8701087 A NL 8701087A NL 8701087 A NL8701087 A NL 8701087A NL 8701087 A NL8701087 A NL 8701087A
- Authority
- NL
- Netherlands
- Prior art keywords
- concave portion
- film
- semiconductor substrate
- oxide film
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
Description
-1- ψ » % VO 9106-1- ψ »% VO 9106
Werkwijze voor het, vervaardigen van een half-geleiderinrichting.A method of manufacturing a semiconductor device.
De uitvinding heeft betrekking op een werkwijze voor het vervaardigen van een half-geleiderinrichting en heeft in het bijzonder, betrekking op een werkwijze voor het vervaardigen van een element-isolerend gebied van een half-geleiderinrichting.The invention relates to a method of manufacturing a semiconductor device and in particular relates to a method of manufacturing an element insulating region of a semiconductor device.
5 Een bekende werkwijze voor het veraardigen van groeftype-element- isolerende gebieden van een conventionele half-geleiderinrichting is in fig. 5 a - c weergegeven.A known method of manufacturing groove type element insulating regions of a conventional semiconductor device is shown in FIGS. 5 a-c.
Zoals in fig. 5a wordt getoond, wordt eerst selectief een anti-anisotroop etsen film 503 gevormd op een half-geleidersubstraat 500.As shown in Fig. 5a, an anti-anisotropic etching film 503 is first selectively formed on a semiconductor substrate 500.
10 De anti-anisotroop etsen film 503 wordt als masker voor het etsen gebruikt. Het half-geleidersubstraat 500 wordt geëtst onder vorming van een concaaf gedeelte 501 met een diepte van 700 nm door anisotroop etsen, bijvoorbeeld door reactief ion-etsen -(verder aangeduid als RIE) onder toepassing van CBrF^. Het concave gedeelte 501 wordt uiteindelijk een 15 element-isolerend gebied 502.The anti-anisotropic etching film 503 is used as the etching mask. The semiconductor substrate 500 is etched to form a concave portion 501 with a depth of 700 nm by anisotropic etching, for example, by reactive ion etching - (hereinafter referred to as RIE) using CBrF. The concave portion 501 eventually becomes an element insulating region 502.
Zoals in fig. 5b wordt getoond, wordt vervolgens de anti-anisotroop etsen film 503 door etsen verwijderd. Een isolerende film, bijvoorbeeld een siliciumoxydefilm 504 met een dikte van 1 μπι wordt door een chemische dampafzettingsmethode (verder aangeduid als CVD) afgezet op het 20 half-geleidersubstraat 500 dat het concave gedeelte 501 bevat.Next, as shown in Fig. 5b, the anti-anisotropic etching film 503 is removed by etching. An insulating film, for example a 1 µm thick silicon oxide film 504, is deposited by a chemical vapor deposition method (hereinafter referred to as CVD) on the semiconductor substrate 500 containing the concave portion 501.
Daarna wordt zoals in fig. 5c wordt getoond de siliciumoxydefilm 504 verwijderd door etsen zodat het oppervlak van het half-geleidersubstraat 500 wordt blootgelegd. Als resultaat blijft de siliciumoxydefilm 504 achter in het concave gedeelte 501 en vormen de achterblijvende 25 siliciumoxydefilmschijf 505 en 506 element-isolerende gebieden. Het ele-ment-isolerende gebied 502 heeft een klein oppervlak en het element-isolerende gebied 507 heeft een groot oppervlak.Then, as shown in Fig. 5c, the silicon oxide film 504 is removed by etching to expose the surface of the semiconductor substrate 500. As a result, the silicon oxide film 504 remains in the concave portion 501 and the remaining silicon oxide film disc 505 and 506 form element insulating regions. The element insulating area 502 has a small area and the element insulating area 507 has a large area.
Enkele problemen die bij conventionele half-geleiderinrichtingen optreden, worden in fig. 5c zichtbaar gemaakt. Een smal element-isolerend 30 gebied functioneert als een goed element-isolerend gebied omdat de siliciumoxydefilm volledig in het concave gedeelte is ingepast. Met name echter wanneer een veld-isolerende film vereist is in een breed gebied van een half-geleidersubstraat, functioneert het element-isolerende gebied niet goed omdat de siliciumoxydefilm niet volledig in het concave 8701087 i ^ -2- gedeelte is ingepast. Daardoor vertonen de bovengenoemde conventionele half-geleiderinrichtingen problemen zoals een toename van de interlaag.se capaciteit tussen een geleiderlaag en een substraat, en een onderbreking en kortsluiting van verbindingspatronen die in latere stappen van het 5 proces worden gevormd.Some of the problems encountered with conventional semiconductor devices are shown in Figure 5c. A narrow element insulating region functions as a good element insulating region because the silicon oxide film is fully fitted into the concave portion. Particularly, however, when a field insulating film is required in a wide region of a semiconductor substrate, the element insulating region does not function well because the silicon oxide film is not fully fitted into the concave 8701087 ^ 2 portion. Therefore, the above-mentioned conventional semiconductor devices exhibit problems such as an increase in the interlayer capacity between a conductor layer and a substrate, and an interruption and short circuit of connection patterns formed in later steps of the process.
Om de problemen van conventionele half-geleiderinrichtingen op te lossen, zijn reeds enkele verbeterde half-geleiderinrichtingen beschreven in de Japanse ter inzage gelegde octrooiaanvragen 55-78540, 56-94646 en 56-94647. Zoals met deze bekende verbeteringen is het echter 10 niet mogelijk om op reproduceerbare wijze een element-isolerend gebied in half-geleiderihrichtingen met süb-microscopische afmetingen te vormen.To solve the problems of conventional semiconductor devices, some improved semiconductor devices have already been described in Japanese Laid-Open Patent Applications 55-78540, 56-94646 and 56-94647. However, as with these known improvements, it is not possible to reproducibly form an element insulating region in semiconductor devices of sub-microscopic dimensions.
Dergelijke problemen worden nu door de onderhavige uitvinding opgelost en volgens de uitvinding wordt een gewenst element-isolerend 15 gebied verkregen ongeacht het gebied, de configuratie en de breedte van het. element-isolerende gebied.Such problems are now solved by the present invention and according to the invention, a desired element insulating region is obtained regardless of the region, configuration and width of the. element-insulating area.
De onderhavige uitvinding verschaft een verbeterde werkwijze voor het vervaardigen van een half-geleiderinrichting, welke omvat: - het vormen van een concaaf gedeelte in het half-geleidersubstraat 20 door anisotroop etsen waarbij een vooraf bepaalde locatie voor een element-isolerend gebied wordt ingesloten, onder toepassing van een anti-anisotroop etsen film als masker? - het inpassen van een isolerende film in het concave gedeelte; - het vormen van een anti-oxydatiemaskerfilm op het gebied met uitzon-25 dering van het gebied van het half-geleidersubstraat dat door het concave gedeelte wordt ingesloten; - het vormen van een selecterende oxydefilm in het gebied van het half-geleidersubstraat dat door het concave gedeelte is ingesloten, door selectief oxyderen van het half-geleidersubstraat waarbij de anti- 30 oxydatie maskerfilm als masker wordt gebruikt; en - het vormen van een isolerend gebied in het concave gedeelte waar de isolerende film is ingepast en de selecterende oxydefilm.The present invention provides an improved method of manufacturing a semiconductor device, comprising: - forming a concave portion in the semiconductor substrate 20 by anisotropic etching enclosing a predetermined location for an element insulating region, under application of an anti-anisotropic etching film as a mask? - fitting an insulating film into the concave part; - forming an anti-oxidation mask film on the area except for the region of the semiconductor substrate included by the concave portion; - forming a selective oxide film in the region of the semiconductor substrate enclosed by the concave portion by selectively oxidizing the semiconductor substrate using the anti-oxidation mask film as a mask; and - forming an insulating region in the concave portion where the insulating film and the selective oxide film are fitted.
In het bijzonder verschaft de onderhavige uitvinding een verbeterde werkwijze voor het vervaardigen van een half-geleiderinrichting, 35 welke omvat:.In particular, the present invention provides an improved method of manufacturing a semiconductor device comprising :.
- het vormen van een concaaf gedeelte in een half-geleidersubstraat door 8701087 * » -3- anisotroop etsen waarbij een vooraf bepaalde locatie voor een element-isolerend gebied wordt ingesloten, gebruik makend van een anti-aniso-troop etsen film als masker,* - het vormen van een anti-oxydatie maskerf ilm op of over het half-ge- 5 leidersubstraat en het concave gedeelte; - het inpassen van polykristallijn silicium in het concave gedeelte op een zodanige wijze dat de zijwand in de nabijheid van het oppervlak van het half-geleidersubstraat wordt blootgelegd; - het oxyderen van het polykristallijne silicium, onder vorming van een 10 siliciumoxydefilm; - het verwijderen door etsen van de anti-oxydatie maskerfilm op het gebied van het half-geleidersubstraatoppervlak dat door het concave gedeelte waarin de siliciumoxydefilm is ingepast, wordt ingesloten; - het vormen van een selecterende oxydefilm op het half-geleidersub- 15 straat dat door het concave gedeelte is ingesloten, door selectieve oxydatie; en - het vormen van een element-isolerend gebied op het concave gedeelte waar het siliciumoxyde is ingepast en de selecterende oxydefilm.- forming a concave portion in a semiconductor substrate by anisotropic etching, enclosing a predetermined location for an element insulating region, using an anti-anisotropic etching film as a mask, * - forming an anti-oxidation mask film on or over the semiconductor substrate and the concave portion; - fitting polycrystalline silicon into the concave section in such a way that the side wall is exposed in the vicinity of the surface of the semiconductor substrate; - oxidizing the polycrystalline silicon to form a silicon oxide film; removing by etching the anti-oxidation mask film in the area of the semiconductor substrate surface enclosed by the concave portion in which the silicon oxide film is inserted; - forming a selective oxide film on the semiconductor substrate included by the concave portion by selective oxidation; and - forming an element insulating region on the concave portion where the silicon oxide is inserted and the selective oxide film.
Volgens de onderhavige uitvinding worden vooraf bepaalde locaties 20 voor element-isolerende gebieden onderverdeeld in nauwe gebieden en wijde gebieden. Tevoren wordt een concaaf gedeelte gevormd in nauwe gebieden en wordt een isolerende film ingepast in de concave gedeelten.According to the present invention, predetermined locations for element insulating regions are divided into narrow regions and wide regions. Beforehand, a concave section is formed in narrow areas and an insulating film is fitted into the concave sections.
Vervolgens wordt het brede gebied selectief geoxydeerd, waardoor een gewenste element-isolerende laag wordt verkregen ongeacht de breed-25 te van het patroon.Then, the wide region is selectively oxidized to provide a desired element insulating layer regardless of the width of the pattern.
Meer in het bijzonder wordt, wanneer een breed isolerend gebied vereist is, het concave gedeelte op een zodanige wijze gevormd dat de vooraf bepaalde locatie voor een breed element-isolerend gebied wordt ingesloten. Hiervoor kan bijvoorbeeld de RIE-methode worden gebruikt.More specifically, when a wide insulating area is required, the concave portion is formed in such a way that the predetermined location for a wide element insulating area is included. For example, the RIE method can be used for this.
30 In het concave gedeelte wordt een isolerend materiaal ingepast. Een anti-oxydatiemasker wordt aangebracht op het half-geleidersubstraat, behalve op het door het concave gedeelte ingesloten gebied, en het half-geleidersubstraat wordt vervolgens selectief geoxydeerd. Aldus wordt een breed isolerend gebied verkregen.An insulating material is fitted in the concave part. An anti-oxidation mask is applied to the semiconductor substrate except to the area enclosed by the concave portion, and the semiconductor substrate is then selectively oxidized. A broad insulating area is thus obtained.
35 De onderhavige uitvinding wordt onderstaand onder verwijzing naar de voorbeelden en figuren nader toegelicht.The present invention is explained in more detail below with reference to the examples and figures.
8701^87 *^ -4-8701 ^ 87 * ^ -4-
Fig. 1 a - h toont een werkwijze voor het vervaardigen van een half-geleiderinrichting volgens de onderhavige uitvinding.Fig. 1a-h show a method of manufacturing a semiconductor device according to the present invention.
Fig. 2 is een aanzicht in doorsnede van een half-geleiderinrichting volgens de onderhavige uitvinding, en wel langs de lijn A-A' in 5 overeenstemming met fig. lh.Fig. 2 is a cross-sectional view of a semiconductor device according to the present invention taken along line A-A 'in accordance with FIG. 1h.
‘ Zoals in fig. la wordt getoond, wordt eerst een anti-anisotroop etsen film 101 selectief gevormd op een half-geleidersubstraat, bijvoorbeeld een P-type siliciumsubstraat 100.As shown in Fig. 1a, first, an anti-anisotropic etching film 101 is selectively formed on a semiconductor substrate, for example, a P-type silicon substrate 100.
Zoals getoond in fig.lb wordt vervolgens anti-anisotroop etsen 10 film 101 als masker gebruikt en wordt het concave gedeelte 102 in het P-type siliciumsubstraat 100 gevormd door anisotroop etsen, bijvoorbeeld met de RIE-methode. Meer in detail wordt bijvoorbeeld een concaaf gedeelte 102 met een dikte van 700 nm gevormd met behulp van de RlE-metho-de waarbij CBrF^-gas wordt gebruikt. Voor de vervaardiging van het brede 15 element-isolerende gebied 110 wordt het concave gedeelte 102 zodanig gevormd dat het de vooraf bepaalde locatie voor het element-isolerende gebied 110 insluit. In fig. 2 correspondeert het concave gedeelte 201 met het concave gedeelte 102.As shown in Fig. 1b, anti-anisotropic etching film 101 is then used as a mask and the concave portion 102 in the P-type silicon substrate 100 is formed by anisotropic etching, for example, by the RIE method. For example, in more detail, a concave portion 102 having a thickness of 700 nm is formed using the R 1 method using CBrF 2 gas. For the manufacture of the wide element insulating region 110, the concave portion 102 is formed to include the predetermined location for the element insulating region 110. In Fig. 2, the concave portion 201 corresponds to the concave portion 102.
Vervolgens wordt zoals in fig. 1c is getoond, al naar behoefte, 20 borium op het concave gedeelte 102 ingebracht door ion-implantatie waarbij element-isolerende gebieden 110 en 111 worden gevormd. De borium- 15 -2 concentratie is bijvoorbeeld 3 x 10 cm bij 30 keV. Aldus wordt een stoppergebied 104 gevormd.Then, as shown in Fig. 1c, as desired, boron is introduced to the concave portion 102 by ion implantation to form element isolating regions 110 and 111. For example, the boron -2 concentration is 3 x 10 cm at 30 keV. Thus, a stopper region 104 is formed.
Zoals getoond in fig. ld wordt daarna een siliciumoxydefilm 105 25 met een dikte van bijvoorbeeld 1 μπι af gezet met de CVD-methode op het P-type siliciumsubstraat 100 met het concave gedeelte 102.As shown in Fig. 1d, a silicon oxide film 105 having a thickness of, for example, 1 µm is then deposited by the CVD method on the P-type silicon substrate 100 with the concave portion 102.
Zoals getoond in fig. Ie wordt vervolgens de siliciumoxydefilm 105 verwijderd met de RIE-methode waarbij CF^ + CHF^-gas wordt gebruikt, waardoor de siliciumoxydefilm 105 alleen in het concave gedeelte 102 ach-30 terblijft. Het P-type siliciumsubstraat wordt met uitzondering van het concave gedeelte 102 blootgelegd. Aldus wordt de siliciumoxydefilm 106 als isolerend materiaal gevormd in het concave gedeelte 102 in het P-type siliciumsubstraat 100.As shown in Fig. Ie, the silicon oxide film 105 is then removed by the RIE method using CF ^ + CHF ^ gas, leaving the silica film 105 behind only in the concave portion 102. The P-type silicon substrate is exposed except for the concave portion 102. Thus, the silicon oxide film 106 as an insulating material is formed in the concave portion 102 in the P-type silicon substrate 100.
Zoals weergegeven in de figuren If en g, wordt vervolgens het 35 P-type siliciumsubstraat 100 thermisch onder een droge zuurstofatmos-feer bij 1000 °C gedurende ongeveer 100 minuten geoxydeerd waarbij een 8701087 V s -5- ) siliciumoxydefilm 107 met een dikte van ongeveer 80 run. wordt gevormd.As shown in Figures If and g, the 35 P-type silicon substrate 100 is then thermally oxidized under a dry oxygen atmosphere at 1000 ° C for about 100 minutes, with a 8701087 V s -5-) silica film 107 having a thickness of about 80 run. is being formed.
De siliciumoxydefilm 107 met een dikte van ongeveer 80 nm kan op het oppervlak van het P-type siliciumsubstraat 100 worden afgezet door de filmdikte van de siliciumoxydefilm 105 zoals getoond in fig. ld nauwkeu-5 rig te regelen en door de etstijd te regelen. Een siliciumnitridefilm 108 met een dikte van ongeveer 150 nm wordt, op de siliciumoxydefilm 107 gevormd door aangroei uit de dampfase, bijvoorbeeld met de CVD-methode. Daarna wordt voor het verwijderen van de siliciumnitridefilm 108 vanaf het brede element-isolerende gebied 110 selectief een fotoresist 109 op 10 de siliciumnitridefilm 108 gevormd. De fotoresist 109 wordt als.masker gebruikt en de siliciumnitridefilm 108 wordt selectief door plasma-etsen met CF^-gas verwijderd. Daarna wordt de fotoresist 109 verwijderd door etsen.The silicon oxide film 107 having a thickness of about 80 nm can be deposited on the surface of the P-type silicon substrate 100 by accurately controlling the film thickness of the silicon oxide film 105 as shown in Fig. 1d and by controlling the etching time. A silicon nitride film 108 having a thickness of about 150 nm is formed on the silicon oxide film 107 by growth from the vapor phase, for example, by the CVD method. Thereafter, a photoresist 109 on the silicon nitride film 108 is selectively formed from the wide element insulating region 110 to remove the silicon nitride film 108. The photoresist 109 is used as a mask and the silicon nitride film 108 is selectively removed by plasma etching with CF1 gas. Then, the photoresist 109 is removed by etching.
Zoals getoond in fig. lg wordt vervolgens de siliciumnitridefilm 15 108 die achtergebleven is, gebruikt als masker en wordt het P-type sili ciumsubstraat 100 onder een vochtige zuurstofatmosfeer bij 950°C, 8 atm., gedurende 1 uur geoxydeerd. Aldus wordt zoals in fig. Ih is getoond, een selecterende oxydefilm 112 gevormd. Daarna wordt de siliciumnitridefilm 108 volledig door etsen verwijderd, waarbij de element-isolerende gebie-20 den 110 en 111 worden gevormd.As shown in Fig. 1g, the remaining silicon nitride film 108 is used as a mask and the P-type silicon substrate 100 is oxidized for 1 hour under a humid oxygen atmosphere at 950 ° C, 8 atm. Thus, as shown in Fig. Ih, a selective oxide film 112 is formed. Thereafter, the silicon nitride film 108 is completely removed by etching to form the element insulating regions 110 and 111.
Fig. lh correspondeert als volgt met fig. 2:Fig. 1h corresponds to Fig. 2 as follows:
In fig. 2 toont het verwijzingscijfer 200 een P-type siliciumsubstraat. Het aestreepte gedeelte 201 en verwijzingscijfer 203 tonen het concave gedeelte 102. De verwijzingscijfers 202 en 204 tonen de element-25 isolerende gebieden met groot oppervlak 110 en de element-isolerende gebieden met klein oppervlak 111. Het verwi j zingsc i j f er 203 toont hetzelfde gedeelte als met het verwijzingscijfer 204 is aangegeven.In Fig. 2, reference numeral 200 shows a P-type silicon substrate. The dashed portion 201 and reference numeral 203 show the concave portion 102. The reference numerals 202 and 204 show the element-25 large-area insulating regions 110 and the element-insulating small-area regions 111. The reference numeral 203 shows the same portion as indicated by reference numeral 204.
Fig.3 a - f toont een andere werkwijze voor het vervaardigen van een half-geleiderinrichting volgens de onderhavige uitvinding.Figures 3 a-f show another method of manufacturing a semiconductor device according to the present invention.
30 Zoals getoond in fig. 3a wordt eerst een half-geleiderinrichting getoond op dezelfde wijze als bij de werkwijze volgens fig. 1 a - c. Het verwijzingscijfer 300 toont een P-type siliciumsubstraat. Het verwijzingscijfer 301 toont een anti-anisotroop etsen film. Het verwijzingscijfer 302 toont een concaaf gedeelte. Het verwijzingscijfer 303 wijst 35 op boriumionen. Het verwijzingscijfer 304 toont een stoppergebied. De verwijzingscijfers 313 en 314 tonen de element-isolerende gebieden met 8701087 -6- groot oppervlak en de element-isolerende gebieden met klein oppervlak.As shown in Figure 3a, a semiconductor device is first shown in the same manner as in the method of Figures 1a-c. Reference numeral 300 shows a P-type silicon substrate. Reference numeral 301 shows an anti-anisotropic etching film. Reference numeral 302 shows a concave portion. Reference numeral 303 denotes 35 boron ions. Reference numeral 304 shows a stopper area. Reference numerals 313 and 314 show the large area element insulating regions and the small area element insulating regions.
Zoals weergegeven in fig. 3b, wordt vervolgens een siliciumoxyde-film 305 met een dikte van bijvoorbeeld 80 nm gevormd op het P-type siliciumsubstraat 300 met het concave gedeelte 302 onder een droge zuur-5 stofatmosfeer. Vervolgens wordt als anti-oxydatie maskerfilm een sili-ciumnitridefilm 306 met een dikte van ongeveer 140 nm gevormd op de siliciumoxydatiefilm 305 door aangroei vanuit de dampfase zoals de CVD-methode. Verder wordt een polykristallijne siliciumfilm 307 met een dikte van bijvoorbeeld ongeveer 350 nm eveneens door aangroei uit de 10 dampfase zoals de CVD-methode gevormd. Als thermoplastische film wordt daarop een bekleding van een fotoresist 308 met een dikte van bijvoorbeeld 2 ym aangebracht. Daarna wordt het bekledingsoppervlak glad gemaakt door gedurende 5 minuten bij ongeveer 200 °C te verwarmen.As shown in Fig. 3b, a silicon oxide film 305 having a thickness of, for example, 80 nm is then formed on the P-type silicon substrate 300 with the concave portion 302 under a dry oxygen atmosphere. Then, as the anti-oxidation mask film, a silicon nitride film 306 having a thickness of about 140 nm is formed on the silicon oxidation film 305 by growth from the vapor phase such as the CVD method. Furthermore, a polycrystalline silicon film 307 having a thickness of, for example, about 350 nm is also formed by vapor phase accretion such as the CVD method. As a thermoplastic film, a coating of a photoresist 308 with a thickness of, for example, 2 µm is applied thereon. The coating surface is then smoothed by heating at about 200 ° C for 5 minutes.
Zoals getoond in fig. 3c wordt vervolgens de fotoresist 308 van 15 hét oppervlak van het polykristallijne silicium 307 verwijderd door plasma-etsen onder toepassing van zuurstof . De beëindiging van de ets-bewerking wordt op het oppervlak van het polykristallijne silicium 307 • gedetecteerd. In dit geval blijft de fotoresist 308 in een deel van het concave gedeelte 302 in het element-isolerende gebied 313.As shown in Fig. 3c, the photoresist 308 of the surface of the polycrystalline silicon 307 is then removed by plasma etching using oxygen. The termination of the etching operation is detected on the surface of the polycrystalline silicon 307. In this case, the photoresist 308 remains in part of the concave portion 302 in the element insulating region 313.
20 Zoals getoond in fig. 3d wordt vervolgens fotoresist 308 die in het concave gedeelte 302 is achtergebleven, als masker gebruikt en wordt de polykristallijne siliciumfilm 307 die op het P-type siliciumsubstraat 300 is blootgelegd, door plasma-etsen met CF^-gas verwijderd, zodanig dat het. alleen in het concave gedeelte achterblijft. Het polykristal-25 lijne silicium 309 blijft derhalve daardoor in een deel van het concave gedeelte 302 achter. De overblijvende fotoresist 308 wordt door etsen verwijderd.As shown in Fig. 3d, then, photoresist 308 remaining in the concave portion 302 is used as a mask and the polycrystalline silicon film 307 exposed on the P-type silicon substrate 300 is removed by plasma etching with CF2 gas. such that it. only remains in the concave part. Therefore, the polycrystalline silicon 309 remains in part of the concave portion 302. The remaining photoresist 308 is removed by etching.
Zoals getoond in fig. 3e wordt daarna het gebied met uitzondering van de vooraf bepaalde locatie voor een breed element-isolerend 30 gebied 314 gemaskeerd door fotoresist 310. De siliciumnitridefilm 306 wordt bijvoorbeeld selectief door plasma-etsen met CF^-gas verwijderd.As shown in Fig. 3e, the region other than the predetermined location for a broad element insulating region 314 is then masked by photoresist 310. For example, the silicon nitride film 306 is selectively removed by plasma etching with CF gas.
Zoals getoond in fig. 3f wordt vervolgens na verwijdering van de fotoresist 310 het P-type siliciumsubstraat 300 door een siliciumnitridefilm 306 als anti-oxydatiemasker gemaskeerd onder een vochtige 35 zuurstofatmosfeer en wordt een oxydatie uitgevoerd bij ongeveer 950°C, 8 atm. gedurende 2 uur. Aldus wordt een selecterende oxydefilm 311 gevormd en wordt een siliciumoxydefilm 312 uit het polykristallijne sili- 8701087 -7- (-τ πτη 309 gevormd. De siliciumnitridefilm 306 die op het oppervlak van het P-type siliciumsubstraat 300 wordt blootgelegd, wordt door etsen verwijderd. Daardoor worden een smal element-isolerend gebied 313 en een breed element-isolerend gebied 314 gevormd.As shown in Fig. 3f, after removal of the photoresist 310, the P-type silicon substrate 300 is then masked as an anti-oxidation mask by a silicon nitride film 306 under a moist oxygen atmosphere and an oxidation is performed at about 950 ° C, 8 atm. for 2 hours. Thus, a selective oxide film 311 is formed and a silicon oxide film 312 is formed from the polycrystalline silica 8701087-7 (-τ πτη 309. The silicon nitride film 306 exposed on the surface of the P-type silicon substrate 300 is removed by etching. Thereby, a narrow element insulating region 313 and a wide element insulating region 314 are formed.
5 Fig. 4 a - c toont weer een andere werkwijze voor het vervaardi gen van een half-geleiderinrichting volgens de onderhavige uitvinding.FIG. 4a-c show yet another method of manufacturing a semiconductor device according to the present invention.
Fig. 4a toont de conditie dat de fotoresist 308 na de werkwijze volgens fig. 3d is verwijderd. Het verwijzingscijfer 400 wijst op het P-type siliciumsubstraat. Het verwijzingscijfer 401 wijst op een smal 10 element-isolatiegebied. Het verwijzingscijfer 402 toont een concaaf gedeelte. Het verwijzingscijfer 403 toont een breed element-isolerend gebied. Het verwijzingscijfer 404 toont het stoppergebied. Het verwijzingscijfer 405 toont een siliciumoxydefilm. Het verwijzingscijfer 406 toont een siliciumnitridefilm. De siliciumoxydefilm 409 wordt bereid 15 door polykristallijn silicium. 309 thermisch te oxyderen, zoals in fig.Fig. 4a shows the condition that the photoresist 308 has been removed after the method of FIG. 3d. Reference numeral 400 indicates the P-type silicon substrate. Reference numeral 401 indicates a narrow element isolation region. Reference numeral 402 shows a concave portion. Reference numeral 403 shows a wide element insulating region. Reference numeral 404 shows the stopper region. Reference numeral 405 shows a silicon oxide film. Reference numeral 406 shows a silicon nitride film. The silicon oxide film 409 is prepared by polycrystalline silicon. 309 to be thermally oxidized, as in FIG.
3d is getoond, bijvoorbeeld bij 950°C, 8 atm. gedurende 4 uur.3d is shown, for example, at 950 ° C, 8 atm. for 4 hours.
Zoals in fig. 4b wordt getoond, wordt vervolgens de siliciumnitridefilm 406 op het P-type siliciumsubstraat 400 gemaskeerd door een patroon van fotoresist 407 en verwijderd door plasma-etsen met CF^-gas. 20 Zoals weergegeven in fig. 4c, wordt daarna het blootgelegde P-type siliciumsubstraat 400 onder een vochtige oxyde-atmosfeer bijvoorbeeld bij 950°C, 8 atm. gedurende 1 uur geoxydeerd. Aldus wordt een selecterende oxydefilm 408 gevormd. Daarna wordt de siliciumnitridefilm 406 op het oppervlak van het P-type siliciumsubstraat 400 door etsen 25 verwijderd. Als gevolg daarvan werden een smal element-isolerend gebied 401 en een breed element-isolerend gebied 403 verkregen.Next, as shown in Fig. 4b, the silicon nitride film 406 on the P-type silicon substrate 400 is masked by a pattern of photoresist 407 and removed by plasma etching with CF2 gas. As shown in Fig. 4c, the exposed P-type silicon substrate 400 is then placed under a humid oxide atmosphere, for example, at 950 ° C, 8 atm. oxidized for 1 hour. Thus, a selective oxide film 408 is formed. Thereafter, the silicon nitride film 406 on the surface of the P-type silicon substrate 400 is removed by etching. As a result, a narrow element insulating region 401 and a wide element insulating region 403 were obtained.
In de bovenstaand beschreven uitvoeringsvoorbeelden van de onderhavige uitvinding, wordt als half-geleiderinrichting een P-type siliciumsubstraat gebruikt, maar in plaats daarvan kan ook een N-type silicium-30 substraat worden gebruikt. Wanneer men een N-type siliciumsubstraat ge-bruikt, kunnen bijvoorbeeld fosfor of arseen worden ingebracht door stopperionen-implantatie.In the above-described embodiments of the present invention, a P-type silicon substrate is used as the semiconductor device, but an N-type silicon-substrate can also be used instead. When using an N-type silicon substrate, for example, phosphorus or arsenic can be introduced by stopperion implantation.
Zoals in fig. 3 a - f wórdt getoond, wordt in de bovenstaand beschreven uitvoeringsvormen van de onderhavige uitvinding een fotoresist 35 308 gebruikt en wordt deze fotoresist 308 in het concave gedeelte van een polykristallijne siliciumfilm 307 ingepast. De fotoresist 308 kan echter worden vervangen door een BPSG-film (boriumfosforsilicaatglas).As shown in Fig. 3 a - f, in the above described embodiments of the present invention, a photoresist 308 is used and this photoresist 308 is fitted into the concave portion of a polycrystalline silicon film 307. However, the photoresist 308 can be replaced with a BPSG film (boron phosphor silicate glass).
8701087 -8-8701087 -8-
Wanneer een BPSG-film wordt geëtst, kan een RlE-methode worden uitgevoerd waarbij een gemengd gas zoals CF + H wordt toegepast.When etching a BPSG film, an RlE method can be performed using a mixed gas such as CF + H.
4 u4 h
Verder worden in de zogenaamde actieve gebieden behalve de smalle element-isolerende gebieden en de brede isolerende gebieden die volgens 5 de onderhavige uitvinding worden gevormd, MOS-type elektrisch-veld- effect transistoren of bipolair-type transistoren volgens de normale methode gevormd.Furthermore, in the so-called active regions, in addition to the narrow element insulating regions and the broad insulating regions formed according to the present invention, MOS type electric field effect transistors or bipolar type transistors are formed by the normal method.
Voor alle duidelijkheid wordt erop gewezen dat in de onderhavige beschrijving van de uitvinding met "breed element-isolerend gebied" een 10 gebied wordt bedoeld waarvan het door het concave gedeelte ingesloten gebied een breedte van meer dan verscheidene ym heeft.For the sake of clarity, it is pointed out that in the present description of the invention by "broad element insulating region" is meant a region whose region enclosed by the concave portion has a width of more than several µm.
Half-geleiderinrichtingen volgens de onderhavige uitvinding hebben een half-geleidersubstraat waarin een concaaf gedeelte voor een vooraf bepaalde locatie voor een element-isolerend gebied is gevormd.Semiconductor devices of the present invention have a semiconductor substrate in which a concave portion for a predetermined location for an element insulating region is formed.
15 Een smal element-isolerend gebied wordt gevormd door het inpassen in het concave gedeelte van een isolerend materiaal. Een breed element-isolerend gebied wordt gevormd met een werkwijze waarbij het concave gedeelte daarvan wordt ingesloten, een isolerend materiaal in het concave gedeelte wordt ingepast, en het half-geleidersubstraat selectief wordt geoxydeercL 20 Een half-geleiderinrichting volgens de onderhavige uitvinding heeft de voordelen dat een goed element-isolerend gebied met zekerheid wordt verkregen, ongeacht de breedte van het element-isolerende gebied.A narrow element insulating region is formed by fitting into the concave portion an insulating material. A wide element insulating region is formed by a method in which the concave portion thereof is enclosed, an insulating material is inserted into the concave portion, and the semiconductor substrate is selectively oxidized. A semiconductor device according to the present invention has the advantages that a good element insulating region is obtained with certainty, regardless of the width of the element insulating region.
Fig. 1 a - h toont een werkwijze voor het vervaardigen van een half-geleiderinrichting volgens de onderhavige uitvinding.Fig. 1a-h show a method of manufacturing a semiconductor device according to the present invention.
25 Fig. 2 toont een aanzicht in doorsnede van een half-geleiderin richting volgens de onderhavige uitvinding, zoals weergegeven in fig. lh.FIG. 2 shows a cross-sectional view of a semiconductor device according to the present invention, as shown in FIG. 1h.
Fig. 3 a - f toont een andere werkwijze voor het vervaardigen van een half-geleiderinrichting volgens de onderhavige uitvinding.Fig. 3a-f show another method of manufacturing a semiconductor device according to the present invention.
Fig. 4 a-c toont weer een andere werkwijze voor het vervaardigen 30 van een half-geleiderinrichting volgens de onderhavige uitvinding.Fig. 4a-c show yet another method of manufacturing a semiconductor device according to the present invention.
Fig. 5 a - c toont een werkwijze voor het vervaardigen van een conventionele half-geleiderinrichting.Fig. 5a-c show a method of manufacturing a conventional semiconductor device.
De betekenissen van de verwijzingscijfers zijn als volgt: 100, 200, 300, 400, 500 ......P-type siliciumsubstraat 35 101, 301, 503 ___ ... anti-anisitroop etsen film 102, 201, 203, 302, 402, 501 ......concaaf gedeelte 8701037 «- =L- -9- 103, 303 ......boriumionen 104, 304, 404 ......stoppergebied 105, 107, 305, 405, 504 ...... siliciumoxydefilm 106, 312, 409, 505, 506 ... ... siliciumoxydefilm 5 108, 306, 406 ... ... siliciumnitridefilm 109, 308, 310, 407 ... ... fotoresist 110, 202, 314, 403, 507 ......breed element-isolerend gebied 111, 204, 313, 401, 502 ...... smal element-isolerend gebied 112, 311, 408 ...... selecterende oxydefilm 10 307 ...... polykristallijne siliciumfiim 309 ...... polykristallijn silicium 8701087The meanings of the reference numbers are as follows: 100, 200, 300, 400, 500 ...... P-type silicon substrate 35 101, 301, 503 ___ ... anti-anisitropic etching film 102, 201, 203, 302 , 402, 501 ...... concave part 8701037 «- = L- -9- 103, 303 ...... boron ions 104, 304, 404 ...... stopper region 105, 107, 305, 405 , 504 ...... silicon oxide film 106, 312, 409, 505, 506 ... ... silicon oxide film 5 108, 306, 406 ... ... silicon nitride film 109, 308, 310, 407 ... .. photoresist 110, 202, 314, 403, 507 ...... wide element insulating area 111, 204, 313, 401, 502 ...... narrow element insulating area 112, 311, 408 ... ... selective oxide film 10 307 ...... polycrystalline silicon film 309 ...... polycrystalline silicon 8701087
Claims (2)
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10596586 | 1986-05-09 | ||
| JP10596586 | 1986-05-09 | ||
| JP22770986 | 1986-09-26 | ||
| JP22770986 | 1986-09-26 | ||
| JP62053453A JPS63184352A (en) | 1986-05-09 | 1987-03-09 | Manufacture of semiconductor device |
| JP5345387 | 1987-03-09 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| NL8701087A true NL8701087A (en) | 1987-12-01 |
| NL190591B NL190591B (en) | 1993-12-01 |
| NL190591C NL190591C (en) | 1994-05-02 |
Family
ID=27294953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL8701087A NL190591C (en) | 1986-05-09 | 1987-05-08 | A method of manufacturing a semiconductor device comprising an element insulating region on a semiconductor substrate. |
Country Status (6)
| Country | Link |
|---|---|
| DE (1) | DE3715092A1 (en) |
| FR (1) | FR2598557B1 (en) |
| GB (1) | GB2190241B (en) |
| HK (1) | HK28791A (en) |
| NL (1) | NL190591C (en) |
| SG (1) | SG60090G (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1189143B (en) * | 1986-05-16 | 1988-01-28 | Sgs Microelettronica Spa | PROCEDURE FOR THE IMPLEMENTATION OF THE INSULATION OF INTEGRATED CIRCUITS WITH A VERY HIGH INTEGRATION SCALE, IN PARTICULAR IN MOS AND CMOS TECHNOLOGY |
| JPH0442948A (en) * | 1990-06-06 | 1992-02-13 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| KR920020676A (en) * | 1991-04-09 | 1992-11-21 | 김광호 | Device Separation Method of Semiconductor Device |
| JPH0574927A (en) * | 1991-09-13 | 1993-03-26 | Nec Corp | Production of semiconductor device |
| KR0147630B1 (en) * | 1995-04-21 | 1998-11-02 | 김광호 | Insulating method of semiconductor device |
| KR980006053A (en) * | 1996-06-26 | 1998-03-30 | 문정환 | Method for forming a separation film of a semiconductor device |
| CN102683290A (en) * | 2011-03-08 | 2012-09-19 | 无锡华润上华半导体有限公司 | ROM (read only memory) device and manufacturing method thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0020994A1 (en) * | 1979-06-14 | 1981-01-07 | International Business Machines Corporation | Method for making isolation trenches |
| EP0044082A2 (en) * | 1980-07-16 | 1982-01-20 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device comprising a dielectric insulating region |
| US4435446A (en) * | 1982-11-15 | 1984-03-06 | Hewlett-Packard Company | Edge seal with polysilicon in LOCOS process |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL170348C (en) * | 1970-07-10 | 1982-10-18 | Philips Nv | METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE APPLYING TO A SURFACE OF A SEMICONDUCTOR BODY AGAINST DOTTING AND AGAINST THERMAL OXIDICATION MASK MATERIAL, PRE-FRIENDLY COVERING THE WINDOWS OF THE WINDOWS IN THE MATERIALS The semiconductor body with the mask is subjected to a thermal oxidation treatment to form an oxide pattern that at least partially fills in the recesses. |
| JPS5578540A (en) * | 1978-12-08 | 1980-06-13 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS5694647A (en) * | 1979-12-28 | 1981-07-31 | Fujitsu Ltd | Forming method for oxidized film |
| JPS5694646A (en) * | 1979-12-28 | 1981-07-31 | Fujitsu Ltd | Forming method for oxidized film |
| JPS5893342A (en) * | 1981-11-30 | 1983-06-03 | Toshiba Corp | Manufacture of semiconductor device |
| JPS6054453A (en) * | 1983-09-05 | 1985-03-28 | Oki Electric Ind Co Ltd | Manufacture of semiconductor integrated circuit device |
-
1987
- 1987-04-27 FR FR878705903A patent/FR2598557B1/en not_active Expired - Lifetime
- 1987-04-30 GB GB8710281A patent/GB2190241B/en not_active Expired
- 1987-05-06 DE DE19873715092 patent/DE3715092A1/en active Granted
- 1987-05-08 NL NL8701087A patent/NL190591C/en not_active IP Right Cessation
-
1990
- 1990-07-19 SG SG60090A patent/SG60090G/en unknown
-
1991
- 1991-04-18 HK HK287/91A patent/HK28791A/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0020994A1 (en) * | 1979-06-14 | 1981-01-07 | International Business Machines Corporation | Method for making isolation trenches |
| EP0044082A2 (en) * | 1980-07-16 | 1982-01-20 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device comprising a dielectric insulating region |
| US4435446A (en) * | 1982-11-15 | 1984-03-06 | Hewlett-Packard Company | Edge seal with polysilicon in LOCOS process |
Non-Patent Citations (1)
| Title |
|---|
| IBM TECHNICAL DISCLOSURE BULLETIN, vol. 20, no. 1, juni 1977, blz. 144-145, New York, US; S.A. ABBAS: "Recessed oxide isolation process" * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2598557A1 (en) | 1987-11-13 |
| GB2190241A (en) | 1987-11-11 |
| GB8710281D0 (en) | 1987-06-03 |
| NL190591C (en) | 1994-05-02 |
| FR2598557B1 (en) | 1990-03-30 |
| SG60090G (en) | 1990-09-07 |
| GB2190241B (en) | 1989-12-13 |
| DE3715092A1 (en) | 1987-11-12 |
| NL190591B (en) | 1993-12-01 |
| DE3715092C2 (en) | 1993-07-29 |
| HK28791A (en) | 1991-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0202727B1 (en) | Semiconductor devices | |
| EP0113517B1 (en) | Method for forming an isolation region | |
| EP0107416B1 (en) | Method of producing semiconductor device | |
| KR950000096B1 (en) | Formation of insulated contact aperture of semiconductor article | |
| EP0782185B1 (en) | Process of fabricating semiconductor device having isolating oxide rising out of groove | |
| EP0207328A2 (en) | Method of making edge-aligned implants and electrodes therefor | |
| JPH0821613B2 (en) | Method for manufacturing isolation structure of MOS device | |
| EP0181344B1 (en) | Method of transferring impurities between differently doped semiconductor regions | |
| EP0236123A2 (en) | A semiconductor device and method for preparing the same | |
| NL8203903A (en) | SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE MADE IN ACCORDANCE WITH THIS METHOD. | |
| US4906585A (en) | Method for manufacturing wells for CMOS transistor circuits separated by insulating trenches | |
| JP3050166B2 (en) | Method for manufacturing semiconductor device | |
| JPH0521338B2 (en) | ||
| NL8701087A (en) | METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE | |
| GB2054262A (en) | Semiconductor device and manufacturing method therfor using locos process | |
| EP0158715B1 (en) | Process for making semiconductor devices using high temperature treatment in an oxidizing environment | |
| JPS6123657B2 (en) | ||
| JP3628362B2 (en) | Method for manufacturing isolation structure of semiconductor device | |
| US5612247A (en) | Method for fabricating isolation region for a semiconductor device | |
| US5019534A (en) | Process of making self-aligned contact using differential oxidation | |
| JPH0313745B2 (en) | ||
| JPS62190847A (en) | Manufacture of semiconductor device | |
| KR0179098B1 (en) | Method for forming isolation film of semiconductor device | |
| KR100218292B1 (en) | Method of forming an element isolation region in a semiconductor device | |
| EP0377871A2 (en) | Self-aligned window at recessed intersection of insulating regions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| BA | A request for search or an international-type search has been filed | ||
| BT | A notification was added to the application dossier and made available to the public | ||
| BB | A search report has been drawn up | ||
| BC | A request for examination has been filed | ||
| V4 | Discontinued because of reaching the maximum lifetime of a patent |
Effective date: 20070508 |