NL8700216A

NL8700216A - Werkwijze voor het testen van een gemodificeerde boothmultiplicator, gemodificeerde boothmultiplicator, geschikt om volgens deze werkwijze te worden getest, en geintegreerde schakeling, voorzien van een dergelijke gemodificeerde boothmultiplicator.

Info

Publication number: NL8700216A
Application number: NL8700216A
Authority: NL
Inventors: Josephus Arnoldus Rijckaert; Hendrik Jan Bergmans
Original assignee: Philips Nv
Priority date: 1987-01-29
Filing date: 1987-01-29
Publication date: 1988-08-16
Also published as: JPS63195730A; EP0276520A1; US4866715A; DE3779612D1; KR880009301A; EP0276520B1

Description

* ï PHN 12.022 1 N.V. Philips' Gloeilampenfabrieken te Eindhoven.

Werkwijze voor het testen van een gemodificeerde Boothmultiplicator, gemodificeerde Boothmultiplicator, geschikt om volgens deze werkwijze te worden getest, en geïntegreerde schakeling, voorzien van een dergelijke gemodificeerde Boothmultiplicator.

5 De onderhavige uitvinding heeft betrekking op een werkwijze voor het testen van een gemodificeerde Boothmultiplicator voor het vermenigvuldigen van een m-bits vermenigvuldigtal (X = x(m-l)___x(l) x(0), waarbij x(0J het minst significante bit voorstelt) met een n-bits vermenigvuldiger (Y = y(n-l) ... y(l) y(0), waarbij y(0) het minst 10 significante bit voorstelt), welke gemodificeerde Boothmultiplicator is voorzien van een Boothcodeur, waarin de n-bits vermenigvuldiger in elkaar telkenmale met 1 bit overlappende groepen van 3 bits ' (y(i-l) y(i) y(i+l) met i = Q, 2, 4, ... n-2 als n even is en i = 0, 2, 4, — n-1 als n oneven is, terwijl y(-l) en, als n oneven is, 15 tevens y(n) een instelbare waarde bezitten) wordt omgezet in een reeks vermenigvuldigwaarden (Y' = y'(k-2) ... y'(2) y'(0) met k = n als n even is en k = n+1 als n oneven is-), een muLtiplexschakeling voor het vormen van partiele produkten (X.y'(j)) en een matrixconfi-guratie van full adders om de opeenvolgend verkregen partiele produk-20 ten incrementerend in positie bij elkaar op te tellen, bij welke werkwijze op grond van specifiek toegevoerde Χ,Υ-waarden in de gemodificeerde Boothmultiplicator een aantal testpatronen wordt verkregen, welke testpatronen aan een uitgang van de gemodificeerde Boothmultiplicator resulteren in waarden, waaruit blijkt of de gemodificeerde 25 Boothmultiplicator een defect vertoont.

Het ontwerpen van een gemodificeerde Boothmultiplicator dient niet alleen gericht te zijn öp het realiseren van specifieke functies in een bepaalde structuur, tevens dienen de testmogelijkheden voor de gemodificeerde Boothmultiplicator daarbij in ogenschouw te worden 30 genomen; de hardware van de gemodificeerde Boothmultiplicator dient zodanig te zijn, dat zijn samenstellende bestanddelen en zijn functioneren op gemakkelijke wijze kunnen worden getest. Het is altijd, dat wil zeggen zonder specifieke maatregelen te nemen, mogelijk allerlei reeksen testpatronen te genereren en toe te voeren aan de i •e,.

t « PHN 12.022 2 gemodificeerde Boothmultiplicator en vervolgens een uitgang van deze te toetsen aan bij de desbetreffende testpatronen behorende waarden. Voor een gemodificeerde Boothmultiplicator van enige omvang in aantal te verwerken bits is het aantal mogelijke testpatronen dermate groot, 5 dat deze wijze van testen niet erg efficient en veelal zelfs ondoenlijk is.

De uitvinding beoogt de in de aanhef omschreven werkwijze op zodanige wijze uit te voeren, dat de gemodificeerde Boothmultiplicator met een beperkt aantal specifiek gekozen testpatronen vrijwel 10 volledig kan worden getest.

De in de aanhef omschreven werkwijze heeft daartoe volgens de uitvinding het kenmerk, dat testpatronen worden opgewekt, waarvoor geldt, dat zowel alle elkaar met 1 bit overlappende groepen van 3 bits opeenvolgend alle 8 de ingangssignaalcombinaties aannemen, terwijl de 15 opeenvolgend aan de Boothcodeur tegelijkertijd toe te voeren groepen van 3 bits tezamen het Y-gedeelte van de testpatronen voor de Boothcodeur en de multiplexschakeling vormen, alswel dat mogelijk in de Boothcodeur of multiplexschakeling optredende fouten door een bijbehorend X-gedeelte van de testpatronen door de multiplexschakeling 20 kunnen worden gepropageerd, waarbij voor de instelbare waarde van y(-l) en, als n oneven is, tevens van y(n) in de Boothcodeur hieraan een bij een desbetreffend testpatroon behorende eerste waarde wordt toegevoerd, dat voorts testpatronen worden opgewekt, waarvoor geldt, dat aan de drie ingangen van de onderscheiden full adders van de ma-25 trixconfiguratie opeenvolgend alle 8 de ingangssignaalcombinaties worden toegevoerd, waarbij telkens aan te testen groepen full adders tegelijkertijd eenzelfde ingangssignaalcombinatie wordt toegevoerd, waarbij aan de carryingang van de full adders, die de eerste rij full adders van de matrixconfiguratie vormen, en aan de carryingang van de 30 full adder, die de minst significante bit van het te verkrijgen pro-dukt (X.Y) bepaalt, een bij een desbetreffend testpatroon voor de matrixconfiguratie behorende tweede waarde wordt toegevoerd.

Het aantal mogelijke testpatronen wordt bepaald door het aantal bits van X en Y; in principe zijn 2n+m testpatronen te genereren.

35 Voor het testen kan echter met een veel geringer aantal worden vol- £· ί ΡΗΝ 12.022 3 staan. Door een gunstige keuze van de testpatronen kunnen overeenkomstig de uitvinding de Boothccdeur en de muitiplexschakeling optimaal of nagenoeg optimaal worden getest door gebruik te naken van slechts 15 testpatronen, terwijl voor het optimaal of nagenoeg optimaal tes-5 ten van de matrixconfiguratie volstaan kan worden met 15 + 2(½¾ - 1) testpatronen, waarbij ½k het aantal in de gemodificeerde Boothmulti-plicator opgewekte partiele produkten is. Uiteraard kunnen minder testpatronen worden gebruikt, doch dan zullen minder componenten of zullen componenten niet volledig worden getest. Evenzo kunnen meerdere 10 testpatronen worden gebruikt, bijvoorbeeld door een minder gunstige keuze van de testpatronen. De uitvinding is dan ook niet beperkt tot het hier vermelde aantal testpatronen. Het aantal testpatronen voor optimaal of nagenoeg optimaal testen kan verder nog worden beïnvloed door de specifieke uitvoering van de gemodificeerde Boothmultiplica-15 tor. In een bepaalde uitvoering kan de matrixconf igurat ie daarin optimaal of nagenoeg optimaal worden getest met behulp van 17 testpatronen, derhalve een aantal onafhankelijk van het aantal in de Boothmultiplicator opgewekte partiele produkten; de opbouw van de matrix-configuratie vereist dan echter beduidend meer hardware. Wordt, zoals 20 in de praktijk gebruikelijk is, de matrixconfiguratie gecombineerd met een accunulator, dan is het eveneens overeenkomstig de uitvinding voor een optimaal of nagenoeg optimaal testen voordelig nog 3 verdere testpatronen te gebruiken. Uiteraard kunnen voor het testen van de accumulator ook meerdere testpatronen worden gebruikt.

25 De uitvinding heeft verder betrekking op een gemodificeerde

Bootbmultiplicator voor het vermenigvuldigen van een m-bits vermenigvuldigtal (X = x(m-i; ... x(l) x(0), waarbij x(0) het minst significante bit voorstelt) met een n-bits vermenigvuldiger (Y = y(n-l) ... y(l) y(0), waarbij y*0 het minst significante bit voorstelt), welke 30 gemodificeerde Soc-nrult:plïcator is voorzien van een Boothcodeur, waarin de n-bits -.i. rt·:.;gvuldiger in elkaar telkenmale met 1 bit overlappende groepen vun 3 bits (y(i-l) y(i) y(i+l) met i = 0, 2, 4, ... n-2 als n ever. ;s en i = 0, 2, 4, ... n-1 als n oneven is, terwijl y(-l) en, uis n oneven is, tevens y(n) een instelbare waarde 35 bezitten) wordt omgezet :n een reeks vermenïgvuldigwaarden (Y' = Γ ί ΡΗΝ 12.022 4 y'(k-2) ... y'(2) y'(0) met k = n als n even is en k = n+1 als η oneven is), een op de Boothcodeur aangesloten multiplexschakeling voor het vormen van partiele produkten (X.y'(j)) en een op de multiplexschakeling aangesloten matrixconfiguratie van full adders om de 5 opeenvolgend verkregen partiele produkten incrementerend in positie bij elkaar op te tellen, en welke gemodificeerde Boothmultiplicator kan worden getest door toepassing van de werkwijze overeenkomstig de uitvinding.

Deze gemodificeerde Boothmultiplicator heeft volgens de uitvin-10 ding het kenmerk, dat een aansluiting voor de instelbare waarde van y(-l) en, als n oneven is, tevens voor y(n) in de Boothcodeur aanwezig is, via welke een bij een desbetreffend testpatroon behorende eerste waarde aan de Boothcodeur wordt toegevoerd, en dat een aansluiting voor de carryingang van de full adders, die de eerste rij 15 full adders van de matrixconfiguratie vormen, en voor de carryingang van de full adder, die de minst significante bit van het te verkrijgen produkt (X.Y) bepaalt, aanwezig is, via welke een bij een desbetreffend testpatroon voor de matrixconfiguratie behorende tweede waarde aan de desbetreffende full adders wordt toegevoerd, 20 De uitvinding heeft voorts betrekking op de geïntegreerde scha keling, zoals bijvoorbeeld een chip, voorzien van een gemodificeerde Boothmultiplicator overeenkomst ig de uitvinding.

* i PHN 12.022 5

Korte beschrijving van de figuren

De uitvinding zal nu nader worden toegelicht aan de hand van de bijgaande tekeningen, waarvan:

Fig. 1 een blokschema toont van een gemodificeerde Boothmulti-5 plicator-accimulator;

Fig. 2 een blokschema toont van een in de gemodificeerde Booth-multiplicatar-accunulator aanwezige Boothcodeur;

Fig. 3 een uitvperingsvoorbeeld laat zien van een van de code-ringsschakelingen van de Boothcodeur; 10 Fig. 4 en 5 tabellen tonen ter toelichting van de werking van de Boothcodeur, respectievelijk de in de Boothmultiplicator-accunu-lator aanwezige multiplexschakeling;

Fig. 6 schematisch de in de Boothmultiplicator-accunulator aanwezige multiplexschakeling laat zien; 15 Fig. 7 een uitvoeringsvoorbeeld van een van de multiplexers in de multiplexschakeling laat zien;

Fig. 8 de matrixconfiguratie met de accumulator van de Boothmult iplicator-accunulator toont;

Fig. 9 een tabel toont, waarin de testpatronen voor het testen 20 van de matrixconfiguratie zijn aangegeven;

Fig. 10 een detail laat zien van de in fig. 8 afgebeelde matrixconfiguratie; en

Fig. 11, 12, 13 en 14 tabellen tonen, waarin de testpatronen voor het testen van de Boothcodeur en de multiplexschakeling zijn 25 aangegeven.

In de diverse figuren zijn gelijke delen door dezelfde verwij-zingscijfers aangegeven. De uitvinding is geenszins beperkt tot het aan de hand van de tekeningen te beschrijven uitvoeringsvoorbeeld; dit uitvoeringsvoorbeeld dient slechts ter illustratie van de uit-30 vinding.

? * PHN 12.022 6

Opbouw en werking van een gemodificeerde Boothmultiplicator-accumu-lator._

In fig. 1 is een blokschema afgebeeld van een gemodificeerde Boothmultiplicator-accumulator. Deze multiplicator-accumulator omvat 5 een X-register 20, een Y-register 22, een Boothcodeur 24, een multi-plexschakeling 26, een matrixconfiguratie van full adders 28 en een accumulator 30. De multiplicator-accumulator werkt in een "two's complement" digitale representatie. In het register 20 wordt een m-bits vermenigvuldigtal X = x(m-l) ... x(l) x(0), waarbij x(0) het minst 10 significante bit voorstelt, geplaatst en in het register 22 een n-bits vermenigvuldiger Y = y(n-1) ... y( 1) y( 0), waarbij y( 0) het minst significante bit voorstelt. Normaal vindt een vermenigvuldiging plaats door eerst partiele produkten X.y(i) met i = 0, 1, ... n-1 te vormen en de alsdan achtereenvolgens verkregen partiele produkten telkenmale 15 een bit ten opzichte van elkaar verschoven op te tellen. Bij een gemodificeerde Boothmultiplicator wordt het aantal partiele produkten aanzienlijk beperkt. In de Boothcodeur 24 wordt de waarde Y omgezet in een reeks vermenigvuldigwaarden Y = y'(k-2) ... y'(2) y'(0), waarbij y'(i) = y(i) + y(i-l) - 2.y(i+l) met i = 0, 2, ... k-2, terwijl 20 in de Boothcodeur een bit y( —1) = 0 wordt toegevoegd en, als n oneven is, tevens een bit y(n) = y(n-1). Hierbij geldt, dat k = n als n even is en k = n+1 als n oneven is. Met andere woorden, als n even is, wordt de n-bits vermenigvuldiger omgezet in een reeks van ïjn vermenigvuldigwaarden, en als n oneven is, wordt de n-bits vermenigvuldi-25 ger omgezet in een reeks van Jjin+l) vermenigvuldigwaarden.

Partiele produkten X.y'(i) met i = 0, 2, ... k-2 worden gevormd door het vermenigvuldigtal X te vermenigvuldigen met de vermenigvuldigwaarden y'(i). Dit geschiedt in de multiplexschakeling 26. Doordat het aantal partiele produkten met een factor twee of bijna twee is 30 verminderd, is de produktvorming door optellen van de achtereenvolgens verkregen partiele produkten, nu echter telkenmale twee bits ten opzichte van elkaar verschoven, eenvoudiger. Daar y'(i) de waarden 0, +1, -1, +2 of -2 kan aannemen, worden de partiele produkten PP(i) verkregen door het vermenigvuldigtal X te vermenigvuldigen met 0, >.

PHN 12.022 7 respectievelijk +1, -1, +2 en -2; deze partiele produkten worden hiema verder aangegeven door (0), respectievelijk (+X), (-X), (+2X) en (-2X). Het optellen van de partiele produkten PP(i) geschiedt in de matrixconfiguratie van full adders 28. De achtereenvolgens uit 5 deze matrixconfiguratie verkregen waarden X.Y kunnen desgewenst worden geaccumuleerd in de accumulator 30; deze laatste levert dan een scmwaarde £x.Y.

In fig. 2 is aangegeven hoe de Boothcodeur 24 van de in fig. 1 af geheelde gemodificeerde Boothmultiplicator-accumulator is opgebouwd 10 uit een, door het aantal bits van de vermenigvuldiger Y bepaald aantal coderingsschakelingen. In de Boothcodeur 24 wordt de n-bits vermenigvuldiger in elkaar telkenmale met 1 bit overlappende groepen van 3 bits omgezet in de genoemde reeks vermenigvuldigwaarden Y'. Aan de eerste coderingsschakeling worden hiertoe de extra toegevoegde bit 15 y(-l) = 0 en de bits y(0), y(l) toegevoerd, aan de tweede coderings-schakeling de bits y{l), y(2), y(3), aan de derde coderingsschakeling de bits y(3), y(4), y(5), enz. Aan de laatste coderingsschakeling worden als n even is de bits y(n-3), y(n-2), y(n-l) toegevoerd en als n oneven is de bits y(n-2), y(n-l) en een extra toegevoegde bit 20 y(n) = y(n-l). In fig. 2 zijn slechts vier coderingsschakelingen 32, 34, 36 en 38 afgeheeld. De vermenigvuldiger Y bestaat hier uit 7 bits y(6) ... y(l) y(0), zodat de bits y(~l) = 0 en y(7) = y{6) zijn toegevoegd. Het bit y(7) wordt toegevoerd via een schakelaar 40, waarvan de functie verderop in deze beschrijving wordt toegelicht, maar die 25 voor de hier beschreven situatie in de in de figuur aangegeven stand verkeert.

Elk van de coderingsschakelingen 32, 34, 36 en 38 is uitgevoerd als afgeheeld in fig. 3. Een coderingsschakeling is opgebouwd uit een vijftal deelschakelingen 42, 44, 46, 48 en 50. Aan elk van deze deel-30 schakelingen worden de bits y(i+l), y(i), y(i-l) en/of hun inverse waarden toegevoerd. De deelschakeling 42 is opgebouwd uit een specifieke, door FET‘s 52, 54, 56 en 58 gevormde poort schakeling, een schakeling 60 om de uitgang A van de poort schakeling op 1 te houden als de FET's gesperd zijn, en een invertor 62. Is de poortschakeling 35 gesperd, dan is de uitgang van de invertor 0. De uitgang van de PHN 12.022 8 invertor 62 wordt 1 als y(i+l) =0 en de FET's 52 en 54 geleidend zijn, dat wil zeggen als y(i) = 0 en y(i-l) = 0, en als y(i+l) = 1 en de FET's 56 en 58 geleidend zijn, dat wil zeggen als y(i) = 1 en y(i-l) = 1. De deelschakelingen 44, 46, 48 en 50 zijn allen voorzien 5 van een specifieke poort schakeling, waarvan de werking, na hetgeen hiervoor is vermeld over de deelschakeling 42, duidelijk zal zijn, alsmede van eenzelfde schakeling als de schakeling 60 en eenzelfde invertor als de invertor 62. De uitgangssignalen van de deelschakelingen 42, 44, 46, 48 en 50 geven de vermenigvuldigwaarden 0, respec-10 tievelijk +1, -1, +2 en -2 aan. In de in fig. 4 afgebeelde tabel zijn de vermanigvuldigwaarden aangegeven als functie van de ingangssignalen van een coderingsschakeling.

De door de opeenvolgende coderingsschakelingen afgegeven verme-• nigvuldigwaarden y'(i) worden achtereenvolgens toegevoerd aan de mul-15 tiplexschakeling 26; met behulp van deze vermenigvuldigwaarden wordt daarin een m-bits vermenigvuldigtal X omgevormd tot een (m+2)-bits partieel produkt PP(i) en wel in overeenstemming met de in fig. 5 afgebeelde tabel.

Een multiplexschakeling 26, waarin de partiele produkten conform 20 deze in fig. 5 afgebeelde tabel kunnen worden verkregen, is schematisch aangegeven in fig. 6 en wel voor een 4-bits vermenigvuldigtal X. Deze schakeling omvat in principe m+2, hier derhalve 6, multiplexers 64, 66, 68, 70, 72 en 74, waarvan elk 5 ingangsposities bezit, overeenkomend met het aantal vermenigvuldigwaarden y'(i). Door de 25 waarde y'(i) = 0 worden de multiplexers in de stand a gezet en worden de bits 000000 doorgelaten; door de waarde y' (i) = +1 worden de multiplexers in de stand b gezet en worden de bits x(3) x(3) x(2) x(l) x(0) 0 doorgelaten; door de waarde y'(i) = -1 worden de multiplexers in de stand c gezet on worden de bits x(3) x(3) x(2) x(l) x(0) 1 30 doorgelaten, door io waarde y'(i) = +2 worden de multiplexers in de stand d gezet en worden de bits x(3) x(2) x(l) x(0) 0 0 doorgelaten; door de waarde y'{: ' - -2 worden de multiplexers in de stand e gezet en worden de bits xi i; x(2) x(l) x(0) 1 1 doorgelaten.

Een uitvoering van een "l-uit-5" multiplexer is afgebeeld in 35 fig. 7. Deze multiplexer is opgebouwd uit FET's 76, 78, 80, 82 en 84 PHN 12.022 9 en een invertor 86. Door de venrenigvuldigwaarden y'(i) kunnen de desbetreffende EET's in de geleidende toestand worden gebracht. Zo wordt bijvoorbeeld door de waarde y'(i) = +1 de multiplexer in de stand b gezet, hetgeen hier wil zeggen, dat de EET 78 geleidend wordt, 5 zodat een van de desbetreffende bits van het te verkrijgen partiele produkt wordt doorgelaten. Doordat een invertor 86 is opgenomen, dient aan de ingang van de ”l-uit-5" multiplexer rekening te worden gehouden met het feit, dat de ingangssignalen door hun inversen dienen te worden vervangen.

10 De achtereenvolgens verkregen partiele produkten PP(i) worden toêgevoerd aan een matrixconfiguratie van full adders 28 en worden daarin, telkenmale twee bits ten opzichte van elkaar verschoven, opgeteld. Het aantal partiele produkten is ½k met k = n als n even is en k = n+1 als n oneven is. Het aantal bits per partieel produkt is 15 m+2. Cm deze partiele produkten, rekening houdende met de in de "two's complement" representatie in acht te nemen teken-propagatie, op de juiste wijze bij elkaar op te tellen, worden hier j^k-lMm+l) + (m+kj full adders gebruikt, die bijvoorbeeld kunnen worden gerangschikt in ½k-l rijen van elk m+1 full adders, plus een somrij van m+k full ad- 20 ders. Een dergelijke matrixconfiguratie is voor vier 6-bits partiele produkten PP(1), PP(2), PP(3) en PP(4) afgebeeld in fig. 8. Hierbij is m = 4 en n = 7, zodat k = 8, waardoor derhalve 27 full adders aanwezig zijn. Deze full adders worden hier aangegeven met FA1 tot en met FA27.

25 De full adders hebben twee ingangen p en g voor bij elkaar op te tellen vaarden, een carryingang r, een somuitgang s en een carry-uitgang c, waarvoor geldt c = (p+q)r + pq en s = c(p+q+r) + pqr. Op de bekende wijze wordt in de matrixconfiguratie de somwaarde s steeds vertikaal doorgegeven en de carryuitgangswaarde c diagonaalsgewijs.

30 Aan de carryingang van de full adders FA1 tot en met FA5 en FA27 wordt de beginwaarde 0 toegevoerd. Wordt het vermenigvuldigtal X vermenigvuldigd met de waarde y'(i) = -1 of -2, dan zal, zoals is aangegeven in de in fig. 5 weergegeven tabel, de aan de minst significante zijde toegevoegde bit van de verkregen partiele produkten 1 zijn.

35 Aangezien in de "two's complement" representatie een negatieve waarde (l ; ' ' PHN 12.022 10 wordt verkregen door inversie van de bits van de corresponderende positieve waarde, vermeerderd met 1, wordt in de onderhavige uitvoering de minst significante bit van de partiele produkten bij de op een na minst significante bit van deze partiele produkten geteld; 5 dit geschiedt in de full adders FA21, FA23, FA25 en FA27. Daar de opbouw en werking van de matr ixconfiguratie overigens bekend zijn, behoeven deze hier niet verder te worden beschreven.

Het door de full adders FA16 tot en met FA27 afgegeven produkt X.Y wordt toegevoerd aan een accumulator 30, welke eveneens is opge-10 bouwd uit full adders. Het aantal gebruikte full adders is uiteraard afhankelijk van de gewenste capaciteit van de accumulator; in de af-gebeelde uitvoering zijn, rekening houdende met de in de "two's complement" representatie in acht te nemen teken-aanduiding 14 full adders FA28 tot en met FA41 gebruikt. De opbouw en werking van de accu-15 mulator zijn overigens bekend en behoeven hier niet verder te worden beschreven; alleen zij opgemerkt, dat aan de carryingang van de full adder FA41 de beginwaarde 0 wordt toegevoerd. De door de accumulator afgegeven waarde geeft de som van de vanaf een bepaald moment verkregen produkten aan, te weten £x.Y.

20 De werking van de gemodificeerde Boothmultiplicator-accumulator zal verder nog aan de hand van een voorbeeld worden verduidelijkt.

Stel X = 1011, ofwel in "two's complement" representatie -5, en Y = 1011011, ofwel in "two’s complement" representatie -37. Aan de in fig. 2 afgeheelde coderingsschakelingen 32, 34, 36 en 38 worden 25 dan de volgende groepen van 3 bits toegevoerd: 110, 101, 011 en 110; zoals aangegeven in de in fig. 4 weergegeven tabel corresponderen hiermede de waarden y'(i): -1, -1, +2 en -1. Worden deze waarden toegevoerd aan de multiplexschakeling, zoals deze is afgeheeld in fig. 6, dan worden de partiele produkten PP(1) = 001001, PP(2) = 001001, 30 PP(3) = 101100 en PP(4) = 001001 verkregen. Worden deze produkten toegevoerd aan de in fig. 8 af geheelde matrixconf igurat ie 28, dan leveren de full adders FAló tot en met FA27 het produkt X.Y = 000010111001, ofwel +185. Wordt dit produkt overgenomen in de accumulator 30 en daarin met eenzelfde waarde verhoogd, dan leveren de full adders FA28 35 tot en met FA41 het somprodukt ÜX.Y - 00000101110010, ofwel +370.

t- ' ' ' ' ; PHN 12.022 11

Testen van de matrixconfiguratie van full adders

Op grond van specifiek toegevoerde Χ,Υ-waarden kunnen in de gemodificeerde Boothmultiplicator-accumulator testpatronen worden opgewekt, die aan een uitgang daarvan in waarden resulteren, waaruit blijkt 5 of de muitiplicator-accunulator defect is. Door een specifieke reeks testpatronen op te wekken, kan een bepaalde set van fouten worden getest; dit kunnen fouten zijn in de Boothcodeur, de multiplexschake-ling, de matrixconfiguratie en de accumulator, alsmede in de verbindingen tussen deze componenten. Het zal daarbij echter niet doenlijk 10 zijn om alle mogelijke denkbare fouten in deze componenten of in de verbindingen tussen deze te testen. De optredende fouten kunnen zowel statisch, alswel dynamisch van aard zijn. Wat betreft de matrixconfiguratie en de accumulator lijkt het, juist omdat deze schakelingen zijn opgedouwd uit statische CMOS transistorlogica, voldoende alleen 15 fouten met een statisch karakter te testen, terwijl de Boothcodeur en de multiplexschakeling, doordat deze zijn opgebouwd uit dynamische CMOS transistorlogica, op fouten met zowel een statisch, alswel een dynamisch karakter dienen te worden getest.

Allereerst zullen nu de testpatronen voor de matrixconfiguratie 20 van full adders worden bekeken. Door specifiek toegevoerde X,Y-waar-den worden in de multiplicator-accumulator een zodanig aantal reeksen van testpatronen opgewekt, dat aan de drie ingangen van elke full adder of althans het merendeel van de full adders ten minste één maal alle 8 de ingangssignaalcombinaties worden verkregen, waarbij steeds 25 groepen van full adders tegelijkertijd dezelfde ingangssignaalccmbi-naties krijgen toegevoerd. In de in fig. 8 aangegeven rangschikking van full adders kunnen deze groepen, zoals hierna zal worden beschreven, worden gevormd door alle full adders van de matrixconfiguratie, door een of meerdere rijen full adders van de matrixconfiguratie en 30 door op een of meerdere diagonalen in de matrixconfiguratie gelegen full adders. Voor het testen van de matrixconfiguratie van full adders dienen de carryingang van de eerste rij full adders in de matrixconfiguratie en de carryingang van de full adder, die de minst significante bit van het te verkrijgen produkt X.Y bepaalt, in die zin toe-

T

PHN 12.022 12 gankelijk te zijn, dat aan deze carryingangen eenzelfde bij een desbetreffend testpatroon voor de matrixconfiguratie behorende waarde kan worden toegevoerd. Een testpatroon voor de matrixconfiguratie wordt gevormd door een reeks specifieke partiele produkten, zoals die 5 bij een normale vermenigvuldiging van een corresponderende specifieke X- en Y-waarde met elkaar in de gemodificeerde Boothmult iplicator-accumulator worden verkregen. Aan de hand van de werking van de Booth-codeur en de multiplexschakeling, zoals die hiervoor is gegeven, zal het duidelijk zijn, hoe de X- en Y-waarden, die resulteren in een 10 specifieke, een testpatroon vormende reeks partiele produkten, dienen te worden gekozen.

De testpatronen voor de matrixconfiguratie zullen nu nader worden toegelicht aan de hand van de in fig. 8 weergegeven matrixconfiguratie 28, waaraan telkenmale een testpatroon van, in dit uitvoe-15 ringsvoorbeeld vier 6-bits partiele produkten wordt toegevoerd en waarvan aan de carryingang van de full adders FA1 tot en met FA5 en FA27 dezelfde bij een desbetreffend testpatroon behorende waarde wordt toegevoerd. De ingangssignaalcombinaties worden voorgesteld door (p' q' r'), van welke combinaties de signalen corresponderen met 20 die op de ingangen p, q, r van de full adders.

Door toevoer van het testpatroon (#0), bestaande uit de partiele produkten 000000, 000000, 000000 en 000000, wordt de reactie op de ingangssignaalcombinatie (0,0,0) getest voor alle full adders FAl tot en met FA27. Hierbij is de carryingang van de full adders FAl tot en 25 met FA5 en FA27 gelijk aan 0.

Door toevoer van het geïnverteerde testpatroon (#0-), bestaande uit de partiele produkten 111111, 111111, 111111 en 111111, wordt de reactie op de ingangssignaalcombinatie (1,1,1) getest voor alle full adders FAl tot en met FA27. Hierbij is de carryingang van de full 30 adders FAl tot en met FA5 en FA27 gelijk aan 1.

Door toevoer van het testpatroon (#1), bestaande uit de partiele produkten 111111, 000000, 000000 en 000000, wordt de reactie op de ingangssignaalcombinatie (0,1,0) getest voor de full adders FAl tot en met FA15, waarbij de carryingang van de full adders FAl tot en met 35 FA5 en FA27 gelijk is aan 0. De reactie op dezelfde ingangssignaal- PHN 12.022 13 -.- ccnbinatie (0,1,0), doch nu voor de full adders FA16 tot eh met FA26, wordt getest door toevoer van het geïnverteerde testpatroon (#1-), bestaande uit de partiele produkten 000000, 111111, 111111 en 111111, waarbij de carryingang van de full adders FA1 tot en met FA5 en FA27 5 gelijk is aan 1. Voor de full adder FA27 wordt de reactie op de in-gangssignaalcaitoinatie (0,1,0) getest door het testpatroon (#9), bestaande uit de partiele produkten 000001, 000001, 000001 en 000001, waarbij de carryingang van de full adders FAl tot en met FA5 en FA27 gelijk is aan 0.

10 Door toevoer van het genoemde testpatroon (#1-) en de daarbij behorende instelling van de carryingang van de full adders FAl tot FA5 en FA27 wordt de reactie op de ingangssignaalcontoinatie (1,0,1) getest voor de full adders FAl tot en met FA15. De reactie op dezelfde ingangssignaalcombinatie (1,0,1), doch nu voor de full adders FA16 15 tot en met FA26, wordt getest door toevoer van het genoemde testpatroon (#1) en de daarbij behorende instelling van de carryingang van de full adders FAl tot en met FA5 en FA27. Voor de full adder FA27 wordt de reactie op de ingangssignaalcombinatie (1,0,1) getest door . het geïnverteerde testpatroon (#9-), bestaande uit de partiele pro-20 dukten 111110, 111110, 111110 en 111110, waarbij de carryingang van de full adders FAl tot en met FA5 en FA27 gelijk is aan 1.

Door toevoer van het testpatroon (#3.1), bestaande uit de partiele produkten 111111, 000000, 111111 en 111111, wordt de reactie op de ingangssignaalcombinatie (0,1,1) getest voor de eerste rij full 25 adders, te weten de full adders FAl tot en met FA5, waarbij de carryingang van de full adders FAl tot en met FA5 en FA27 gelijk is aan 1.

De reactie op dezelfde ingangssignaalcombinatie (0,1,1), doch nu voor de tweede full adders, te veten de full adders FA6 tot en met FA10, wordt getest door r «voer van het testpatroon (#3.2), bestaande uit 30 de partiele produkten 111111, 111111, 000000 en 111111, waarbij de carryingang van ie r :„1 adders FAl tot en met FA5 en FA27 weer gelijk is aan 1. De reactie p de ingangssignaalcombinatie (0,1,1), doch nu voor de derde ri; adders, te weten de full adders FAll tot en met FA15, wordt getest door toevoer van het testpatroon (#3.3), be-35 staande uit de partiele produkten 111111, 111111, 111111 en 000000, « * PHN 12.022 14 waarbij de carryingang van de full adders FA1 tot en met FA5 en FA27 weer gelijk is aan 1. Voor de full adders FA16 tot en met FA25 wordt de reactie op de ingangssignaalcombinatie (0,1,1) getest door het testpatroon (#5), bestaande uit de partiele produkten 111111, 111111, 5 111111 en 111111, waarbij de carryingang van de full adders FA1 tot en met FA5 en FA 27 gelijk is aan 0. Voor de full adders FA26 en FA27 ten slotte wordt de reactie op de ingangssignaalcombinatie (0,1,1) getest door het geïnverteerde testpatroon (#7-), bestaande uit de partiele produkten 110001, 110001, 110001 en 110001, waarbij de carry-10 ingang van de full adders FAl tot en met FA5 en FA27 gelijk is aan 1.

Door toevoer van het geïnverteerde testpatroon (#3.1-), bestaande uit de partiele produkten 000000, 111111, 000000 en 000000, wordt de reactie op de ingangssignaalcombinatie (1,0,0) getest voor de eerste rij full adders, te weten de full adders FAl tot en met FA5, waar-15 bij de carryingang van de full adders FAl tot en met FA5 en FA27 gelijk is aan 0. De reactie op dezelfde ingangssignaalcombinatie (1,0,0), doch nu voor de tweede rij full adders, te weten de full adders FA6 tot en met FA10, wordt getest door toevoer van het geïnverteerde testpatroon (#3.2-), bestaande uit de partiele produkten 20 000000, 000000, 111111 en 000000, waarbij de carryingang van de full adders FAl tot en met FA5 en FA27 weer gelijk is aan 0. De reactie op de ingangssignaalcombinatie (1,0,0), doch nu voor de derde rij full adders, te weten de full adders FA11 tot en met FA15, wordt getest door toevoer van het geïnverteerde testpatroon (#3.3-), bestaan-25 de uit de partiele produkten 000000, 000000, 000000 en 111111, waarbij de carryingang van de full adders FAl tot en met FA5 en FA27 weer gelijk is aan 0. Voor de full adders FA16 tot en met FA27 wordt de reactie op de ingangssignaalcombinatie (1,0,0) getest door het testpatroon (#4), bestaande uit de partiele produkten 111110, 000000, 30 000000 en 000000, waarbij de carryingang van de full adders FAl tot en met FA5 en FA27 gelijk is aan 0.

Door toevoer van het testpatroon (#2), bestaande uit de partiele produkten 000000, 000000, 111111 en 000000, wordt de reactie op de ingangssignaalcombinatie (0,0,1) getest voor de oneven rijen full 35 adders, te weten de full adders FAl tot en met FA5 en FA11 tot en PHN 12.022 15 rost FA15, waarbij de carryingang van de full adders FAl tot en met FA5 en FA27 gelijk is aan 1. De reactie op dezelfde ingangssignaal-corribinatie (0,0,1), doch nu voor de even rij full adders, te weten de full adders FA6 tot en met FA10, wordt getest door toevoer van het 5 geïnverteerde testpatroon (#2-), bestaande uit de partiele produkten 111111, 111111, OOOOOO en 111111, waarbij de carryingang van de full adders FAl tot en met FA5 en FA27 gelijk is aan 0. Voor de oneven genurmerde full adders FA17 en FA19 uit het meest significante deel van de onderste rij full adders van de matrixconfiguratie wordt de 10 reactie op de ingangssignaalccrribinatie (0,0,1) getest door het testpatroon (#6b), bestaande uit de partiele produkten 000000, 000000, 000000 en 101011, waarbij de carryingang van de full adders FAl tot en met FA5 en FA27 gelijk is aan 1. Voor de even genurrmerde full adders, hier alleen de full adder FA18, van het genoemde meest sig-15 nificante deel wordt de reactie op de ingangssignaalccmbinatie (0,0,1) getest door het testpatroon (#6a), bestaande uit de partiele produkten 000000, 000000, 000000 en 010111, waarbij de carryingang van de full adders FAl tot en met FA5 en FA27 gelijk is aan 1. Door toevoer van het testpatroon (#8), bestaande uit de partiele produkten 000011, 20 000011, 000011 en 000011, wordt de reactie op de ingangss ignaalcombi- natie (0,0,1) getest voor de even genummerde full adders FA20, FA22, FA24 en FA26 uit het minst significante deel van de onderste rij full adders van de matrixconfiguratie, waarbij de carryingang van de full adders FAl tot en met FA5 en FA27 gelijk is aan 0. Door toevoer van 25 het geïnverteerde testpatroon (#8-), bestaande uit de partiele produkten 111100, 111100, 111100 en 111100, wordt de reacte op de ingangs-signaalcombinat ie (0,0,1) getest voor de oneven genummerde full adders FA21, FA23 en FA25 uit het genoemde minst significante deel, waarbij de carryingang van de full adders FAl tot en met FA5 en FA27 gelijk 30 is aan 1. Voor de full adder FA27 ten slotte wordt de reactie op de ingangssignaalcombinatie (0,0,1) getest door het reeds genoemde testpatroon (#1-) en de daarbij behorende waarde van de carryingang van de full adders FAl tot en met FA5 en FA27. Op het testen van de full adder FA 16 na toevoer van de ingangssignaalcombinatie (0,0,1) wordt 35 hierna teruggekomen.

f ·» ♦ PHN 12.022 16

Door toevoer van het reeds genoemde testpatroon (#2-) en de daarbij behorende waarde van de carry ingang van de full adders FAl tot en met FA5 en FA27 wordt de reactie op de ingangssignaalccmbina-tie (1,1,0) getest voor de oneven rijen full adders, te weten de full 5 adders FAl tot en met FA5 en FA10 tot en met FA15. Door toevoer van het reeds genoemde testpatroon (#2) en de daarbij behorende waarde van de carry ingang van de full adders FAl tot en met FA5 en FA27 wordt de reactie pp de ingangssignaalccmbinatie (1,1,0) getest voor de even rij full adders, te weten de full adders FA6 tot en met FA10. 10 Voor de oneven genummerde full adders FA17 en FAl9 van het meest significante deel van de onderste rij full adders uit de matrixconfigu-ratie wordt de reactie op de ingangssignaalcombinatie (1,1,0) getest door het reeds genoemde testpatroon (#6a) en de daarbij behorende waarde van de carry ingang van de full adders FAl tot en met FA5 en 15 FA27. Voor de even genummerde full adders FA18 en FA20 van het genoemde meest significante deel wordt de reactie op de ingangssignaal-combinatie (1,1,0) getest door het reeds genoemde testpatroon (#6b) en de daarbij behorende waarde van de carryingang van de full adders FAl tot en met FA5 en FA27. Door toevoer van het reeds genoemde test-20 patroon (#8-) en de daarbij behorende waarde van de carryingang van de full adders FAl tot en met FA5 en FA27 wordt de reactie op de in-gangssignaalcombinatie (1,1,0) getest voor de even genummerde full adders FA20, FA22, FA24 en FA26 uit het minst significante deel van de onderste rij full adders van de matrixconfiguratie. Door toevoer 25 van het reeds genoemde testpatroon (#8) en de daarbij behorende waarde van de carryingang van de full adders FAl tot en met FA5 en FA27 wordt de reactie op de ingangssignaalcombinatie (1,1,0) getest voor de oneven genummerde full adders FA21, FA23 en FA25 van het genoemde minst significante deel. Voor de full adder FA27 ten slotte wordt de 30 reactie op de ingangssignaalcombinatie (1,1,0) getest door het reeds genoemde testpatroon (#1) en de daarbij behorende waarde van de carryingang van de full adders FAl tot en met FA5 en FA27. Op het testen van de full adder FA16 in de ingangssignaalcombinatie (1,1,0) wordt hierna teruggekomen.

35 In fig. 9 is een tabel weergegeven, waarin voor de full adders PHN 12.022 17 FA1 tot en met FA27 van de matrixconfiguratie en voor alle ingangs-signaalcaröinaties de gebruikte testpatronen zijn aangegeven. Uit deze tabel blijkt, dat voor bet testen van de full adders FA1 tot en met FA 15 en FA17 tot en met FA27 in alle acht de ingangssignaalccm-5 binaties en voor het testen van de full adder FA16 in zes van de acht ingangssignaalccmbinaties in totaal 21 testpatronen worden gebruikt. In het algemeen zijn hiervoor 15 + 2(%lc—1) testpatronen nodig en voldoende, waarbij ^^k het aantal partiele produkten is, dat in de mul-tiplicator-accvmulator wordt opgewekt. In het beschreven uitvoerings-10 voorbeeld is Jjk = 4.

Het is gebleken, dat er geen testpatroon te vinden is, waarmede de full adder FA16 kan worden getest in de ingangssignaalcombinaties (0,0,1) en (1,1,0). Dit probleem kan worden opgelost door de gemodificeerde Boothmultiplicator-accumulator te voorzien van een invertor, 15 die voor het testen van de full adder FA16 in de ingangssignaalccm-binaties (0,0,1) en (1,1,0) in de verbinding naar een van de ingangen van deze full adder wordt geschakeld door middel van een daartoe geëigend stuursignaal. In fig. 8 zijn hiertoe een invertor 88 en een door een stuursignaal T' bestuurde schakelaar 90 aangegeven. De scha-20 kelaar staat normaal in de afgebeelde stand, maar wordt bij het testen van de full adder FA16 in de ingangssignaalcombinaties (0,0,1) en (1,1,0) in de niet-aangegeven stand gebracht; aan het.geheel van full adder en invertor worden dan in feite de ingangssignaalccmbinaties (1,0,1) en (0,1,0) toegevoerd. De full adder FA16 wordt dan ge-25 test met de testpatronen (#1), respectievelijk (#1-). Door de aangebrachte hardware-modificatie is het derhalve mogelijk geworden de full adder FA16 ook in de ingangssignaalcombinaties (0,0,1) en (1,1,0) te testen zonder dat hiervoor nieuwe testpatronen nodig zijn.

Opgemerkt zij, dat naast de hier gebruikte testpatronen ook 30 andere kunnen worden gebruikt, die hetzelfde effect sorteren; het aantal benodigde testpatronen zal dan veelal groter zijn.

Zo kunnen in de ingangssignaalcombinatie (0,0,1) de full adders FA20, FA22 en FA24 ook worden getest met behulp van het testpatroon (#7-) in plaats van met het testpatroon (#8), en kunnen de full adders 35 FA21, FA23 en FA25 ook worden getest met behulp van het testpatroon PHN 12.022 18 (#3.3), respectievelijk (#3.2) en (#3.1) in plaats van met het testpatroon (#8-). Evenzo kunnen in de ingangssignaalcccribinatie (1,1,0) de full adders FA20, FA22 en FA24 ook worden getest met behulp van het nog niet eerder genoemde testpatroon (#7), bestaande uit de par-5 tiele produkten 001110, 001110, 001110 en 001110, waarbij de carry-ingang van de full adders FAl tot en met FA5 en FA27 gelijk is aan 0, in plaats van met het testpatroon (#8-), en kunnen de full adders FA21, FA23 en FA25 ook worden getest met behulp van het testpatroon (#3.3-), respectievelijk (#3.2-) en (#3.1-) in plaats van met het 10 testpatroon (#8). Bij deze wijze van testen is het testpatroon (#7) toegevoegd en worden in de hier gegeven uitvoeringsvorm derhalve 22 testpatronen gebruikt voor het testen van de matrixconfiguratie 28.

•Testen van de accumulator

Voor het testen van de full adders van de accumulator in zes van 15 de acht ingangssignaalcombinaties kunnen een aantal testpatronen worden gebruikt, die ook voor het testen van de full adders van de matrixconfiguratie zijn gebruikt. Hierbij dient dan de carryingang van de full adder, die het minst significante bit van de uit de accumulator te verkrijgen waarde bepaalt, in die zin toegankelijk te zijn, 20 dat hieraan een bij het desbetreffende testpatroon voor de accumulator behorende waarde kan worden toegevoerd. Door het eigen karakter van de accumulator dienen de testpatronen nu in een vaste volgorde te worden toegevoerd. De ingangen (p, q, r) van de full adders van de accumulator, dit zijn in fig. 8 de full adders FA28 tot en met FA41, 25 worden als volgt gedefinieerd: p is de accumulatoringang, q de ingang voor de teruggekoppelde accumulatoruitgang en r de carryingang. Voor het testen van de f.iil udders FA28 tot en met FA41 in de met de genoemde ingangen corresponderende ingangssignaalcombinaties (0,0,0), (1,0,0), (0,1,0), (0,1,1) en (1,0, 1) worden de reeds genoem- 30 de testpatronen (=0 , respectievelijk (#0-), (#1), (#1-), (#2-) en (#2) in deze volgorde jobruikt, waarbij de carryingang van de full adder FA41 de waarde 0, respectievelijk 0, 0, 1, 1, 1 krijgt.

Voor het testen van het minst significante deel van de accimu- PHN 12.022 19 lator, te weten de full adders FA34 tot en met FA41, in de ingangs-signaalccrrbinaties (0,0,1) en (1,1,0) wordt het testpatroon (#10), bestaande uit de partiele produkten 000100, 000100, 000100 en 000100, met de carryingang van de full adders FAl tot en met FA5 en FA27 ge-5 lijk aan 0, twee maal opeenvolgend toegevoerd aan de matrixconfigu-ratie, waarbij de carryingang van de full adder FA41 gelijk is aan 0, respectievelijk 1, waarna vervolgens het geïnverteerde testpatroon (#10-*), bestaande uit de partiele produkten 111011, 111011, 111011 en 111001, met de carryingang van de full adders FAl tot en met FA5 en 10 FA27 gelijk aan 1, wordt toegevoerd aan de matrixconfiguratie, waarbij de carryingang van de full adder FA41 gelijk is aan 0. Hier worden eerst de even genutmerde full adders getest in de ingangssignaalcom-binatie (1,1,0) en de oneven genurrmerde full adders in de ingangssig-' naalcombinatie (0,0,1), terwijl daarna de oneven genurrmerde full 15 adders worden getest in de ingangssignaalconibinatie (1,1,0) en de even genurtmerde full adders in de ingangssignaalcombinatie (0,0,1).

Aan de full adders FA34 tot en met FA41 worden daarbij door de ma-trixconfiguratie achtereenvolgens de waarden 10101010, 10101010 en 01010101 afgegeven, waarna de accumulatoruitgang van deze full adders 20 de waarden 10101010, respectievelijk 01010101 en 10101010 afgeeft.

Voor het testen van het meest significante deel van de aceiznu-lator, te weten de full adders FA28 tot en met FA33, in de ingangs-signaalconpbinaties (0,0,1) en (1,1,0) wordt het reeds genoemde testpatroon (#6a), met de carryingang van de full adders FAl tot en met 25 FA5 en FA27 gelijk aan 1, twee maal opeenvolgend toegevoerd aan de matrixconfiguratie, waarbij de carryingang van de full adder FA41 gelijk is aan 0, respectievelijk 1, waarna vervolgens het testpatroon (#11), bestaande uit de partiele produkten 000000, 000000, 000000 en 101000, met de carryingang van de full adders FAl tot en met FA5 en 30 FA27 gelijk is aan 0, wordt toegevoerd aan de matrixconfiguratie, waarbij de carryingang van de full adder FA41 gelijk is aan 0. Verder is hierbij een tweetal invertoren 92 en 94 (zie fig. 10) noodzakelijk, welke bij het testen van het meest significante deel van de accumulator in de ingangssignaalcombinaties (0,0,1) en (1,1,0) in de ver-35 binding naar een desbetreffende ingang van de full adders FA28 en « > PHN 12.022 20 FA30 kunnen worden geschakeld door middel van een specifiek stuursignaal. Deze situatie is aangegeven in fig. 10; met behulp van het stuursignaal T'1 kunnen de invertoren 92 en 94 via bijbehorende schakelaars 96 en 98 in de verbinding van de full adder FA16 naar de full 5 adders FA28 en FA30 worden opgenomen. Deze laatsten kunnen hierdoor worden getest alsof de ingangssignaalcombinaties (1,0,1) en (0,1,0) zijn opgewekt. Bij het op deze wijze testen van het meest significante deel van de accumulator worden eerst de even genurrmerde full adders getest in de ingangssignaalcombinatie (1,1,0) en de oneven 10 genummerde full adders in de ingangssignaalcombinatie (0,0,1), terwijl daarna de oneven genummerde full adders worden getest in de ingangssignaalcombinatie (1,1,0) en de even genummerde full adders in de ingangssignaalcombinatie (0,0,1). Aan de full adders FA28 tot en met FA33 worden achtereenvolgens toegevoerd de waarden 101010, 101010 en 15 010101, waarna de accumulatoruitgang van deze full adders de waarden 101010, respectievelijk 010101 en 101010 afgeeft.

Testen van de matrixconfiguratie met een constant aantal testpatronen

Bij het testen van de matrixconfiguratie, zoals hiervoor is aangegeven, bleek, dat het aantal testpatronen, dat gebruikt is om alle 20 full adders van de matrixconfiguratie in alle ingangssignaalcombina-ties te testen, afhankelijk is -van het aantal partiele produkten.

Door het opnemen van verdere invertoren op dezelfde wijze als hiervoor is beschreven bij het testen van de full adder FA16 en de full adders FA28 en FA30 (zie fig. 10) in de, in fig. 8 met K aangegeven 25 verbindingen, wordt het mogelijk testpatronen te vinden voor het testen van de rijen full adders, hier de full adders FAl tot en met FA15, waarvan het aantal onafhankelijk is van het aantal van dergelijke rijen full adders. De invertoren worden door middel van een specifiek toe te voeren stuursignaal bij het testen van de full adders FAl tot 30 en met FA15 in de ingangssignaalcombinaties (0,1,1) en (1,0,0) in de met K aangegeven verbindingen van de full adders FAl, FA2, FA3, FA5, FA6, FA7, FAll, FA12 en in de verbindingen tussen de Somuitgang van de full adder FAll en de ingang van de full adder FAl6 opgenomen. De * t PHN 12.022 21 gebruikte testpatronen (#12) en (#12-) worden gevormd door de partiele produkten 101011, 010100, 101011 en 010100, respectievelijk door de inverse waarden hiervan, waarbij de carryingang van de full adders FA1 tot en met FA5 en FA27 de waarde 0, respectievelijk 1 5 krijgt. Eerst worden dan de in diagonalen in de matrixconfiguratie verlopende reeksen van even genunmerde full adders, te veten de reeksen (FA6, FA12), (FA2, FA8, EA14) en (FA4, FA10) getest in de ingangs-signaalccrrfcinat ie (1,0,0) en de in diagonalen in de matrixconfigura-tie verlopende reeksen van oneven genummerde full adders, te weten 10 de reeksen (FA11), (FA1, FA7, FA13), (FA3, FA9, FA15) en (FA5) getest in de ingangssignaalcocribinatie (0,1,1), terwijl daarna de genoemde reeksen oneven genummerde full adders worden getest in de ingangssig-naalccrrbinatie (1,0,0) en de genoemde reeksen van even genunmerde full adders in de ingangssignaalcocribinatie (0,1,1). Met andere woor-15 den, volstaan kan worden met twee testpatronen, onafhankelijk van het aantal partiele produkten. In deze uitvoering, waarbij weliswaar relatief veel hardware is toegevoegd, zijn voor het testen van de gehele matrixconfiguratie in alle ingangssignaalccmbinaties derhalve 17 testpatronen nodig en voldoende.

20 De hier beschreven wijze van testen van matrixconfiguratie en accunulator is onafhankelijk van de lengte van het vermenigvuldigtal X of de vermenigvuldiger Y. De testpatronen resulteren uit specifieke Χ,Υ-waarden. Deze specifieke Χ,Υ-waarden kunnen systematisch in aantal bits worden uitgebreid, zonder dat de opbouw van de testpatronen 25 principieel verandert. Dit maakt het ontwerp van de multiplicator-accumulator parametriseerbaar in de lengte van X en Y, hetgeen als een belangrijk voordeel moet worden aangemerkt.

Testen van Boothcodeur en multiplexschakeling

In het hiernavolgende zullen de testpatronen voor de Boothco-30 deur en de multiplexschakeling aan de orde komen. Deze beide delen van de multiplicator-accumulator omvatten dynamische "pass" transis-torlogica, waardoor in principe een testprocedure moet worden 1 * PHN 12.022 22 gecreëerd zowel voor het geval, dat één enkele "stuck-at one" fout optreedt, alswel voor het geval, dat één enkele "stuck-at zero" fout optreedt in de genoemde delen. In het knooppunt van een aantal parallel lopende transistorwegen kan een "stuck-at one" fout een tus-5 senspanningsniveau creeren, waardoor de waarde hiervan digitaal gezien onbekend is, terwijl een "stuck-at zero" fout een dynamische geheugenfunctie in dit knooppunt creëert.

Voor de Boothcodeur, zoals deze is afgeheeld in fig. 1, en voor de coderingsschakelingen hierin, zoals er een daarvan is afgeheeld 10 in fig. 3, geldt, uitgaande van de situatie, dat de spanning aan de uitgang van de poortschakelingen in de, in fig. 3 aangegeven deel-schakelingen 1 is, dat na toevoer van achtereenvolgens; - y(i-l) y(i) y(i+l) =000 een "stuck-at one" fout kan worden vastgesteld in de FET's 100 of 106 van de deelschakeling 44 en een 15 "stuck-at zero" fout in de FET's 52 of 54 van de deelschakeling 42; - y(i-l) y(i) y(i+l) =111 een "stuck-at one" fout kan worden vastgesteld in de FET's 110 of 112 van de deelschakeling 46 en een "stuck-at zero" fout in de FET's 56 of 58 van de deelschakeling 42; - y(i-l) y(i) y(i+l) =010 een "stuck-at one" fout kan worden vast-20 gesteld in de FET's 52 of 118 van de deelschakelingen 42, respectievelijk 48 en een "stuck-at zero" fout in de FET's 100 of 102 van de deelschakeling 44; - y(i-l) y(i) y(i+l) =101 een "stuck-at one" fout kan worden vastgesteld in de FET's 56 of 122 van de deelschakelingen 42, respectie- 25 velijk 50 en een "stuck-at zero" fout in de FET's 112 of 114 van de deelschakeling 46; - y(i-l) y(i) y(i+l) =110 een "stuck-at one" fout kan worden vastgesteld in de FET's 102 of 104 van de deelschakeling 44 en een "stuck-at zero" fout in de FET's 116 of 118 van de deelschakeling 48; 30 - y(i-l) y(i) y(i+l) =011 een "stuck-at one" fout kan worden vast gesteld in de FET's 58 of 120 van de deelschakelingen 42, respectievelijk 50 en een "stuck-at zero" fout in de FET's 108 of 110 van de deelschakeling 46; - y(i-l) y(i) y(i+l) =001 een "stuck-at one" fout kan worden vast-35 gesteld in de FET's 108 of 114 van de deelschakeling 46 en een PHN 12.022 23 "stuck-at zero" fout in de FET's 120 of 122 van de deelschakeling 50; - y(i-l) y(i) y(i+l) =100 een "stuck-at one" fout kan worden vastgesteld in de FET's 54 of 116 van de deelschakelingen 42, respectievelijk 48 en een "stuck-at zero" fout in de FET's 104 of 106 van de 5 deelschakeling 44.

Doordat telkens twee opeenvolgende coderingsschakelingen één ingangssignaal gemeen hebben, kunnen niet steeds tegelijkertijd dezelfde combinaties van y(i-l) y(i) y(i+l) aan alle coderingsschake-lingen worden toegevoerd. Wordt bijvoorbeeld aan de coderingsschake-10 ling 32 (zie fig. 2) de combinatie y(-l) y(0) y(1) = 1 1 0 toegevoerd, dan moet aan de coderingsschakeling 34 een combinatie y(lj y(2) y(3) worden toegevoerd, waarvoor geldt 0 x x. Hiermede rekening houdende kunnen voor het testen van de coderingsschakelingen in de Boothco-.deur de acht in fig. 11 weergegeven testpatronen worden gebruikt.

15 Deze testpatronen worden derhalve gevormd door een specifiek toegevoerde Y-waarde, aangevuld met y( —1) en, indien n oneven is, tevens mat y(n). Opgemerkt zij, dat er hier geen eisen zijn gesteld aan de X-waarde. Nadere eisen met betrekking tot de X-waarde worden echter wel gesteld in verband met de propagatie van fouten door de 20 multiplexschakeling; hierop wordt verder in de beschrijving ingegaan.

In de multiplexschakeling resulteert één enkele "stuck-at one" fout in twee geleidende FET's. Als de desbetreffende ingangswaarden van deze FET's verschillen, dan treedt een tussenspanningsniveau op; de in fig. 7 aangegeven invertor 86 van een van de multiplexers van 25 de multiplexschakeling herkent deze waarde als een logische 0 of een logische 1. Een enkele "stuck-at zero” fout resulteert in de multiplexschakeling in een situatie, dat geen enkele FET geleidend is, waardoor in de knooppunten van de multiplexers een dynamische geheugenfunctie ontstaat.

30 Aan de hand vi:. m fig. 7 afgebeelde multiplexer wordt aangegeven hoe "stuc·.- c fouten kunnen worden getest door combi naties van test pa*: :**r. van de gedaante : (x(i-l), x;; , , -1}, (-1), (+2), (-2)).

Zij bijvoorbeeld ·.: : .hersteld, dat de FET 76 een "stuck-at zero" 35 fout vertoont, dan wordt eerst de uitgang van de invertor 86 geini- t * PHN 12.022 24 tialiseerd via een andere FET, bijvoorbeeld FET 78, en wel door toevoer van bijvoorbeeld het testpatroon (0,0,0,1,0,0,0), waardoor de uitgang F van de invertor 86 gelijk wordt aan 0. Een tweede testpatroon dient dan een weg te hebben door de te testen FET 76. Hiertoe 5 wordt bijvoorbeeld het testpatroon (d,d,1,0,0,0,0) toegevoerd (waarbij d een "don't care" toestand van het desbetreffende bit aangeeft), hetgeen als de EET 76 correct is resulteert in F = 1 en als de FET 76 defect is in een onveranderde waarde van F, te veten F = 0. Twee testpatronen zijn derhalve noodzakelijk, één voor het initialiseren en 10 één voor de foutdetectie. Een testpatroon voor foutdetectie kan echter tevens als initialiseringstestpatroon voor het testen van een volgende FET in de multiplexer worden gebruikt. Met de testpatronen voor initialisering en foutdetectie corresponderen specifieke combinaties van ingangswaarden van de coderingsschakelingen in de Booth-15 codeur. In het voornoemde voorbeeld geldt voor het initialiseringstestpatroon, dat alleen het uitgangssignaal (+1) van een coderings-schakeling gelijk is aan 1, terwijl voor het foutdetectieteetpatroon alleen het uitgangssignaal (0) gelijk is aan 1, zodat hiermede de coderingsschakelingingangscombinatie 010 (of 001), respectievelijk 20 000 (of 111) corresponderen.

Voor het testen van de "stuck-at zero" fouten in de multiplexers kunnen bijvoorbeeld in vaste volgorde de in fig. 12 weergegeven testpatronen worden gebruikt. Dit zijn er in totaal 9, onafhankelijk van de lengte van de Χ,Υ-waarden.

25 Het eerste testpatroon wordt gebruikt voor initialisering, waar bij zij verondersteld, dat de FET 78 geen defect vertoont; dit testpatroon resulteert in een waarde F = 0. Het tweede testpatroon dient voor het testen van de FET 76, doch tevens als initialiseringstest-patroon voor het testen van de FET 78. Is de FET 76 correct, dan 30 wordt F = 1; is de FET 76 defect, dan blijft F = 0. Het derde testpatroon dient voor het testen van de FET 78. Aangenomen, dat de FET 76 correct was, wordt F = 0 als de FET 78 correct is; is de FET 78 defect, dan blijft F - 1. Het vierde testpatroon dient als initiali-seringstestpatroon voor het testen van de FET 80. Het testen van de 35 FET 80 geschiedt met het vijfde testpatroon. Het zesde testpatroon PHN 12.022 25 dient voor het testen van de FET 82, die behoort tot een multiplexer, die is aangesloten op een coderingsschakeling waaraan een oneven groep van 3 bits (dit zijn de groepen y(-l) y(0) y(l); y(3) y(4) y(5); enz.) is toegevoerd. Het zevende testpatroon dient voor het testen 5 -van de FET 84, die behoort tot een multiplexer, die is aangesloten op een coderingsschakeling waaraan een oneven groep van 3 bits is toegevoerd. Het achtste testpatroon dient voor het testen van de FET 82, die behoort tot een multiplexer, die is aangesloten op een coderingsschakeling waaraan een even groep van 3 bits (dit zijn de groe-10 pen y(l) y(2) y(3); y(5) y(6) y(7); enz.) is toegevoerd. Het negende testpatroon ten slotte dient voor het testen van de FET 84, die behoort tot een multiplexer, die is aangesloten op een coderingsschakeling waaraan een even groep van 3 bits is toegevoerd.

' Deze serie testpatronen maakt een parallel testen van alle mul- 15 tiplexers in de multiplexschakeling mogelijk. Opgemerkt zij, dat in plaats van de bits x(i-l) en x(i) vaste waarden aanwezig kunnen zijn of, anders gezegd, dat x(i-l) en x(i) voor i = -1, 0 en m gelijk kunnen zijn aan 0, zoals blijkt uit fig, 6 en de in fig. 5 weergegeven tabel.

20 Voor "stuck-at one" fouten in de multiplexers worden eveneens twee testpatronen gebruikt voor het vaststellen van een fout: eerst een testpatroon voor de veronderstelling, dat het door de invertor 86 herkende tussenspanningsniveau wordt gezien als een logische 0, gevolgd door een tweede testpatroon voor de veronderstelling, dat het 25 door de invertor 86 herkende tussenspanningsniveau wordt gezien als een logische 1. In totaal kan dan worden volstaan met 14 testpatronen, waarvoor in fig. 13 een mogelijke selectie wordt gegeven. Er is hier geen vaste volgorde in de testpatronen vereist. Wordt bijvoorbeeld het testpatroon ¢1,1,0,0,1,0,0) toegevoerd, dan zal als er geen de-30 fecte FET aanwezig is F = 0; geldt toch F - 1, dan zal een van de FET*s 76, 78, 82 defect zijn. Wordt het testpatroon (0,0,0,0,1,0,0,) toegevoerd, dan zal ais er geen defecte FET aanwezig is F = 1; geldt toch dat F = 0, dan zal een van de FET's 78, 82 defect zijn.

Fouten in de multiplexschakeling dienen bij voorkeur te worden 35 gepropageerd door de matrixconfiguratie en de accumulator; fouten in r t PHN 12.022 26 de Boothcodeur door de muit iplexschakeling en bij voorkeur door de matrixconf igurat ie en de accunulator. Door de opbouw van de tvree laatstgenoemde eenheden uit full adders vindt een foutenpropagatie daarin zonder problemen en zonder bijkanende maatregelen plaats. Het 5 probleem is er voor te zorgen, dat fouten in de Boothcodeur door de multiplexschakeling konen. Een fout in de uitgang van de Boothcodeur resulteert in een foute poortspanning van een FET in de multiplexschakeling. Eén enkele "stuck-at one" fout in een poortschakeling van een FET in de Boothcodeur bewerkstelligt, dat twee FET's in een 10 multiplexer geleidend kunnen worden. Eén enkele "stuck-at zero" fout in een poortschakeling van een FET in de Boothcodeur bewerkstelligt, dat zich de situatie kan voordoen, dat geen enkele FET in een multiplexer gaat geleiden. Het propagatieprobleem kan worden opgelost door de testpatronen voor de multiplexschakeling en de Boothcodeur zodanig 15 te kiezen, dat foutdetectietestpatronen voor "stuck-at" fouten in de Boothcodeur samenvallen met testpatronen voor equivalente "stuck-at" fouten in de multiplexschakeling.

Zoals reeds vermeld, kan door bijvoorbeeld y(i-l) y(i) y(i+l) = 110 een "stuck-at one" fout worden vastgesteld in de FET's 102 of 20 104 van de deelschakeling 44 in fig. 3. Een dergelijke fout resulteert in een waarde (+1) = 1, terwijl bij deze coderingsschakelingingangs-signaalcombinatie normaal al geldt: (+2) = 1. Hierdoor zullen in de in fig. 7 afgebeelde multiplexer de FEt's 78 en 82 tegelijkertijd geleidend worden. Een "stuck-at one" fout in de Boothcodeur leidt 25 derhalve tot hetzelfde gevolg als een "stuck-at one" fout in een van de FET's 78 of 82 van de multiplexer. Door het bij een van deze twee foutmogelijkheden behorende multiplexertestpatroon te kiezen, wordt het mogelijk de genoemde fout in de Boothcodeur door de multiplexer te propageren.

30 Een voorbeeld van testpatronen, geschikt voor "stuck-at one" en "stuck-at zero" fouten en voor de propagatie van dergelijke fouten in de Boothcodeur door de multiplexschakeling is weeregegeven in fig.

14. Deze in fig. 14 weergegeven tabel omvat 15 testpatronen, die zijn gevormd door combinatie van de in de figuren 12 en 13 weergegeven 35 tabellen. Combinatie was mogelijk door de "don't care" toestanden in S·· ‘ PHN 12.022 27 de vaarden van x(i-l) en x(i) in de in fig. 12 afgeheelde tabel. De eerste 9 testpatronen gelden voor "stuek-at one" fouten, de volgende 6 voor "stuck-at zero" fouten.

Uit het voorgaande moge blijken, dat verschillende combinaties 5 van testpatronen mogelijk zullen zijn, waarbij echter voor "stuck-at zer“ fouten een vaste deelvolgorden van testpatronen zal gelden.

9

Claims

1. Werkwijze voor het testen van een gemodificeerde Boothmulti-plicator voor het vermenigvuldigen van een m-bits vermenigvuldigtal (X = x(m-l) ... x(l) x(0), waarbij x(0) het minst significante bit 5 voorstelt) met een n-bits vermenigvuldiger (Y = y(n-l) ___y(l) y(0), waarbij y(0) het minst significante bit voorstelt), welke gemodificeerde Boothmultiplicator is voorzien van een Boothcodeur, waarin de n-bits vermenigvuldiger in elkaar telkenmale met 1 bit overlappende groepen van 3 bits (y(i-l) y(i) y(i+l) met i = 0, 2, 4, ... n-2 als 10 n even is en i = 0, 2, 4, ... n-1 als n oneven is, terwijl y(-l) en, als n oneven is, tevens y(n) een instelbare waarde bezitten) wordt omgezet in een reeks vermenigvuldigwaarden (Y' = y'(k-2) ... y'(2) y'-(0) met k = n als n even is en k = n+1 als n oneven is), een multiplex-schakeling voor het vormen van partiele produkten (X.y'(j)) en een 15 matrixconfiguratie van full adders om de opeenvolgend verkregen partiele produkten incrementerend in positie bij elkaar op te tellen, bij welke werkwijze op grond van specifiek toegevoerde X,Y-waarden in de gemodificeerde Boothmultiplicator een aantal testpatronen wordt verkregen, welke testpatronen aan een uitgang van de gemodificeerde 20 Boothmultiplicator resulteren in waarden, waaruit blijkt of de gemodificeerde Boothmultiplicator een defect vertoont, met het kenmerk, dat testpatronen worden opgewekt, waarvoor geldt, dat zowel alle elkaar met 1 bit overlappende groepen van 3 bits opeenvolgend alle 8 de ingangssignaalcombinaties aannemen, terwijl de opeenvolgend aan de 25 Boothcodeur tegelijkertijd toe te voeren groepen van 3 bits tezamen het Y-gedeelte van de testpatronen voor de Boothcodeur en de multi-plexschakeling vormen, alswel dat mogelijk in de Boothcodeur of mul-tiplexschakeling .-pt r-xiende fouten door een bijbehorend X-gedeelte van de testpatronen : « r de multiplexschakeling kunnen worden gepro-30 pageerd, waarbij ·.· « : :·:· instelbare waarde van y(-l) en, als n oneven is, tevens voor yin .r. ie Boothcodeur hieraan een bij een desbetreffend testpatroon : -vice eerste waarde wordt toegevoerd, dat voorts testpatronen worden pjewekt, waarvoor geldt, dat aan de drie ingangen van de onderscne: :en full adders van de matrixconfiguratie opeen- : PHN 12.022 29 volgend alle 8 de ingangssignaalcombinaties worden toegevoerd, waarbij telkens aan te testen groepen full adders tegelijkertijd eenzelfde ingangssignaalcombinatie wordt toegevoerd, waarbij aan de carryin-gang van de full adders, die de eerste rij full adders van de matrix-5 configuratie vamen, en aan de carryingang van de full adders, die de minst significante bit van het te verkrijgen produkt (X.Y) bepaalt, een bij een desbetreffend testpatroon voor de matrixconfiguratie behorende tweede waarde wordt toegevoerd.

2. Werkwijze volgens conclusie 1, waarbij de rnultiplexschakeling 10 wordt gevormd door een rij van multiplexers, met het kenmerk, dat voor het testen van de combinatie van Boothcodeur en multiplexscha-keling 14 testpatronen worden gebruikt voor mogelijk optredende "stuck-at one" fouten en 9 testpatronen voor mogelijk optredende "stuck-at zero" fouten en dat elk testpatroon bestaat uit een speci-15 fiek toegevoerde Y-waarde, aangevuld met y(-l) en, als n oneven is, tevens met y(n), tezamen met een per multiplexer toegevoerd specifiek tweetal opeenvolgende bits x(i-l) en x(i) met i = -1, 0, 1, ... m, waarbij de bits x(-2), x(-l) en x(m) tijdens het testen een door een desbetreffende vermenigvuldigwaarde vast bepaalde waarde bezitten.

3. Werkwijze volgens conclusie 2, met het kenmerk, dat de 14 testpatronen, die worden gebruikt voor mogelijk optredende "stuck-at one" fouten, worden gevormd door de in de tabel van figuur 13 weergegeven waarden van x(i-l) x(i); y(-l) y(0) y(l) y(2) ...

4. Werkwijze volgens conclusie 2 of 3, met het kenmerk, dat de 25. testpatronen, die gebruikt worden voor mogelijk optredende "stuck- at zero" fouten, worden gevormd door de in de tabel van figuur 12 weergegeven waarden van x(i-l) x(i); y(-l) y(0) y(l) y(2) ...

5. Werkwijze volgens conclusie 2, met het kenmerk, dat de 14 testpatronen voor mogelijk optredende “stuck-at one" fouten en de 9 test- 30 patronen voor mogelijk optredende "stuck-at zero",fouten worden gecombineerd tot een set van 15 testpatronen voor beide typen fouten. f _ ί * ΡΗΝ 12.022 30

6. Werkwijze volgens conclusie 5, met het kenmerk, dat de 15 testpatronen van de gecombineerde set worden gevormd door de in de tabel van figuur 14 weergegeven waarden van x(i-l) x(i); y(-l) y(0) y(l) y(2) ...

7. Werkwijze volgens een der voorgaande conclusies, met het ken merk, dat elk testpatroon voor de matrixconfiguratie bestaat uit ½k partiele produkten, terwijl voor het testen van alle full adders van de matrixconfiguratie, uitgezonderd de full adder, die het meest significante bit van het te verkrijgen produkt (X.Y) bepaalt, met alle 10 8 de ingangssignaalcombinaties en voor het testen van de full adder, die het meest significante bit van het te verkrijgen produkt (X.Y) bepaalt,met 6 van de 8 ingangssignaalcombinaties in totaal gebruik wordt gemaakt van 15 + 2^k - 1) testpatronen.

8. Werkwijze volgens conclusie 7, met het kenmerk, dat de full 15 adder, die het meest significante bit van het te verkrijgen produkt (X.Y) bepaalt, met de 2 resterende van de 8 ingangssignaalcombinaties wordt getest door behalve gebruik te maken van 2 van de genoemde voor het testen van de matrixconfiguratie gebruikte testpatronen, een van de ingangsignalen van deze full adder te inverteren.

9. Werkwijze volgens een der voorgaande conclusies, waarbij de gemodificeerde Boothmultiplicator is voorzien van een op de matrixconfiguratie aangesloten en uit full adders opgebouwde accumulator, met het kenmerk, dat voor het testen van de full adders van de accumulator met 6 van de 8 ingangssignaalcombinaties gebruik wordt gemaakt 25 van 6 eveneens voor het testen van de matrixconfiguratie gebruikte testpatronen, waarbij aan de carryingang van de full adder, die het minst significante bit van de uit de accumulator te verkrijgen waarde bepaalt, een bij een desbetreffend testpatroon voor de accumulator behorende waarde 'wordt toegevoerd.

10. Werkwijze volgens conclusie 9, mst het kenmerk, dat voor het testen van de full adders van het minst significante deel van de »' PHN 12.022 31 accumulator met de 2 resterende van de 8 ingangssignaalcombinaties gebruik wordt genaakt van 2 verdere testpatronen, die bitsgewijs eikaars inversen zijn, waarbij een eerste van deze 2 testpatronen twee naai achtereen aan de matrixconfiguratie wordt toegevoerd, waarna 5 vervolgens het tweede van deze 2 testpatronen hieraan wordt toegevoerd, en dat voor het testen van de full adders van het . overige, meest significante deel van de accumulator met deze 2 resterende in-gangssignaalccmbinaties gebruik wordt gemaakt van een eveneens voor het testen van de matrixconfiguratie gebruikt testpatroon, dat twee 10 maal achtereen aan de matrixconfiguratie wordt toegevoerd, waarna het testen van de accumulator wordt voortgezet door het toevoeren van een verder testpatroon aan de matrixconfiguratie, waarbij voorts voor het testen van het meest significante deel van de accumulator met de 2 resterende ingangssignaalcombinaties een van de ingangssig-15 nalen van de meest significante, de twee na de meest significante, . de vier na de meest significante, enz. full adder wordt geïnverteerd.

11. Werkwijze volgens een der conclusies 1-6, met het kenmerk, dat het aantal testpatronen, dat gebruikt wordt voor het testen van alle full adders van de matrixconfiguratie met alle 8 de ingangssig-20 naalcombinaties onafhankelijk is van de lengte in bits van de vermenigvuldiger Y, waarbij voor het testen van de genoemde full adders de navolgende full adderingangssignalen worden geïnverteerd; het carryingangssignaal van de meest significante full adder uit elke rij en van de twee na de meest significante, de vier na de meest sig-25 nificante, enz. full adder van de eerste rij van de matrixconfiguratie, en het ingangssignaal van op een na meest significante full adder en van de full adder, die het meest significante bit van het te verkrijgen produkt bepaalt, dat afkomstig is van de somuitgang van een full adder uit een voorgaande rij full adders en het, met het 30 laatstgenoemd ingangssignaal corresponderend ingangssignaal van de op een na meest significante full adder van de eerste rij.

12. Gemodificeerde Boothmultiplicator voor het vermenigvuldigen van een m-bits vermenigvuldigtal {X = x(m-l) ... x(l) x(0), waarbij o ( 1 * PHN 12.022 32 x(0) het minst significante bit voorstelt) met een n-bits vermenigvuldiger (Y = y(n-l) ... y(l) y(0), waarbij y(0) het minst significante bit voorstelt), welke gemodificeerde Boothmultiplicator is voorzien van een Boothcodeur, waarin de n-bits vermenigvuldiger in 5 elkaar telkenmale met 1 bit overlappende groepen van 3 bits (y(i-l) y(i) y(i+1) met i = 0, 2, 4, ... n-2 als n even is en i = 0, 2, 4, ... n-1 als n oneven is, terwijl y(-l) en, als n oneven is, tevens y(n) een instelbare waarde bezitten) wordt omgezet in een reeks vermenig-vuldigwaarden (Y' = y'(k-2) ... y'(2) y'(0) met k = n als n even is 10 en k = n+1 als n oneven is), een op de Boothcodeur aangesloten multi-plexschakeling voor het vormen van partiele produkten (X.y'(j)) en een op de multiplexschakeling aangesloten matrixconfiguratie van full adders on de opeenvolgend verkregen partiele produkten incrementerend in positie bij elkaar op te tellen, en welke gemodificeerde Boothmul-15 tiplicator kan worden getest door toepassing van de werkwijze volgens een der voorgaande conclusies, met het kenmerk, dat een aansluiting voor de instelbare waarde van y(-l) en, als n oneven is, tevens voor y(n) in de Boothcodeur aanwezig is, via welke een bij een desbetreffend testpatroon behorende eerste waarde aan de Boothcodeur wordt 20 toegevoerd, en dat een aansluiting voor de carryingang van de full adders, die de eerste rij full adders van de matrixconfiguratie vormen, en voor de carryingang van de full adder, die de minst significante bit van het te verkrijgen produkt (X.Y) bepaalt, aanwezig is, via welke een bij een desbetreffend testpatroon voor de matrixconfi-25 guratie behorende tweede waarde aan de desbetreffende full adders wordt toegevoerd.

13. Gemodificeerde Boothmultiplicator volgens conclusie 12, met het kenmerk, dat de matrixconfiguratie is voorzien van een invertor en schakelmiddelen om de invertor voor het testen van de full adder, 30 die het meest significante bit van het te verkrijgen produkt (X.Y) bepaalt, met twee te voren bepaalde van de acht mogelijke ingangssig-naalcotribinaties in de verbinding naar een van de drie ingangen van deze full adder te schakelen. i 'f PHN 12.022 33

14. Gemodificeerde Boothmultiplicator volgens conclusie 12 of 13, voorzien van een op de matrixconfiguratie aangesloten en uit full adders opgebouwde accumulator, met bet kenmerk, dat een aansluiting voor de carry ingang van de full adder, die het minst significante bit 5 van de uit de accumulator te verkrijgen waarde bepaalt, aanwezig is, via welke een bij een desbetreffend testpatroon voor de accumulator behorende waarde wordt toegevoerd.

15. Gemodificeerde Boothmultiplicator volgens conclusie 14, met het kenmerk, dat de accumulator is voorzien van invertoren en scha- 10 kelmiddelen om deze invertoren voor het testen van het meest significante deel van de accumulator met twee te voren bepaalde van de acht mogelijke ingangssignaalcombinaties in de verbinding naar de desbetreffende ingangen van de meest significante, respectievelijk de twee na de meest significante, de vier na de meest significante, enz. full 15 adder te schakelen.

16. Gemodificeerde Boothmultiplicator volgens conclusie 12, met het kenmerk, dat de matrixconfiguratie is voorzien van invertoren en schakelmiddelen om deze invertoren voor het testen van de matrixconfiguratie in de verbinding naar de navolgende full adder ingangen te 20 schakelen: de carry ingang van de meest significante full adder uit elke rij en van de twee na de meest significante, de vier na de meest significante, enz. full adder van de eerste rij van de matrixconfiguratie, en de ingang van de op een na meest significante full adder van elke rij en van de full adder, die het meest significante bit van 25 het te verkrijgen produkt bepaalt, die bestemd is voor de ontvangst van het somsignaal van een full adder uit een voorgaande rij full adders of van eer. :.,.*:v or m de plaats komend signaal waar dit de eerste rij . full acde: -- letreft.

17. Geintegreeiue schakeling, voorzien van de gemodificeerde 30 Boothmultiplicat :r . 1 xans een der conclusies 12-16. .