NL8501739A - Programmeerbare rijvormige logische schakeling met test- en controleschakelingen. - Google Patents

Programmeerbare rijvormige logische schakeling met test- en controleschakelingen. Download PDF

Info

Publication number
NL8501739A
NL8501739A NL8501739A NL8501739A NL8501739A NL 8501739 A NL8501739 A NL 8501739A NL 8501739 A NL8501739 A NL 8501739A NL 8501739 A NL8501739 A NL 8501739A NL 8501739 A NL8501739 A NL 8501739A
Authority
NL
Netherlands
Prior art keywords
logic
row
programmable
input
circuit
Prior art date
Application number
NL8501739A
Other languages
English (en)
Original Assignee
Monolithic Memories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Monolithic Memories Inc filed Critical Monolithic Memories Inc
Publication of NL8501739A publication Critical patent/NL8501739A/nl

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516Test of programmable logic devices [PLDs]
    • G01R31/318519Test of field programmable gate arrays [FPGA]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00307Modifications for increasing the reliability for protection in bipolar transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H03K19/17708Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

-1- '«;· ·* -. • -«
Programmeerbare rijvormige logische schakeling met test- en controleschakelingen.
Deze uitvinding heeft betrekking op veld-programmeerbare logische rijen en in het bijzonder op veldprogrammeerbare rijvormige logische schakelingen met verbeterde test- en controleschakelingen.
5 Smeltbare verbindingen, gebruikt in bipolaire PRQMS (programmeerbare dode geheugens) hebben aan de ontwerper van digitale stelsels de mogelijkheid gegeven om "te schrijven op silicium". In weinig meer dan enkele seconden kan een algorithme, een proces of een boolse 10 overdrachtsfunctie permanent verschaft worden in de vaste structuur van een geïntegreerde schakeling (IC) van een dood geheugen (PROM). zijn
Programmeerbare dode geheugens*,voor vele doeleinden bruikbaar, omvattende microprogrammageheugens 15 voor processoren en besturingsinrichtingen met hoge snel heid, niet vluchtige programmageheugens voor minicomputers en miniprocessoren, het opwekken van letters met hoge snelheid en opzoektabellen met hoge snelheid.
Zeer onlangs zijn programmeerbare geïntegreer-20 de schakelingen uitgebreid voor logische schakelingsrijen.
Hiernaar wordt soms verwezen als PLA* s (programmeerbare logische rijen) en FPLA's (veldprogrammeerbare logische rij en). In tegenstelling tot eerdere maskervormige programmeerbare schakelingen kunnen FPLA*s op een andere 25 plaats geprogrammeerd worden dan waar zij vervaardigd worden. Alle problemen in een geprogrammeerd ontwerp, die ontdekt worden, kunnen op eenvoudige wijze verbeterd worden door een nieuwe FPLA te programmeren en de oude te verwijderen. Indien de bijzondere toepassing groot genoeg 30 is om de kosten te rechtvaartligenkan vervolgens een masker ontworpen worden zodat maskervormige programmeerbare ,C Z v Λ ^ o· 'w· is j c y ï * -2- rijen gemaakt kunnen worden.
PLA's worden gebruikt in het tot stand brengen van willekeurige logische netwerken, vervoer-inrichtingen voor gegevens, codeomzetters, decodeerin-5 richtingen voor instructies, het doen opeenvolgen van toestanden en een verscheidenheid aan andere functies. Typische FPLA's omvatten een rij logische EN- en OF-poorten, die geprogrammeerd kunnen worden voor een specifieke functie. Elke uitgangsfunctie is de som (logische OF) van gekozen 10 producten (logische EN's), of het logische equivalent hiervan, waarbij elk product het product is van gekozen polariteiten van gekozen invoer.
FPLA's kunnen zo geprogrammeerd worden dat (1) elke invoer lijn verbonden kan worden met elke 15 EN-poortinvoer en (2) elk product (EN's) kan worden opge
teld door één van de OF-poorten. Dit wordt tot stand gebracht door een programmeerbare rij of matrix te verschaffen (.1) tussen de schakelingsingangen en de EN-poort-ingangen en (2) tussen . respectievelijk de uitgang van 20 de EN-poorten en de ingangen van de OF-poorten. De FPLA
wordt dan geprogrammeerd door de smeltbare verbindingen die de geleiders van de twee rijen verbinden door te smelten of niet door te smelten, pp dezelfde wijze waarop de PROM's geprogrammeerd worden.
25 Een zeer recente vernieuwing in de programmeer bare rijvormige logische schakelingen wordt beschreven in het Amerikaanse octrooi No. 4.124.899 en die van dezelfde Aanvraagster is als de onderhavige uitvinding. Zulke inrichtingen omvatten een enkele programmeerbare rij of 30 matrix van schakelingsingangen in plaats van twee reeksen van programmeerbare rijen.
Door de ingangen naar êên poort vrij programmeerbaar te maken, dat wil zeggen kiesbaar door de ontwerper, met daarentegen niet programmeerbare 35 poortingangen, wordt enige flexibiliteit bij het ontwerpen
- X * ή “? ? C
- -i ·,,, & J i · w -3- ff «· opgeofferd. Het verkleinen van de grootte van de IC-chip maakthet enigszins verminderen van de flexibiliteit meer dan goed. Een kleinere chipgrootte betekent grotere opbrengsten en daarom lagere kosten. Een kleinere chipgrootte 2 betekent ook dat kleinere meer geschikte pakinrichtingen gebruikt kunnen worden.
Behalve de programmeerbare rijvormige logische basisschakeling worden ook andere hulpschakelingen vereist. Bijvoorbeeld worden programmeerschakelingen vereist voor 2Q het doorsmelten van smeltbare verbindingen bij gekozen plaatsen. Testschakelingen worden vereist om te controleren of het juiste patroon door smelten aangebracht werd. Testschakelingen zijn ook nodig om een niet geprogrammeerde schakeling te testen.
15 Het testen wordt moeilijker gemaakt door het feit dat, omdat de uitgangssignalen EN-signalen geworden zijn, het moeilijk is de producttermen te onderzoeken, omdat, indien een ingang naar een EN-poort actief is (laag of logische nultoestand), de EN-poort-uitgang zich 20 bij een logische nultoestand bevindt. Indien een uitgangs-lijn actief wordt (logische null weet men daarom niet welke productterm, of hoeveel producttermen, actief geworden zijn. Dit veroorzaakt geen probleem in het normale werken van een geprogrammeerde schakeling. Inderdaad vormt 25 de EN-functie ëën geheel met de normale logische werking.
Hij veroorzaakt alleen een probleem in het testen van een niet geprogrammeerde schakeling en in het controleren of de logische rijschakeling na programmeren juist is.
Bestaande programmeerbare rijvormige logische 30 schakelingen gebruiken afzonderlijke aftastschakelingen om te controleren of de juiste smeltbare verbindingen wel of niet doorgesmolten werden teneinde deze problemen te ondervangen. Dat betekent dat in plaats van aftastschakelingen, die zich reeds in de inrichting bevinden en 35 die werken om de toestand van de ingangslijnen uit de " ' ’* ^ 7
*· ' V
» V
-4— logische rij af te tasten geheel onafhankelijke aftast-schakelingen gebruikt worden. In ëën werkelijk uitvoerings-voorbeeld wordt de programmeerschakeling gebruikt om deze functie te verschaffen. De onderliggende gedachte is 5 geweest om de te testen lijn in een uitgeschakelde of niet- werkende mode te Brengen en deze dan te testen onder omstandigheden die normaliter niet gevonden worden in de werking van de schakeling nadat deze geprogrammeerd is.
10 Deze benadering resulteert in niet betrouw baar testen omdat het testen niet plaats vindt bij omstandigheden die zich voordoen in een typische gebruikers-toepassing van de schakeling. A.C.-snelheden van ingang naar uitgang kunnen eenvoudigweg niet gemeten worden 15 bij een niet geprogrammeerd gedeelte met het resultaat dat sommige schakelingen na programmeren deze snelheden niet bereiken. Omdat deze schakelingen steunen op aftast-schakelingen die verschillen van die welke gebruikt worden bij normale werking van de schakeling om te controleren 20 of een gegeven smeltplaats doorgesmolten werd of niet, is het verder mogelijk dat onder bepaalde omstandigheden een deel dat op bevredigende wijze testen uitvoert voor het programmeren helemaal niet zal werken na het programmeren, nog minder bij hoge snelheden.
25 Het is daarom een doel van de uitvinding een verbeterde programmeerbare logische rij schakeling te verschaffen.
Een ander doel van de uitvinding is een verbeterde zelf programmeerbare rijvormige logische 3Q schakeling te verschaffen, die op juiste wijze getest kan aan worden zowel voorafgaande)als na het programmeren.
Nog een ander doel van de uitvinding is het verschaffen van een verbeterde programmeerbare rij-vormige logische schakeling, die getest kan worden onder 35 omstandigheden die bijna identiek zijn aan die welke de 5¾ -a : ? i
Vf Jj) t> ύ 4 -δε chake ling tegenkomt onder veldomstandigheden.
Nog een ander doel van de uitvinding is het verschaffen van controleren en dynamisch testen van een programmeerbare rijvormige logische schakeling, die 5 bestaande logische rijvormige aftastschakelingen gebruikt.
In overeenstemming met de onderhavige uitvinding wordt een veldprogrammeErbare rijvormige logische schakeling verschaft, met organen voor het controleren of de juiste smeltbare verbindingen van een logische 10 rij op de juiste wijze gesmolten zijn, waarbij bestaande logische rij schakelingen gebruikt worden. Het controleren wordt tot stand gebracht door dezelfde aftastschakelingen te gebruiken die onder werkelijke werkomstandigheden van de schakeling wordt gebruikt om de logische toestand van 15 de uitgangen van de programmeerbare logische rijmatrix van de schakeling af te tasten.
Dit wordt tot stand gebracht door alle uitgangslijnen of alle uitgangslijnen in de subgroepen van uitgangslijnen uit de programmeerbare logische rij 20 uit te schakelen behalve ëên uitgangslijn die getest moet worden. De bestaande aftastschakeling voor de enkele geïsoleerde uitgangslijn wordt dan gebruikt om te onderzoeken of het juiste smeltelement wel of niet doorgesmolten is.
Op gelijke manier wordt het testen van een 25 niet geprogrammeerde schakeling tot stand gebracht bij wisselstroomsnelheden en -spanningen, die zich normaliter voordoen voor een in gebruik zijnde geprogrammeerde rijvormige logische schakeling. Dit wordt tot stand gebracht door een enkele ingangslijn te isoleren en door deze vast 30 te pinnen op volle wisselstroomsnelheden bij normale spanningsniveaus. Indien bijvoorbeeld de logische rijmatrix een ITL-ontwerp is wordt de ingangslijn vastgepind tussen TTL-spauningsniveaux. De logische toestanden bij de uitgang worden afgetast, waarbij dezelfde aftastschakelingen 35 gebruikt worden, die gebruikt worden om de logische rij af te tasten gedurende de werkelijke schakelwerking.
*** <*r * « j · - * t -6-
Fig. 1 is „een blokschema van een veld-logische programmeerbare rijvormigi. £ schakeling in overeenstemming met de onderhavige uitvinding.
Fig. 2 is een schema van de schakeling uit 5 fig. J met productkeuzecellen voor dynamische functionele testen.
Fig. 3 is een schema van de keuzeschakelingen uit fig. J voor de ingangslijn.
• Fig. 1 toont éên voorbeeld van een programmeer-]0 bare rijvormige logische schakeling 10 in overeenstemming met de onderhavige uitvinding. Schakeling 10 omvat een aantal elementaire functionele blokken. De stroombaan voor het wisselstroomsignaal bestaat uit een serie ingangs-huffers 12-19, een emitter-volger-rij met logische poorten J5 20, een serie aftastversterkers 22-29, en een serie uit- gangshuffers 31-38, waarvan elk respectievelijk zijn eigen register 41-49 heeft. De uitgangen van de ingangs-buffers J2-19 omvatten de ingangslijnen naar de. rij 20, waar zij logische OF-verbindingen vormen met elkaar op 20 een wijze bepaald door het smeltbare verbindingspatroon.
Er zijn 16 ingangen naar de ingangsbuffers 12-19, acht ingangen 11-18, die van de buitenzijde van de schakeling IQ komen en acht ingangen FI—F8, welke terugkoppel ingangen zijn uit respectievelijk de registers 25 40-47. Natuurlijk heeft deze bijzondere vorm van ingangen de bedoeling alleen een toelichting te zijn en andere combinaties, van ingangen kunnen gevormd worden.
Bovendien verwijzend naar fig. 2 verschaft elke ingangsbuffer 4 ingangslijnen naar de logische rij 30 20: een ware"ingangslijn 50 en een complementaire ingangs lijn 52 voor de directe ingang II; en een ware ingangslijn 54 en een complementaire ingangslijn 56 uit de terugkoppe-lingsingang El.
Zo komen een geheel van 32 ingangslijnen 35 de logische rij 20 binnen en elke productterm (uitgangen •J V : ; - ♦ « -7- 01-08) is een willekeurige som van êên van de ingangslijnen van de rij 20, waarbij de werkelijke som bepaald wordt door het smeltpatroon langs die productterm. Uitgangen 01-08 worden gevormd door acht producttermen per uitgang direct 5 de EN-bewerking te laten ondergaan, waarbij de 8 product termen samen een subgroep 60 van uitgangslijn uit rij 20 vormen. Deze EN-functies werken bij aftastversterkers 20-29 en zij zijn ingebakken en niet programmeerbaar.
Zo vormt elke uitgang 01-08 een product-van-10 optellingen van ingangen. In de hier getoonde uitvoering is het resultaat dat de ingangssignalen eerst door een programmeerbare OF—poortrij gaan en dan naar niet-program-meerbare EN-poorten. Getoond kan worden dat zulke producten-van-optellingen logisch equivalent zijn met een schakeling 15 die als uitgangen optellingen-van-producten verschaft.
Inderdaad kan worden getoond dat de vorm van fig. 1 logisch equivalent is met een schakeling die een programmeerbare EN-poortrij bevat, gevolgd door een vaste 0F-poortrij, zoals beschreven in het eerder genoemde octrooi 4.124.899.
20 De onderhavige uitvinding is eveneens van toepassing op een dergelijk logisch equivalent.
Extra schakelingen worden vereist voor het programmeren en testen van schakeling 10. Acht programmeer-schakelingsstellen 62-69, elk met acht uitgangen, verschaffen 2§ een hoge stroom voor het doorsmelten van de gewenste smelt bare verbindingen op de bekende manier. Er worden extra acht schakelingen 70-78 met productkeuzecellen (PSC) voor dynamische functionele testen (DFT) verschaft, êën voor elke uitgang 01-08. Zoals zal worden uitgelegd verschaffen 30 FSC-cellen 70-78 een fundamenteel verschillende techniek voor het onderzoeken of een juist smeltpatroon tijdens het programmeren tot stand gebracht is.
Fig. 2 toont schematisch één van de PSC-cellen, 70. Cel 70 werkt als emittervolger, I van 3, 35 productterm-decodeerinrichting. Hij neemt ingangen A0, AÖ, V **. -* - *** «·
- '+ W
-8— AJ, AT, A2, ,A2' op adpeshuffer 79, gebruikt voor progxammeerrij 2Q en decodeert hen teneinde slechts één producttermlijn toe te laten, waarbij deze ene gekozen wordt door de adresingangen om te drijven, terwijl de 5 andere zeven op actieve wijze omhoog getrokken worden,
Gedurende een controletest daarna wordt # de rij 20 geprogrammeerd, de stroombronnen in aftastver— sterker 22 blijven aan en een productterm wordt gekozen door de geschikte adresinvoer toe te voeren. Omdat slechts' IQ één productterm per uitgang mogelijkerwijs laag kan voort gaan jde ene?die de PSC 70 doet drijven, stemt de uitgang van af tas tver sterker 22 die de EN—bewerking ondergaan heeft overeen met die productterm.
Veronderstel: bijvoorbeeld dat het adres-15 verschaft door de adresbuffers 79 een decimale nul is dan moet productterm "0" drijven. Dit betekent dat AO, AJ en A2 nul zijn, en dat AO, AJ en A2 één zijn.
Onder verwijzing naar fig. 2 zijn alle transistoren QJ-Q24 NPN-transistoren, zodat een nuladres de respectieve 2Q transistoren uitzet en een één adres hen aanzet. Men kan zien dat alleen voor het geval van productterm O alle yerhonden transistoren, bijvoorbeeld de transistoren QJ, Q9 en QJ7 uitgeschakeld zijn of zich in "drijvende1' toestand bevinden. In het geval van alle overblijvende 25 producttermuitgangslijnen 6Q is er tenminste één transistor die aanstaat, met het resultaat dat alle andere producttermuitgangslijnen J-7 omhooggetrokken en uitgezet worden.
Ihdien een smeltelement in tact is Bij productterm 0 zullen alle acht praducttermen hoog zijn 30 en de uitgang van aftastversterker 22 zal eveneens laag zijn.Indien een smeltelement doorgesmolten wordt in productterm 0, zullen de producttermen-if7hoog zijn vanwege het hierboven toegelichte, en productterm nul zal laag zijn, veroorzakend dat de aftastversterker 22 hoog voort— 35 gaat. op deze wijze wordt dezelfde rij aftastorganen t --1 **'· ***· α t) > » * -9- namelijk aftastversterker 22 die de toestand van de uitgangen uit rij 2Q tijdens het werken van de schakeling 10 tijdens zijn veldwerking aftast, gebruikt tijdens de controletesten.
5 De keuzeschakeling 80 uit fig. i voor de ingangslijn wordt meer in detail in fig. 3 getoond. Indien de FB/DIR-besturingslijn hoog is tijdens· het programmeren of controleren, worden Q3i en Q32 aangezet en trekken de w en x-klemlijnen omlaag teneinde de ware en complementaire 10 directe uitgangen 50 en 52 van ingangsbuffer 15 uit te schakelen. Op hetzelfde tijdstip worden Q33 en Q35 aangezet in het proces voor het uitzetten Q34 en Q35. Dit maakt mogelijk dat de y- en z-klemlijnen drijven teneinde de ware en complementaire terugfcoppelingsuitgangen 54 en 15 56 uit ingangsbuffer 15 aan te schakelen.
Indien de FB/DIR-lijn laag is gedurende het progranmeren en het controleren doet zich de omgekeerde situatie voor waarin de twee directe uitgangen 50 en 52 van de ingangshuffers aangezet worden en de twee terug-20 koppelingsuitgangen 54 en 55 van de ingangshuffers uitge zet worden. Merk op dat Q37 en Q38 niet geactiveerd worden gedurende deze procedures. Deze inrichtingen worden alleen geactiveerd wanneer de DFT—TRUE— of de DFT-CQMP-lijnen omhoog gezet worden naar een hoogspanningsniveau^ 25 bij benadering 2Qy, hetgeen niet gebeurt tijdens deze handelingen.
Het toevoegen van Q37 en Q38 en de daarmee verhönden schakelingen maakt het mogelijk alle ware en complementaire uitgangslijnen uit te schakelen.
3Q Zoals toegelicht zal worden,maakt dit het uitschakelen van alle behalve een lijn uit de ingangsbuffer 15 mogelijk.
Indien op een of ander tijdstip de DFT-TRUE-lijn bij aansluitklem 90 omhoog gebracht wordt naar een hoog zenerniveau van ongeveer 20v, schakelt Q38 aan en 35 trekt de x- en z-klemlijnen naar beneden teneinde zowel + t -JO- de directe als de complementaire uitgangslijnen voor terugkoppelen 52 en 56 uit te schakelen, terwijl de ware uitgangslijnen 50 en 54 actief blijven.
Indien de DFT-COMP-lijn omhoog gebracht is 5 bij aansluitklem 92 naar een hoog zenerniveau, schakelt Q37 aan en trekt de w- en y-lijnen naar beneden teneinde de directe en ware lijnen 50 en 54 voor terugkoppelen naar Beneden, terwijl de complementaire doorgangslijnen 52 en 56 actief blijven. Omdat deze lijnen alleen geacti-10 veerd worden door het hoge zenerniveau en niet door het normale zenerniveau van ongeveer 12v, is het mogelijk deze lijnen te verbinden met ingangspennen, die reeds gebruikt worden voor andere functies, in plaats van toevoegen van ingangspennen met name voor de DFT-ïRUE— 15 en DFT-CQMP-signalen.
De werking van de totale controle— en test-schakeling wordt nu beschreven. Een producttermplaats· voor één aftastversterker 22-24 wordt gekozen door de controlemode binnen te treden en door een geschikte 20 adres invoer uit de A0-A2 adresbuffer 79 te verschaffen.
Gebaseerd op het adres':·' doen de DFT-productkeuzeschakelingen 70-77 -1'. van de 8 producttermen 60 drijven en trekken de overige actieve omhoog. Zeven ingangsbuffers worden uitgeschakeld door hun directe ingangslijnen omhoog te 25 trekken tot een normaal hoog zenerspanningsniveau van 12v op de bekende manier. Omdat slechts één ingangsbuffer nog actief is zijn slechts vier ingangslijnen over. De w-, x-, of de y-, z-klemlijnparen gaan laag verder teneinde ofwel de directe stuuruitgangen 82 of wel de terugkoppelings— 30 stuuruitgangen 84, respectievelijk 50 en 52 of 54 en 60 uit te schakelen. De FE/DIR-besturingslijn leidt het signaal uit de uitgangslijn via schakelaar 86 naar die stuurtrap 82 of 84 welke nog actief is. Bij dit punt worden alle ingangslijnen naar de gekozen ingangsbuffer uitge— 35 schakeld behalve voor één waar complementair paar, ·*) " Λ 7 v Λ V ~ V 'i-' -11- s
Eexx controlehandeling werkt als volgt.
Wanneer één maal éên enkele ingangslijn gekozen wordt, wordt een TTL-spanningsniveau toegevoerd aan de directe ingang van de buffer. Een TTL-hoog niveau kiest de 5 ware ingangslijn- en een TTL-laag niveau kiest de comple mentaire ingangslijn. Indien een smeltelement bij de gekozen plaats in tact is, dan zal hij de stroombron 22—29 van de aftastversterker omhoog trekken en een laag niveau af geven bij de uitgang daarvan. Indien een smeltelement 10 bij de gekozen plaats doorgesmolten is, trekt de stroombron van de aftastversterker de productterm omlaag en geeft een hoog niveau af bij de uitgang van de aftast-versterker. Op deze wijze wordt de gehele rij gecontroleerd teneinde te onderzoeken dat hij het juiste daarin gesmolten 15 smeltpatroon heeft.
Bij testen met wisselstroom voordat de logische rij 20 geprogrammeerd wordt, werkt de schakeling als volgt. Eerst worden alle ingangslijnen behalve één waar complementair paar uitgeschakeld zoals hierboven 20 uitgelegd. Een 20v-hoog zeneraiveau wordt dan gezet of wel op de DFT-TKDE-pen 90 teneinde de ware ingangslijn te controleren, of op de DFI-COMP-pen 92 teneinde de complementaire ingangslijn te controleren. De wisselstroom— test wordt uitgevoerd door de gekozen ingangspen van 25 ingangsbuffer .15 vaste pennen op volle snelheid tussen de TTL-lage en TTL-hoge testniveaux (0-3 volt) en door de signalen bij de uitrvoerpeunen 01-08 uit rij 20 waar te nemen, Wanneer de gekozen ingangslijn hoog loopt, loopt de gekozen productterm hoog en loopt de uitgangspen 30 hoog. Wanneer de gekozen ingangslijn laag loopt, loopt de gekozen producttermlaag, omdat alle andere ingangslijnen uitgeschakeld worden en de uitgang loopt laag. Door de vertraging tussen de overgangen van de ingangspen en de uitgangspen voor elke combinatie van productterm/in— 35 gangslijn te meten kan men een volledige dynamische -«b > * *k ' * - ,V < V» */ α - * <+ -J2- « ψ functionele wisselstroomtest .uitvoeren op alle mogelijke signaalhanen voordat niet geprogrammeerde schakelingen aan een gebruiker verschaft worden.
Zowel bij de controlehandelingen als de 5 wisselstroomtesthandelingen zijn de actieve signaal— banen dezelfde als die welke actief zijn, in verschillende combinaties, in een typischê gebruikerstoepassing van een geprogrammeerd deel. Omdat elke baan apart en onafhankelijk van alle andere getest kan worden en omdat het testen 10 plaatsvindt met spanningssignalen en frequenties in een standaardschakeling bestaat er een grotere zekerheid dat elke gekozen combinatie van deze banen zal werken op de juiste manier in een willekeurige gebruikerstoepassing.
Het voorgaande betekent dat gedeelten, 15 gebruikt door ontwerpers van schakelingen, een grotere zekerheid zullen bezitten,,dat zij vollediger en nauwkeuriger getest zijn bestemd voor topprestaties. Het programmeren en de functionele opbrengst zoals die worden ondervonden door de gebruiker worden verbeterd zoals wisselstroomtest— 20 opbrengsten zullen doen. Omdat verder wisselstroomsnelheid specificaties kunnen worden gegarandeerd door feitelijk testen in plaats van door te vertrouwen op statistische verdelingen van kleine monsters, kunnen snellere wissel-stroomsnelheden worden gegarandeerd in de specificaties.
j ' . - 0 <J

Claims (6)

  1. 2. Programmeerbare rijvormige logische schakeling volgens conclusie 1, met het kenmerk, dat de 15 controleorganen organen omvatten voor het aftasten van de logische toestand van een enkele uitgangslijn onder normale werkomstandigheden, terwijl op hetzelfde tijdstip alle overige uitgangslijnen uitgeschakeld worden.
  2. 3. Programmeerbare rijvormige logische 20 schakeling volgens conclusie 2, met het kenmerk, dat de af tastorganen voor elke uitgangslijn ook een logische functie op de signalen daarbij uitvoeren.
  3. 4. Programmeerbare rijvormige logische schakeling, met het kenmerk, dat hij omvat: 25 een programmeerbare logische rijmatrix; waarbij de matrix meerdere ingangslijnen en meerdere ten bedrage van m uitgangslijnen bevat, aangebracht in n subgroepen, die met elkaar verbonden worden teneinde n schakelingsuitgangen te vormen, 30 organen voor het aftasten van elk van de n schakelingsuitgangen teneinde de logische toestand daarvan te bepalen tijdens de werking van de geprogrammeerde logische schakeling; en controleorganen voor het aanwenden van dezelfde 35 aftastorganen teneinde te controleren of de logische “ Λ '* 7 ~ r- v - j -14- rij op de juiste wijze geprogrammeerd is.
  4. 5. Programmeerbare rijvormige logische schakeling volgens conclusie 4, met het kenmerk, dat de controleorganen organen bevatten voor het aftasten van 5 de logische toes-tand van een enkele uitgangslijn, waarin elk van de n subgroepen onder normale werkomstandigheden werkt, terwijl op hetzelfde tijdstip alle overige uitgangs-lijnen in elk van de n subgroepen uitgeschakeld worden.
  5. 6. Programmeerbare rij vormige logische 10 schakeling volgens conclusie 5, met het kenmerk, dat de aftastorganen voor elke uitgangslijn ook een logische functie op de signalen daarvan uitvoeren.
  6. 7. Programmeerbare rijvormige logische schakeling, met het kenmerk, dat hij omvat: 15 een programmeerbare logische rijmatrix, waarbij de matrix meerdere ingangslijnen en uitgangslijnen omvat; organen voor het verschaffen van gekozen uitgangslijnen als terugkoppelingsingangslijnen naar de 20 programmeerbare logische rijmatrix; meerdere ingangsbuffers, waarbij elk tenminste vier ingangen verschaft aan de logische rijmatrix, een directe en een terugkoppelingsingang en het logisch complement van elk; 25 organen voor het aftasten van elk van de uitgangslijnen teneinde de logische toestand daarvan te bepalen; en waarbij de verbetering organen bevat voor het met wisselstroom testen van een niet geprogrammeerde 30 logische rij schakeling, omvattende: organen voor het uitschakelen van alle ingangsbuffers, behalve ëën, organen voor het uitschakelen of wel van beide ware of wel van beide complementaire lijnen van 35 de enkele ingangsbuffer die niet uitgeschakeld wordt, waardoor slechts ëën enkele niet beïnvloede ingangslijn ζ " 4 Π ! * »' v -· » -· ) -15- overblijft voor de logische rijmatrix j organen voor het toevoeren van een wissel-stroomsignaal aan de ingangsbuffer, waarbij een wissel-stroomsignaal verbonden met een signaal naar een gekozen 5 ingangslijn verkregen wordt, waarbij het wisselstroom- signaal en het verbonden signaal amplitudes en frequenties hebben die nagenoeg identiek zijn aan die welke gebruikt worden bij het werken van de logische rijschakeling nadat hij geprogrammeerd wordt; en 10 organen voor het aftasten van de uitgang van de logische rij schakeling teneinde de logische rijmatrix te testen. Λ
NL8501739A 1984-06-18 1985-06-17 Programmeerbare rijvormige logische schakeling met test- en controleschakelingen. NL8501739A (nl)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US62153684 1984-06-18
US06/621,536 US4625311A (en) 1984-06-18 1984-06-18 Programmable array logic circuit with testing and verification circuitry

Publications (1)

Publication Number Publication Date
NL8501739A true NL8501739A (nl) 1986-01-16

Family

ID=24490562

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8501739A NL8501739A (nl) 1984-06-18 1985-06-17 Programmeerbare rijvormige logische schakeling met test- en controleschakelingen.

Country Status (6)

Country Link
US (1) US4625311A (nl)
JP (1) JPS6124329A (nl)
DE (1) DE3521461A1 (nl)
FR (1) FR2566210A1 (nl)
GB (2) GB2161608B (nl)
NL (1) NL8501739A (nl)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027315A (en) * 1984-09-28 1991-06-25 Advanced Micro Devices, Inc. Programmable logic array using internally generated dynamic logic signals as selection signals for controlling its functions
US4879688A (en) * 1985-03-04 1989-11-07 Lattice Semiconductor Corporation In-system programmable logic device
US4766569A (en) * 1985-03-04 1988-08-23 Lattice Semiconductor Corporation Programmable logic array
US4761768A (en) * 1985-03-04 1988-08-02 Lattice Semiconductor Corporation Programmable logic device
US4814646A (en) * 1985-03-22 1989-03-21 Monolithic Memories, Inc. Programmable logic array using emitter-coupled logic
US4691161A (en) * 1985-06-13 1987-09-01 Raytheon Company Configurable logic gate array
US4763020B1 (en) * 1985-09-06 1997-07-08 Ricoh Kk Programmable logic device having plural programmable function cells
JPS6258500A (ja) * 1985-09-09 1987-03-14 Fujitsu Ltd 半導体記憶装置の試験方法
ATE67892T1 (de) * 1985-09-11 1991-10-15 Siemens Ag Integrierter halbleiterspeicher.
US4698589A (en) * 1986-03-21 1987-10-06 Harris Corporation Test circuitry for testing fuse link programmable memory devices
US4730273A (en) * 1986-04-03 1988-03-08 Motorola, Inc. On-chip programmability verification circuit for programmable read only memory having lateral fuses
US4943948A (en) * 1986-06-05 1990-07-24 Motorola, Inc. Program check for a non-volatile memory
US4831511A (en) * 1986-09-03 1989-05-16 Northern Telecom Limited Microcomputer implemented control device with maintenance provisions
FR2605112B1 (fr) * 1986-10-10 1989-04-07 Thomson Csf Dispositif et procede de generation de vecteurs de test et procede de test pour circuit integre
US5017809A (en) * 1989-10-23 1991-05-21 Advanced Micro Devices, Inc. Method and apparatus for program verification of a field programmable logic device
US5023485A (en) * 1989-12-04 1991-06-11 Texas Instruments Incorporated Method and circuitry for testing a programmable logic device
US5278841A (en) * 1991-10-30 1994-01-11 International Business Machines Corporation Method and apparatus for diagnosing net interconnect faults using echo pulsed signals
US5952833A (en) * 1997-03-07 1999-09-14 Micron Technology, Inc. Programmable voltage divider and method for testing the impedance of a programmable element
US6353336B1 (en) * 2000-03-24 2002-03-05 Cypress Semiconductor Corp. Electrical ID method for output driver
US7346876B2 (en) * 2002-09-04 2008-03-18 Darien K. Wallace ASIC having dense mask-programmable portion and related system development method
US7202908B2 (en) * 2002-09-04 2007-04-10 Darien K. Wallace Deinterlacer using both low angle and high angle spatial interpolation
US7480010B2 (en) * 2002-09-04 2009-01-20 Denace Enterprise Co., L.L.C. Customizable ASIC with substantially non-customizable portion that supplies pixel data to a mask-programmable portion in multiple color space formats
US7782398B2 (en) * 2002-09-04 2010-08-24 Chan Thomas M Display processor integrated circuit with on-chip programmable logic for implementing custom enhancement functions
JP3999805B1 (ja) 2006-04-28 2007-10-31 Dowaメタルマイン株式会社 砒素含有溶液の処理方法
CN101495412A (zh) 2006-07-27 2009-07-29 同和金属矿业有限公司 砷酸铁粉末
JP2009242223A (ja) 2007-07-13 2009-10-22 Dowa Metals & Mining Co Ltd 三酸化二砒素の処理方法
JP5188297B2 (ja) 2007-07-13 2013-04-24 Dowaメタルマイン株式会社 砒素を含む非鉄製錬中間産物の処理方法
JP5107637B2 (ja) 2007-08-24 2012-12-26 Dowaメタルマイン株式会社 砒酸鉄粉末

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5472933A (en) * 1977-11-22 1979-06-11 Nec Corp Logical array
US4435805A (en) * 1981-06-04 1984-03-06 International Business Machines Corporation Testing of logic arrays
US4503538A (en) * 1981-09-04 1985-03-05 Robert Bosch Gmbh Method and system to recognize change in the storage characteristics of a programmable memory
US4461000A (en) * 1982-03-01 1984-07-17 Harris Corporation ROM/PLA Structure and method of testing
US4460982A (en) * 1982-05-20 1984-07-17 Intel Corporation Intelligent electrically programmable and electrically erasable ROM
US4488267A (en) * 1982-05-24 1984-12-11 At&T Bell Laboratories Integrated circuit chips with removable drivers and/or buffers
US4503387A (en) * 1982-12-30 1985-03-05 Harris Corporation A.C. Testing of logic arrays
US4546473A (en) * 1983-05-06 1985-10-08 International Business Machines Corporation Random pattern self test design

Also Published As

Publication number Publication date
GB2199666A (en) 1988-07-13
GB8514419D0 (en) 1985-07-10
GB2161608A (en) 1986-01-15
GB2161608B (en) 1989-07-19
DE3521461A1 (de) 1985-12-19
FR2566210A1 (fr) 1985-12-20
US4625311A (en) 1986-11-25
GB8800519D0 (en) 1988-02-10
JPS6124329A (ja) 1986-02-03
GB2199666B (en) 1989-07-26

Similar Documents

Publication Publication Date Title
NL8501739A (nl) Programmeerbare rijvormige logische schakeling met test- en controleschakelingen.
KR910001381B1 (ko) 프로그램가능 논리 어레이 i/o셀 프로그래밍 회로 및 방법
US5867507A (en) Testable programmable gate array and associated LSSD/deterministic test methodology
US7098721B2 (en) Low voltage programmable eFuse with differential sensing scheme
US5498978A (en) Field programmable gate array
US4896055A (en) Semiconductor integrated circuit technology for eliminating circuits or arrays having abnormal operating characteristics
JP2520422B2 (ja) 多重ステ―ジ信号処理装置及びデ―タ処理方法
US6798272B2 (en) Shift register for sequential fuse latch operation
US7786749B1 (en) Programmable integrated circuit having built in test circuit
US7089136B2 (en) Method for reduced electrical fusing time
JPH0481840B2 (nl)
US7215140B1 (en) Programmable logic device having regions of non-repairable circuitry within an array of repairable circuitry and associated configuration hardware and method
US8091001B2 (en) FPGA programming structure for ATPG test coverage
US7486535B2 (en) Method and device for programming anti-fuses
JP2007147626A (ja) Efuseプログラミング・データ配列検証装置および方法
USRE34916E (en) Method and circuitry for testing a programmable logic device
US6101618A (en) Method and device for acquiring redundancy information from a packaged memory chip
US7171599B2 (en) Field programmable device
JPS6119228A (ja) プログラマブル極性回路
US5381551A (en) Semiconductor integrated circuit including an arbitrate circuit for giving priority to a plurality of request signals
JP2007003338A (ja) 半導体装置及びそのテスト方法
US5444391A (en) Tie-up and tie-down circuits with a primary input for testability improvement of logic networks
JP4319142B2 (ja) 識別コード組込み型集積回路
EP0382927A1 (en) ECL EPROM with CMOS programming
US6848095B1 (en) Method of assigning logic functions to macrocells in a programmable logic device

Legal Events

Date Code Title Description
BV The patent application has lapsed