NL8020334A - - Google Patents

Description

80 2 0 3 3 br1- N.O. 30281 1 CHIPBEHUIZING MET TWEE ONDERLING IN LIJN GELEGEN BOVEN/ONDER...... .....| I ! GEPLAATSTE CHIPS.

I ! ACHTERGROND VAN DE UITVINDING. ! ; Gebied van de uitvinding: j

De onderhavige uitvinding heeft in zijn algemeenheid betrekking op i elektronische behuizingen, en heeft meer in het bijzonder betrekking op j 5; tussenlaags en binnenlaags gepositioneerde verbindingsmiddelen voor j i ; 1 modules met meerdere chips.

' Beschrijving van de stand der techniek:

De verpakking van elektronische apparatuur is een belangrijke fac-: tor geworden bij het ontwerpen en vervaardigen van hedendaagse elektro-10 nische stelsels. Nieuwe verpakkingstechnieken zijn nodig om te voldoen j : i

i aan de vraag naar gereduceerde fysische afmetingen en verbeterde be-| i trouwbaarheid bij lagere kosten. Het probleem van een efficiënte ver- I

pakking is in het bijzonder belangrijk in elektronische circuits, waarin microcircuitstrukturen worden gebruikt van het type, geïmplementeerd 15 door LSI-technieken op een halfgeleidersubstraatchip.

Conventionele elektronische ciruitbehuizingen voor halfgeleider-i i chips zijn aangepast om de chipinrichtingen te omsluiten en hermetisch | j af te sluiten, terwijl ze ook zorgen voor warmtedissipatie, strukturele ondersteuning, elektrische aansluiting van de inrichtingsleidingen naar | I : \ 20 externe connectorpennen, en elektrische verbindingen met andere inrich- ! tingen in de behuizing. Dergelijke behuizingen zijn op gebruikelijke | wijze gevormd uit een of meer lagen van een niet geleidende substraat- | ; plak met een centrale holte waarin de halfgeleiderchip wordt ontvangen.

1 I

: Flexibele metalen leidingen verlopen tussen de lagen naar de centrale j I 25 holte voor verbindingen met de ingangs/uitgangsleidingen van de inrich-| : ting. Vanwege de industriestandaarden die betrekking hebben op de uit- | wendige afmetingen van elektronische circuitbehuizingen, met inbegrip | van de tussenafstand tussen de leidingen en tussen de rijen van leidin- j | gen in hèt geval van standaard behuizingen met dubbele onderling in | ! i i 30 : lijn gelegen contactrijen, heeft de aanwezigheid van meerdere flexibele ! ! ‘ i | metalen leidingen het aantal circuitinrichtingen, dat in een standaard ; behuizing kan worden ingekapseld, beperkt.

! Er bestaat een voortdurende interesse in vergroting van de inrich- ! | tingsbehuizingsdichtheid, in het bijzonder voor halfgeleidergeheugen- j 135 i circuits die gebruikt worden in met hoge snelheid werkende dataverwer- kingscircuits, bijvoorbeeld willekeurig toegankelijke geheugencircuits j i (RAM) geïmplementeerd door MOS/LSI technieken op halfgeleidersubstraat-| chips. Een bepaalde industrie behuizingsstandaard voor geheugeninrich- 8 02 0 3 3 4 2 : tingen specificeert een rij-tussenafstand van 300 mil met externe con-; ! tactpennen waarvan de middens op 100 mil van elkaar staan in elke rij. j | De geheugencapaciteit voor deze standaardbehuizing kan worden verhoogd | i vanaf een paar 8 Kbit RAM inrichtingen tot een paar 16 Kbit RAM inrich- 5i tingen of tot een paar 64 Kbit RAM inrichtingen.

! | : Als de geheugencapaciteit van de chips groter wordt, dan neemt ook ! het substraatoppérvlak nodig voor de implementatie van het vergrote ge-] ! ! heugen toe, waardoor het gebied dat beschikbaar is voor bevestiging van | I [ I ! de inrichtingsleidingen in een behuizing met standaard afmetingen tot | 10; een minimum wordt gereduceerd. Er zijn daarom diverse pogingen onderno- 1 ' j i men om de behuizing opnieuw te ontwerpen teneinde een grotere chipholte : te verschaffen. Het zal worden begrepen dat het montagegebied dat voor

j j I

i het inrichtingssubstraat voor een gegeven standaardbehuizing beschik-i baar is noodzakelijkerwijze begrensd is door de ruimte die nodig is j 15 voor aanhechting van de inrichtingsleidingen en door de minimale afmetingen die nodig zijn om een hermetische afdichting te verschaffen. De : conventionele tweevoudige chipbehuizing met in lijn gelegen contacten j | is daaruit, vanwege de beperking aan geheugensubstraatoppervlak, gere- [ ; sulteerd en heeft een verdubbelde geheugencapaciteit terwijl ze voldoet j 20 aan de standaarden voor de leidingsrijen. Alhoewel de geheugencapaciteit kan worden vergroot door verdere geheugenchips in tandem, in de ; uitgelijnde relatie met de standaard tweevoudige uitgelijne chipconfi- guratie, toe te voegen hebben dergelijke configuraties vanwege de vast-i 1 i gestelde standaarden voor de onderlinge tussenafstand tussen de lei- 25' dingmiddens en het maximum aantal externe pennen en de behuizingslengte ' geen algemeen verbreide acceptatie bereikt. Derhalve bestaat er een se- | | rieuze en voortdurende behoefte aan een verbeterde elektronische cir- I cuitsbehuizing waarin de inrichtingsdichtheid aanzienlijk kan worden i ! I vergroot terwijl- wordt voldaan aan de gevestigde industriebehuizings-30! standaarden.

i ! ! i ; | | BEKNOPTE BESCHRIJVING VAN DE DOELSTELLINGEN VAN DE UITVINDING j j De belangrijkste doelstelling van onderhavige uitvinding is der- i ; halve het verschaffen van een elektronische circuitverpakking met een ; 35j aanzienlijk toegenomen inrichtingsverpakkingsdichtheid, welke voldoet ! | ! i aan de gevestigde standaarden.

I j i

Een gerelateerde doelstelling is het verschaffen van een elektro- \ : nische circuitverpakking voor het inkapselen en onderling verbinden van : meerdere halfgeleiderchips. ; 401 Een andere doelstelling van de uitvinding is het vérschaffen van 8 02 0 3 3 4 3 een elektronische circuitverpakking voor het inkapselen en onderling j ! verbinden van vier identieke halfgeleiderchips voor multiplex bedrijf.

i I

Nog een andere doelstelling van de uitvinding is het verschaffen ί van een elektronische circuitverpakking voor het inkapselen en onder-5 ling verbinden van meerdere paren halfgeleidercircuitinrichtingen in een tweevoudige in lijn gelegen chipconfiguratie met boven en onder geplaatste chips, waarbij elke chipinrichting onafhankelijk van de andere j I i : chipinrichtingen kan worden bedreven op een multiplexbasis met slechts ; een minimum aantal uitwendige connectorpennen.

| io

KORTE BESCHRIJVING VAN DE UITVINDING

De bovenstaande doelstellingen zijn gerealiseerd door een vertika- i Ie gestapelde array van substraatplakken, die een steunkem vormen waarin vensters zijn gevormd voor het afzonderlijk ontvangen en monte- 15 ren van halfgeleidercircuitinrichtingchips. Inrichting draagoppervlak- : I ken en aansluitoppervlakken voor de inrichtingsleidingen zijn bloot ge- ! ; legd door elk venster op een of meer van de substraatplakken. Geleiden- j ; de tussenniveaustrippen zijn afzonderlijk aangebracht op elk geleider- | ; verbindingsoppervlak voor bevestiging aan de ingangs/uitgangsleidingen j 20 van elke halfgeleiderchip en strekken zich uit langs het verbindings- ; | vlak van een of meer op elkaar geplaatste paren van substraatplakken ; voor verbinding met externe connectorpennen. Geleidende tussenniveau-I i ! ! verbindingen zijn ingebed in een of meer van de substraten om de gelei-I ! | dende binnenniveaustrippen van het ene substraatniveau te verbinden met i 25| de geleidende binnenniveaustrippen van een ander niveau. ! ! j In een voorkeursuitvoeringsvorm zijn vier identieke RAM chips in- ; i : gekapseld en onderling verbonden voor multiplexbedrijf in een tweevou- j ! ' ' ; dige uitgelijnde configuratie met boven- en onderligging. In deze con- ! ; figuratie zijn twee RAM chips gemonteerd in lijn ten opzichte van el- i I ! I 30; kaar op een gemeenschappelijke substraatplak op een bovenniveau en twee ! | RAM chips zijn gemonteerd op een gemeenschappelijke substraatplak op ! i een onderniveau. Corresponderende data- en vermogensaansluitingen van [ : i de chips op het bovenniveau zijn gemeenschappelijk verbonden met elkaar ; en met een gemeenschappelijke externe pen door de combinatie van gelei-35| dende binneniveaustrippen die zich uitstrekken door het koppelvlak van [ de aangrenzende substraatplakken op eerste en tweede niveau's en door | geleidende tussenniveauverbindingen die de substraatplak waarop de inrichtingsleidingen zijn aangehecht doorsnijden en daarin zijn ingebed.

: Identieke vermogens- en data-aansluitingen van de onderste RAM chips 40 zijn op soortgelijke wijze onderling met elkaar verbonden en verbonden 802 03 3 4

.....i.C

4 met de corresponderende data- en vermogensaansluitingen van de bovenste RAM chips via een tussenliggende groep van geleidende binnenniveau-strippen en door geleidende tussenniveauverbindingen die de substraat- i ' ; plakken, die het koppelvlak bepalen langs welke de tussenliggende groep I 5; van geleidende binnenniveaustrippen zijn geplaatst, doorsnijden.

I De nieuwe kenmerken die de uitvinding karakteriseren zijn gedefi- ! nieerd door de aanhangende conclusies. De bovenstaande en andere doelstellingen, voordelen en kenmerken van de uitvinding zullen in het vol-: gende duidelijk worden en met het doel de uitvinding te illustreren, ; 10 maar niet daartoe te beperken, is als voorbeeld een uitvoeringsvorm van i de uitvinding getoond in de aanhangende tekening.

| ; KORTE BESCHRIJVING VAN DE TEKENING

i 1 'j j ! FIGUUR 1 is een samengesteld perspectief aanzicht van een elektro- 15i nische circuitbehuizing met een duale uitgelijnde configuratie van ; chips in boven- en onderligging volgens de uitvinding; FIGUUR 2 toont een perspectief aanzicht van de behuizingssamen-stelling getoond in FIGUUR 1 waarbij de hermetische afdichtingsdeksels zijn verwijderd; j : 20 FIGUUR 3 toont een uiteen genomen perspectief aanzicht van de j | ; meervoudige chipbehuizingssamenstelling getoond in FIGUUR 1; ! | FIGUUR 4 toont een vlak onderaanzicht van een vertikale gestapelde j array van substraatplakken welke een steunkern vormen; I FIGUUR 5 toont een doorsnede aanzicht van de steunkern volgens de 25I lijn V-V in FIGUUR 4; FIGUUR 6 toont een deeldoorsnede, welke een voorbeeld illustreert I I ; j i van een configuratie met inrichtingsleidingaanhechting, geleidende bin- ! neniveau- en tussenniveauverbindingen; j FIGUUR 7 toont een uiteen genomen aanzicht van de uit plakken be- j j 30 staande steunkern die de diverse niveau's van geleidende verbindings- ! i j | I strips illustreert; I De FIGUREN 8-12 tonen vlakke aanzichten van metallisatie neersla- j j ; j i gen die de geleidende binnenniveaustrippen en geleidende tusenniveau- ! ' strippen vormen; en, ! 35: FIGUUR 13 toont een blokschema waarin de functie van elk van de : j ; externe pennen van de behuizing getoond in FIGUUR 1 is geïdentificeerd. j i GEDETAILLEERDE BESCHRIJVING VAN DE V00RKEURSUITV0ERINGSV0RMEN 40 In de beschrijving die volgt is de uitvinding beschreven in combi- 8 0 2 0 3" 3 5 I ' natie met willekeurig toegankelijke geheugencircuitinrichtingen (RAM), j | I die geïmplementeerd zijn door MOS/LSI technieken op halfgeleidersub- j | straten. Het zal echter duidelijk zijn dat de behuizingssamenstelling ! | van de uitvinding kan worden gebruikt voor het inkapselen en onderling 5 verbinden van zowel discrete als geïntegreerde ciruitinrichtingen, maar ; in het bijzonder zijn nut heeft voor geïntegreerde schakelingen met j i meervoudige ingangs/uitgangsleidingen. Het zal derhalve begrepen wor-ί ( [ | den, dat de uitvinding kan worden belichaamd in elke willekeurige modu- | laire struktuur die twee of meer circuitsinrichtingen huisvest. Verder I 10! kan de uitvinding worden gebruikt voor het onderling verbinden van actieve of passieve substraatinrichtingen met een veelheid aan circuit-elementen, met inbegrip van maar niet beperkt tot discrete, micro-dis- ! crete en geïntegreerde circuitcomponenten, en hybridecombinaties van I > ! : discrete en geïntegreerde inrichtingen.

! 15 Dezelfde onderdelen zijn in de beschrijving en in de tekeningen ! ! ; gemarkeerd met dezelfde respectievelijke referentiecijfers. De figuren j : i van de tekening zijn niet noodzakelijkerwijze op schaal en in sommige ! j ί gevallen zijn delen vergroot teneinde bepaalde kenmerken van de uitvin- j j ding duidelijker aan te geven. j 20 Met verwijzing naar de tekeningen is in het bijzonder in de FIGÜ- j REN 1, 2 en 3 een meerlaags keramische, meerdere chips bevattende be- i huizingssamenstelling 10 met een tweevoudige uitgelijnde configuratie van chips in boven/onderligging in overeenstemming met de leer van de | ; uitvinding geïllustreerd. De behuizingssamenstelling 10 is voorzien van I 25| een samengestelde kern 12 die doorsneden wordt door vier inrichtings-! holten 14, 16, 18 en 20. De holten zijn afgedicht door metalen deksels | ; 22, 24 die uitgelijnd zijn met de bovenzijde en de onderzijde van de i ί ; kern en afgedicht zijn zowel aan de bovenzijde als aan de onderzijde 1 8020334 door de samenstelling door een standaard afdichtingswerkwijze. De af- ; ( i 130; dichtingswerkwijze wordt uitgevoerd in een stikstof atmosfeer. De dek- i j : seis worden gehecht aan de bovenzijde en de onderzijde van de kern met 1 i j ί een voorgevormde soldeer tussenlaag 25 op de binnenzijde van elk deksel | I en geleidende metallisatie neerslagen 26, 28 langs de boven- en onder- I ' afdichtingsoppervlakken van de kern.

|35 ; De kern is geperforeerd, gemetalliseerd en gesinterd teneinde een | dichte meerlaags keramische kern te vormen. Een brede verscheidenheid ! aan keramische uitgangsmaterialen kan worden gebruikt, bijvoorbeeld j i aluminium, zirconium, aluminiumsilicaten, titaandioxyde of beryliumke- ; ramiek. Met uitzondering van de deksels 22, 24 is de kern 12 gevormd • ! |40i uit een vertikaal gestapelde array van zes keramische substraatplakken, l ‘1 6 ! I beginnend met de bovenste plak 30, de tussenliggende plakken 32, 34, j ! , 36, 38 en een onderste plak 40. Deze keramische lagen zijn gesinterd ] i \ teneinde een monolithische kernstruktuur te produceren. De lagen bestaan uit langgerekte keramische plakken met een lengte van ongeveer i | ; j 5i 1,1 inch, een breedte van 0,29 inch en een dikte van 0,015 inch. De me- i | | tallisatieneerslagen 26, 28 zijn bij voorkeur van een legering van wol- j fram, nikkel en goud. j | De behuizingssamenstelling 10 is een tweevoudige uitgelijnde con- | : figuratie met chips in boven/onderligging voorzien van tweeëntwintig i

j ! I

10 externe connectorpennen 42 gerangschikt in twee parallelle rijen langs j de longitudinale randen van de behuizing. De connectorpenrijen zijn la- j teraal op afstand van elkaar geplaatst met 300 mil tussen de middens | ! ! van de rijen, in overeenstemming met de industriestandaarden. Bovendien ! ! 1 | zijn de aangrenzende pennen 42 in elke rij op afstand van elkaar ge-I 15 plaatst met een tussenafstand van 100 mil tussen de middens van de pen-! nen. De connectorpennen 42 bestaan bij voorkeur uit een 42% nikkel- i

ijzer-legering. Het zal duidelijk zijn dat gedurende de assemblage de I

I i connectorpennen 42 struktureel zijn verbonden met een (niet getoonde) j verbindingsband die integraal gevormd is met de pennen, bij voorkeur I 20; gestanst is uit dezelfde metalen plaat. In de meeste gevallen blijven i de verbindingsbanden aan de verbindingspennen aangehecht alleen voor ! behandelingsdoeleinden en worden voorafgaand aan het uiteindelijke ge-ί bruik afgescheiden.

Voorafgaand aan de assemblage wordt elke keramische plak gestanst I 25 j teneinde de holten en vertikale verbindingsopeningen te vormen en vervolgens gemetalliseerd teneinde de hermetische afdichtingsneerslagen | ! 26, 28 te vormen en de geleidende binnenlveaustrippen en geleidende ! ’ ; tussenniveau verbindingen te vormen waarmee de circuitinrichtingen die | | in de holte worden ontvangen met elkaar worden verbonden» !

| i 'I

i 30! Zoals het best te zien is in de figuren 2 en 3 worden identieke !

! i I

i halfgeleider RAM chips 44A, 44B, 44C en 44D ontvangen in de inrich- i 1 tingsholten. Elke chip is voorzien van identieke ingangs/uitgangslei- j dingen 46, die met elkaar zijn verbonden en verbonden zijn met de ex- j : terne connectorpennen 42 zodat het mogelijk is om de RAM geheugenchips I 35 te bedrijven op een multiplex basis. Alhoewel elke chip voorzien is van | : zestien ingangs/uitgangsleidingen kunnen alle vier de RAM geheugenin- ; ; richtingen op een tijdverdeel- en multiplexbasis worden bedreven via slechts tweeëntwintig externe connectorpennen 42. Volgens deze configu-I i ratie is een 256 K RAM geïmplementeerd in dezelfde behuizing die eerder 5 40 1 gebruikt is voor 16 K en 64 K RAM geheugenbehuizingen, zonder dat de 8 02 0 3 3 4 7 I breedte van de behuizing is gewijzigd. Dit is bereikt door vier 64 K i ! | RAM chips 44A, 44B, 44C en 44D te combineren in de enkele behuizingssa- i menstelling 10. Teneinde binnen de vastgestelde standaardlengtegrenzen j te blijven worden twee RAM chips 44A en 44B gemonteerd in de bovenhol- ! 5; ten en twee RAM chips 44C en 44D worden gemonteerd in de onderholten in i : i ί ; een tweevoudige uitgelijnde chipconfiguratie met boven- en onderlig-l : ' j ging. Deze unieke benadering van de behuizing maakt het mogelijk om ; vier afzonderlijke geheugeninrichtingen te monteren in een enkele stan- ί · ; daardbehuizing.

| 10 Teneinde het opbrengstverlies als gevolg van defecte RAM chips te minimaliseren worden de RAM chips compleet ingebrand, getest en op ί snelheid aangepast voordat ze in de behuizingssamenstelling worden on- ! dergebracht. De RAM chips zijn bij voorkeur gemonteerd op een van een

; patroon voorziene dielektricum/geleiderbandsamenstelling, en worden na ' I

15 het testen gescheiden van de band teneinde ingangs/uitgangsleidingen 46 j > van de inrichting te produceren met een vooraf bepaalde lengte en een ; arraypatroon dat compatibel is met de automatische aanhechtingswerkwij- j : ze. De leidingen 46 worden aangehecht aan de geleidende aanhechteiland- | : jes 48. Elk geleidend aanhechteilandje 48 bestaat bij voorkeur uit een ; 20 samengestelde geleidende strip van wolfram aangebracht door een zijde- ί raster-afdrukwerkwijze, gevolgd door een geplateerde neerslag van nikkel, met een geplateerde goudtoplaag.

De multi-chipbehuizingssamenstelling 10 is een behuizing met meer- ί | ! dere holten waarbij de bovenste substraatlaag 30 en de daarop volgende i I | 25 substraatlaag 32 samenvallende respectievelijke vensteropeningen 50, 52 ί ; : | ; hebben, welke tesamen de inrichtingsholte 14 definiëren. Op soortgelij- j ; ke wijze zijn samenvallende vensteropeningen 54, 56 gevormd in de bo- | venste substraatplakken 30, 32 en in combinatie definiëren deze de hol- i | te 16. Samenvallende vensteropeningen 58, 60 en 62, 64 zijn respectie- 30! velijk gevormd in de onderste substraatplakken 38, 40 teneinde de on- I I ] ί derste inrichtingsholten 18, 20 te definiëren.

I Uit FIGUUR 4 blijkt nu dat de vensteropeningen 58, 60 en 62, 64, ί die de inrichtingsholten 18, 20 vormen rechthoekige, concentrische ope-ningen zijn waarbij de buitenste openingen 60, 64 naar verhouding gro- j ! ; j j35 ter zijn dan de samenvallende binnenste respectievelijke vensteropenin-5 ' gen 58, 62. Door deze configuratie worden ringvormige inrichtingsgelei- j : deraanhechtingsoppervlakken 66, 68 blootgesteld rond de rand van de re- j latief smallere openingen 58 respectievelijk 64. Op dit moment maken de ; geleideraanhechtingsoppervlakken 66, 68 elk deel uit van de onderzijde ! ί 40 van de substraatplak 38 die ligt boven de onderste bodemsubstraatplak 8020334 1: \ 8 40. Soortgelijke ringvormige geleideraanhechtingsoppervlakken 70, 72 ; liggen boot aan de bovenzijde van de bovenste tussenliggende substraat-: plak 32.

Uit de FIGUREN 7 en 8-12 blijkt nu dat geleidende tussenniveau-5; strippen 74 zich uitstrekken over de oppervlakken van de tussenliggende substraatplakken 32, 34, 36 en 38. De geleidende tussenniveaustrippen | i 74 zijn neergeslagen in een ingewikkeld patroon zoals het best te zien : is in dse FIGUREN 8-12. Volgens een vooraf bepaald verbindingsplan ver-: lopen geselecteerde exemplaren van de geleidende tussenniveaustrippen j | i j 10I 74 vanaf de aanhechtingseilandjes 48 langs het grensvlak van de aan- j

i 1 I

| ; grenzende substraatplakken naar de rand van de plak waarop ze zijn i ; | 1 ; neergeslagen om te worden verbonden met een externe connectorpen 42.

Zekere exemplaren van de geleidende tussenniveaustrippen, aangeduid als I de strippen 76 strekken zich uit vanaf de aanhechtingseilandjes over j 15| het oppervlak van de substraatplak en eindigen bij een geleidende bin- l | i | nenniveauverbinding 78 voor verbinding met een geleidende tussenniveau- j ! : strip 74 op het oppervlak van een onderliggende substraatplak.

! j i

De geleidende tussaenniveaustrippen 74 bestaan bij voorkeur uit j wolfram en worden met een zijderasterwerkwijze gedrukt op het plakop- j 20 pervlak in overeenstemming met conventionele druktechnieken. Volgens j | : ! deze verbindingsconfiguratie worden corresponderende pennen van elke j RAM chip 44A, 44B, 44C en 44D, die functioneel gelijkwaardig zijn, met

! , I

i elkaar verbonden en verbonden met een gemeenschappelijke externe con- j j ; nectorpen 42. De inrichtingsleiding nr. 2 van elke RAM chip, hetgeen de I 25 DATA INGANGS-aansluiting is, is bijvoorbeeld verbonden met alle andere DATA INGANGS-aansluitingen nr. 2 door middel van tussenniveau-geleider-j strippen 74, 76 en geleidende binneniveauverbindingen 78, die zijn I neergeslagen op of ingebed in de tussenliggende substraatplakken 32, | 34, 36 en 38.

30| Deze verbinding van de meerdere inrichtingen is mogelijk gemaakt ] | door het aanbrengen van de tussenliggende substraatplak 34, waarvan j •I ! ! | i beide zijden voorzien zijn van geleidende tussenniveaustrippen 74, 76. ! j : De plak 34 wordt doorsneden door geleidende binneniveauverbindingen 78 j : die de tussenniveaustrippen van twee verschillende niveau*s met elkaar i ! I35 ! verbinden. De tussenliggende substraatplak 34 doet dus niet alleen I : i ; dienst voor het verbinden van beide RAM chips in de bovenste uitgelijnde j ! holten 14, 16, maar verbindt tegelijkertijd de RAM chips 44C, 44D in de : onderste in lijn gelegen holten 18, 20 en verbindt tegelijkertijd voor- j | af bepaalde exemplaren van de inrichtingsaansluitingen met een gemeen- 140 i schappelijke functie met een gemeenschappelijke externe connectoren 1 « 0X0X3 4 ~ 9 I 42. Het aanwezig zijn van de tussenliggende substraatplak met geleidende tussenniveaustrippen op beide zijden alsmede geleidende binnenni- ' i ! | i veauverbindingen maakt dsus zowel de horizontale als vertikale onder-I linge verbinding van alle circuitinrichtingen en de externe connector- I j : 5 pennen mogelijk.

i I

t Bovendien zijn de inwendige circuitverbindingen tussen de inrich- 1 ; i ; ! tingen, zoals de gemeenschappelijke aardaansluiting, verschaft door de : geleidende aardstrippen 80, 82 en 84, 86. Zoals blijkt uit de figuren ; 6, 8 en 12 is elke RAM chip voorzien van een inwendige aardaansluiting, I 10; aangeduid met "G", en een behuizingsaardingseilandje 88, dat direct ; | ) aangehecht is aan de onderliggende aardstrip. De aardstrippen zijn al- j

lemaal onderling verbonden door de vertikaal uitgelijnde geleidende I

i binneniveauverbindingen 90, die ingebed zijn in een centrale plaats in

I I

i elke substraatplak. j ; 15' De tussenliggende substraatplakken 34, 36 verschaffen tegelijker- j i tijd een strukturele montagebasis voor elke chip, terwijl de aan de bovenzijde en onderzijde gelegen chips ten opzichte van elkaar worden ge-| ïsoleerd. Het aanbrengen van deze twee tussenliggende substraatplakken : maakt ook het bedrukken van de geleidende tussenniveaustrippen op de i i j ; 20 boven- en onderzijden van de plak 34 mogelijk, hetgeen de sleutel vormt j tot de horizontale en vertikale onderlinge verbindingen waardoor de ge- \ meenschappelijke ingangs/uitgangsaansluitingen van alle vier de RAM j i chips met elkaar worden gekoppeld.

Er wordt op gewezen dat de rij-adres-vrijgeeflijn RAS en de ; ! , 25; kolom-adres-vrijgeeflijn CAS van elke inrichting gescheiden worden ge- ! \ houden ten opzichte van elkaar en elk verbonden zijn met een gemeen- | ! schappelijke externe connectorpen. Dat maakt het mogelijk dat elke j | RAM-chip wordt geselecteerd en gebruikt op een tijdverdeel/multiplexba- • i ; ! j sis. Daarom zijn slechts tweeëntwintig pennen nodig voor het bedrijven 301 van vier RAM chips elk met zestien ingangs/uitgangsaansluitingen.

j I

De meervoudige geleidende tussenniveaustripconfiguratie verschaft j i in samenwerking met de geleidende binnenniveauverbindingen een patroon-: flexibiliteit voor het arrangeren van de aanhechtingseilandjes voor be- ! i | vestiging van de ingangs/uitgangsleidingen van de inrichting. Verder is 35; er geen compromis gesloten omtrent het inrichtingssubstraatoppervlak, j I noch is het hermetische afdichtingsoppervlaktegebled gereduceerd door j ; ί : deze configuratie. De aanhechtingseilandjes behoeven als gevolg daarvan i niet onderling te worden verschoven of ten opzichte van elkaar trapsge-; wijze te worden geplaatst, waardoor het mogelijk is om een simultane | 40 directe aanhechjting van de ingangs/uitgangsleidingen van de inrichting 8 0 2 0 3 3 4 10 I I aan de aanhechtingsellandjes uit te voeren in een automatische aanhech- ! tingsbewerking. De inrichtingsdlchtheid van de behuizing is aanzienlijk j toegenomen van twee inrichtingen tot vier inrichtingen zonder een compromis te treffen omtrent het inrichtingssubstraatgebied of de afdich- j 5i tingsoppervlaktevereisten, terwijl ook de behuizingsdimensies voldoen ! i j i aan de vastgestelde Industriestandaarden.

Alhoewel een bepaalde uitvoeringsvorm van de uitvinding is geïllu-: streerd en in detail is beschreven zal het duidelijk zijn dat diverse j j modificaties kunnen worden uitgevoerd zonder buiten de geest en het ka-10 der van de uitvinding te treden.

; ! ί | i

i ί I

i i i

! ! I

I : | ; i , i , ; I i j ί ;

| I

| i ; i : i ί ; | ! 1 ] j i i ί i ! i ; r 'i | 8020334

Claims (10)

1. Elektronische circuitbehuizing voor het inkapselen van circuit-: inrichtingen elk voorzien van ingangs/uitgangsleidingen, welke behui- ; zing voorzien is van een vertikaal gestapelde array van substraatplak- 5| ken die een steunkern definiëren, welke steunkern holten heeft die een I of meer van de genoemde substraatplakken doorsnijden voor het afzonder- i lijk ontvangen van de circuitinrichtingen; inrichtingsteunoppervlakken i t I l en inrichtingleiding-verbindlngsoppervlakken liggen bloot op een of | ; meer van de genoemde substraatplakken; geleidende tussenniveaustrippen 10. zijn afzonderlijk aangebracht op elk geleiderverbindingsoppervlak voor j | bevestiging aan de ingangs/uitgangsleidingen van een van de circuitin- j ; richtingen; geleidende tussenniveaustrippen van elke groep verlopen | i I langs het tussenvlak van een of meer op elkaar geplaatste paren van I substraatplakken om te worden verbonden met externe connectorpennen; en j 15 geleidende binnenniveaumiddelen zijn ingebed in een of meer van de ge-! noemde substraten voor het onderling verbinden van de geleidende tussenniveaustrippen van het ene niveau met de geleidende tussenniveaustrippen van een verschillend niveau.

2. Elektronische circuitbehuizing als gedefinieerd in conclusie 1, ; 20 waarbij genoemde steunkern voorzien is van tenminste een tussenliggende plak met geleidende tussenniveaustrippen afgezet op beide van zijn in- | I i wendige zijkanten en tenminste een geleidende binnenniveauverbindings- configuratie ingebed in de tussenliggende plak voor het verbinden van | een tussenniveaustrip aan de ene zijde met een tussenniveaustrip aan de j j 25 tegenover liggende zijde van de tussenliggende plak.

3. Elektronische circuitbehuizing als gedefinieerd in conclusie 1, | ' waarbij genoemde steunkern tenminste twee inrichtingsholten bevat ver- < J tikaal boven elkaar geplaatst ten opzichte van elkaar binnen de genoem-! de array en tenminste een tussenliggende substraatplak aangebracht tus-30! sen de genoemde inrichtingsholten.

4. Elektronische circuitbehuizing als gedefinieerd in conclusie 1, ί I i waarbij genoemde steunkern voorzien is van zes rechthoekige plakken ί ! ; waartoe behoort een bovenste paar plakken, een onderste paar plakken en j ; | een tussenliggend paar plakken ingeklemd tussen de bovenste en onderste j35| paren plakken, waarbij de plakken van het bovenste en onderste paar elk | voorzien zijn van samenvallende vensteropeningen die de inrichtingshol- : ten definiëren. i

5. Elektronische circuitbehuizing voor het inkapselen van eerste | en tweede circuitinrichtingen elk voorzien van ingangs/uitgangsgelei-; i i j 40 i ders, welke verpakking voorzien is van een vertikaal gestapelde array ! i : 1020334 V ; van substraatplakken, welke gestapelde array voorzien is van: ! een bovenste plak met een vensteropening; een onderste plak met een vensteropening; tussenliggende plakmiddelen ingebracht tussen de bovenste en on-! 5 derste plakken, welke tussenliggende plakmiddelen bovenste en onderste ; zijoppervlakken hebben samenvallend met de respectievelijke bovenste en i i onderste vensteropeningen, en de bovenste en onderste zijoppervlakken ί i ; ; elk inrichtingssteunoppervlakken en inrichtingsgeleider-aanhechtingsop- i 1 ' | pervlakken toegankelijk via de respectievelijke vensteropeningen bezit-! 10: ten; ! i ’ ; eerste en tweede groepen van geleidende tussenniveaustrippen aan-i gebracht op de bovenste en onderste respectievelijke inrichtingsgelei-; der-aanhechtingsoppervlakken, voor bevestiging van de ingangs/uitgangs-I ! geleiders van de respectievelijke eerste en tweede circuitinrichtingen, : ' i i 15; waarbij geleidende strippen van elke groep zich uitstrekken tenminste gedeeltelijk over de bovenste en onderste zijoppervlakken van de tus- j senliggende plakmiddelen langs het grensvlak van de tussengevoegde ! plakken naar de omtreksrand van de tussengevoegde plakmiddelen om te : worden gekoppeld met externe verbindingspennen. | I 20|

6. Elektronische circuitbehuizing als gedefinieerd in conclusie 5, voorzien van geleidende binnenniveaumiddelen ingebed in de genoemde I j tussenliggende plakmiddelen om een geleidende tussenniveaustrip van de i 1 j ; bovenste groep te verbinden met een geleidende tussenniveaustrip van de i ; onderste groep. j ; i j

7. Elektronische circuitbehuizing voor het inkapselen van eerste en tweede circuitinrichtingen elk met ingangs/uitgangsleidingen, welke | behuizing voorzien is van een vertikaal gestapelde array van substraat- j ; plakken, welke gestapelde array voorzien is van: een bovenste plak met eerste en tweede vensteropeningen op afstand I 30; in een uitgelijnde relatie; ; een onderste plak met een inwendig zijoppervlak gelegen onder de I ; eerste en tweede vensteropeningen, waarbij de zijoppervlakken van de j I ; i i | genoemde onderste plak samenvallen met de eerste en tweede vensterope- j | ningen en elk voorzien zijn van inrichtingssteungebieden en inrich-35! tingsgeleider-steunoppervlakken toegankelijk via de respectievelijke ! vensteropeningen; en, ! eerste en tweede groepen van geleidende strippen aangebracht op de | eerste en tweede respectioevelijke inrichtingsgeleideraanhechtingsop-: pervlakken voor bevestiging van de ingangs/uitgangsgeleiders van de j 40 eerste respectievelijk tweede circuitinrichtingen, waarbij geleidende 8020334 V I strippen van elke groep zich uitstrekken tenminste gedeeltelijk over ; het binnenoppervlak van de onderste plak langs het tussenvlak van de | bovenste en onderste plakken naar de omtreksrand van de onderste plak om te worden verbonden met externe verbindingspennen. 5 i

8. Elektronische circuitbehuizing voor het inkapselen van eerste i en tweede circuitinrichtingen elk met ingangs/uitgangsgeleiders, welke i behuizing voorzien is van een vertikaal gestapelde array van substraat-plakken, welke gestapelde array omvat: | een bovenste paar van op elkaar geplaatste plakken elk met onder- ! 10 ling overlappende oppervlakken en samenvallende vensteropeningen; i een onderste paar van boven elkaar geplaatste plakken elk met on- I . ‘ i derling overlappende oppervlakken en samenvallende vensteropeningen; j waarbij de samenvallende vensteropeningen van elk paar bovenste j ; j i respectievelijk onderste holten definiëren voor het ontvangen van de 15 eerste en tweede respectievelijke circuitinrichtingen, en de venster- ; i opening van de buitenste plak van elk paar tenminste gedeeltelijk ver-! 1 schoven is met betrekking tot de inwendige vensteropening van elke plakholte waardoor tenminste een deel van het plakoppervlak dat de bin- j i i nenste vensteropening omgeeft bloot komt en respectievelijke bovenste i ! 20 en onderste inrichtingsgeleider-aanhechtingsoppervlakken worden gedefi- j i niëerd; tussenliggende plakmiddelen ingeklemd tussen de bovenste en onderste plakparen voor het verschaffen van een steunbasis voor de genoemde | circuitinrichtingen; [ ; : 2. eerste en tweede groepen van geleidende strippen aangebracht op de ! bovenste en onderste respectievelijke inrichtingsgeleider-aanhechtings- | oppervlakken voor bevestiging aan de ingangs/uitgangsgeleiders van de I ! ; I respectievelijke eerste en tweede circuitinrichtingen, en verlopend | tenminste gedeeltelijk over de plak waarin het binnenvenster is gevormd I '' ' 30. langs het tussenvlak van de overlappende plakoppervlakken naar een omtreksrand van de binnenplak van elk respectievelijk plakkenpaar voor j i aansluiting aan een externe verbindingspen. \

9. Elektronische circuitbehuizing als gedefinieerd in conclusie 8, j waarbij de tussenliggende plakmiddelen omvatten eerste en tweede op el- | ; j 35. kaar geplaatste plakken, waarbij een van deze tussenliggende plakken i : voorzien is van geleidende tussenniveaustrippen op zijn beide zijden en | de andere tussenliggende plak voorzien is van geleidende tussenniveau- ; strippen slechts op êên enkele zijde gericht naar een van de holten, en : voorzien van tenminste een geleidende binnenniveauverbindingsconfigura- j [ 40. tie ingebed in elke tussenliggende plak voor het verbinden van tussen- 8020334 *· : niveaustrippen van een niveau met tussenniveaustrippen van een ver-| schillend niveau.

10. Tweevoudige uitgelijnde meerdere chips in boven/onderligging bevattende module voorzien van de combinatie van: \ 5: een vertikaal gestapelde array van substraatplakken die een steun- : kern definiëren, welke steunkem voorzien is van eersate en tweede tus-| senliggende plakken ingeklemd tussen bovenste en onderste plakken, wel-! ke kern eerste en tweede holten heeft die een of meer van de genoemde ; plakken op een hoger niveau doorsnijden en derde en vierde holten die ' I 1. een of meer van de genoemde plakken op een lager niveau doorsnijden i waarbij inrichtingssteunoppervlakken en geleideraanhechtingsoppervlak-I ken zijn blootgesteld op de genoemde tussenliggende plakken; | aanhechtingseilandjes neergeslagen op de geleidingsverbindingsop- ! I I i pervlakken in elke holte; j ] 15j een halfgeleiderchipinrichting met ingangs/uitgangsgeleiders ont- i vangen in elke holte, waarbij elke chipinrichting gemonteerd wordt op j : het steunoppervlak en de ingangs/uitgangsgeleiders van elke inrichting ; worden gekoppeld met de aanhechtingseilandjes in elke holte; j ! externe connectorpennen aangebracht in eerste en tweede parallelle ! 2. rijen langs tegenover liggende zijden van de genoemde array; j geleidende tussenniveaustrippen die afzonderlijk aangebracht zijn op elk geleidingsverbindingsoppervlak waarbij een uiteinde elektrisch ; gekoppeld is met een van de genoemde aanhechtingseilandjes en het tegenover liggende uiteinde elektrisch gekoppeld is met een van de ge-; 25 noemde externe connectorpennen, en een van de genoemde tussenliggende : plakken voorzien is van geleidende tussenniveaustrippen aangebracht op beiden van zijn inwendige zijden, en de andere tussenliggende plak ; voorzien is van geleidende tussenniveaustrippen slechts op een enkele ! zijde toegekeerd naar een van de genoemde holteparen; 30. tenminste een geleidende binnenniveau verbindingsconfiguratie in- ί : i gebed in elke plak met geleidende tussenniveaustrippen voor het elek-i trisch onderling verbinden van geleidende tussenniveaustrippen van een ; niveau met geleidende tussenniveaustrippen van een verschillend ni- j 1 veau, j35; waarbij functioneel equivalente aansluitingen van alle vier de j ; chips gemeenschappelijk met elkaar zijn verbonden en met een gemeen- | I ; schappelijke externe connectorpen waardoor het mogelijk wordt de in- i ί richtingen te bedrijven op een tijdverdeel/multiplexbasis via een mini-j : mum aantal externe connectorpennen. ί i 8020334 V Ir SAMENVATTING VAN DE PUBLIKATIE j [ ; j Een elektronische circuitbehuizing (10) voor het inkapselen en on- | ' derling verbinden van twee of meer halfgeleiderchips (44A) is geopen- : baard. Een vertikaal gestapelde array van substraatplakken vormt een | 5; steunkern (12) waarin vensters (14, 16, 18, 20) zijn gevormd voor ont-; vangst van de chip. Inrichtingssteunoppervlakken en inrlchtingsgelei-; der-verbindingsoppervlakken (70, 72) zijn blootgesteld in elke holte op een of meer van de substraatplakken. De geleidende tussenniveaustrippen (74) zijn afzonderlijk neergeslagen op elke geleiderverbindingsopper-i 10: vlak voor bevestiging aan de ingangs/uitgangsgeleiders (42) van de clr-cuitinrichtingen en strekken zich uit langs het tussenvlak van een of ; meer op elkaar geplaatste paren van substraatplakken voor verbinding j ! met externe connectorpennen. Geleidende binnenniveauverbindingsconfigu- j ; raties (78) zijn ingebed in een of meer van de substraten voor het ver- j 15 binden van de geleidende tussenniveaustrippen van het ene substraatni- j veau met geleidende tussenniveaustrippen van een verschillend niveau. ! ! In een voorkeursuitvoeringsvorm zijn vier identieke RAM chips ingekap-seld en onderling verbonden voor een multiplexbedrijf in een tweevoud!- i ; ge uitgelijnde configuratie met boven/onderligging. i 20 ******************** I j ; I ; : ; i ’ ! I i ; j i ; i 1 | ! | ! i i ; j I - ; I . ; ί ! ! i : 8020334