NL8020070A - Aftastversterker. - Google Patents

Description

-1- 8 0 20 0 70 * VO 0865

Aftastversterker.

De onderhavige uitvinding heeft betrekking op geheugen-ketens en in het bijzonder op verbeterde aftastversterkers van de vergrendelende soort, die geschikt zijn om te worden gebruikt met geheugensystemen met vrije toegankelijkheid.

5 Aftastversterkers van de vergrendelende soort zijn gebruikt in combinatie met dynamische halfgeleidergeheugens, zoals beschreven in artikelen "VMOS Technology Applied to Dynamic RAM’s" van Kurt 2

Hoffmann en Reinhard Losehand (figuur 2), en "een 8 mm , 5V 16K Dynamic RAM Using en New Memory Cell" door Gunther Meusburger, 10 Karlheinrich Horninger, en Gerold Lindert (figuur 2(a)), welke artikelen zijn gepubliceerd in de IEEE Journal of Scüid- State Circuits, volume SC-13, nr.5s oktober 1978, blz.617-622 en 708-711. Dergelijke aftastversterkers omvatten in beginsel een eerste en een tweede kruis-gekoppelde transistor en een derde en een vierde transistor, waarvan 15 de afvoer-bronuitgangsketen een koppeling vormt tussen het kruisge- koppelde paar van transistors en bitlijnen van het geheugen. De derde en vierde transistors fungeren als buffers tussen de bitlijnen, waarbij een betrekkelijk grote capacitantie behoort bij het kruisgekoppelde paar.:van transistors. Lees/schrijfketens die ook wel worden aangeduid 20 als ingangs/uitgangsketens zijn rechtstreeks verbonden ofwel met de bitlijnen ofwel met het kruisgekoppelde paar. De derde en vierde transistors zijn zodanig ingesteld, dat ofwel deze transistors voortdurend actief zijn gedurende al de cycli van het geheugen, ofwel slechts actief zijn gedurende gekozen gedeelten van de geheugencyclus. 25 De in bovengenoemde artikelen beschreven aftastversterkers hebben de neiging om ten aanzien van geheugentoegankelijkheid of cyclustijd een grotere dan gewenste vertraging te introduceren, waarbij dergelijke versterkers sterke stroomprikkels teweeg kunnen'brengen als gevolg waarvan onnauwkeurigheden of verminderingen wat. de geheugenbedrijfs-30 marges betreft kunnen ontstaan.

Het zou gewenst zijn om te beschikken over een aftastversterker, waarmee ten aanzien van toegankelijkheid en cyclustijden van halfgeleidergeheugens een verbetering is gegeven en waarbij de grootte van stroomprikkels wordt verminderd.

35 Een oplossing voor de in het voorafgaande beschreven pro- 8020070 -2- blemen wordt verkregen met een digitale aftastketen, omvattende een kruisgekoppelde keten (Q1, Q2) met eerste (12) en tweede (1¾) aansluitingen, lees/schrijfketens (QT* Q8, Q9, Q10), en eerste (Q3) en tweede (¾¾) inrichtingen van de schakelende soort, die elk zijn voor-5 zien van een stuuraansluiting en eerste en tweede uitgangsaansluitingen. De eerste aansluiting (12) van de kruisgekoppelde keten (Q1, Q2) is verbonden met de eerste uitgangsaansluiting van de eerste inrichting (Q3) van de schakelende soort. De tweede aansluiting (1¾) van de kruisgekoppelde keten is verbonden met de eerste uitgangsaansluiting 10 van de tweede inrichting (0¾) van de schakelende soort. De keten is daardoor gekenmerkt dat de lees/schrijfketens (QT, Q8, Q9, Q10) afzonderlijke eerste (Q7) en tweede (Q8) leesketens en afzonderlijke eerste (Q9) en tweede (Q10) schrijfketens omvatten. De keten is verder daardoor gekenmerkt dat de eerste (Q7) en de tweede (Q8) lees-15 ketens zijn verbonden met resp. de eerste (12) en tweede (1¾) aansluitingen van de kruisgekoppelde keten (Q1, Q2) en dat de eerste . (Q9) en de tweede (Q10) schrijfketens zijn verbonden met resp. de tweede uitgangsaansluiting (18). van de eerste inrichting (Q3) en met de tweede uitgangsaansluiting (22) van de tweede inrichting (0¾). In 20 een illustratieve uitvoeringsvorm van de desbetreffende keten omvat de kruisgekoppelde keten twee n-kanaalveldeffekttransistors waarvan de poort van elk van deze transistors is verbonden met de afvoer van de andere en met de eerste en tweede aansluitingen van de kruis-gekoppelde keten. De eerste en tweede inrichtingen van de schakelende 25 soort, die kunnen worden aangeduid als bufferinrichtingen of trans- sistors, zijn eveneens n-kanaalveldeffekttransistors. Elk van de lees-en schrij fketens omvat een afzonderlijke n-kanaalveldeffekttransistor.

De afvoer van de.eerste leestransistor is verbonden met de eerste aansluiting van de kruisgekoppelde keten en de afvoer van fè tweede 30 leestransistor is verbonden met de tweede aansluiting van de kruis- gekoppelde keten. De bron van de eerste schrijftransistor is verbonden met de afvoer van de eerste transistor en de bron van de tweede schrijf-transistor is gekoppeld met de afvoer van de tweede transistor. Opgemerkt wordt, dat de richting van de stroom, die door een veldeffekt-35 transistor vloeit, bepaalt welke uitgangsaansluiting als de bron of als de afvoer moet worden aangeduid. Wanneer de stroomrichting wordt omgekeerd, veranderen ook deze aanduidingen.

-3-

In een typerende toepassing zijn afzonderlijke bitlijnen van een geheugensysteem rechtstreeks verbonden met de afvoeraanslui-tingen (18, 22) van de eerste en tweede buffertransistors van de boven omschreven keten. Met elke bitlijn is tenminste een geheugencel 5 en/of een referentiegeheugencel verbonden. De eerste en tweede buffertransistors (Q3s QU) zijn zodanig ingesteld, dat deze in de geleidende toestand verkeren. Deze transistors zijn ontworpen voor een relatief hoge impedantie, zodat de bij elke bitlijn behorende capacitantie met betrekking tot de eerste en tweede aansluitingen van de kruisge-10 koppelde keten is gebufferd. De rechtstreekse verbinding tussen de leesketens en de eerste en tweede aansluitingen (12, 1U) van de kruis-gekoppelde keten is bevorderlijk voor een betrekkelijk snelle lees-werking, aangezien het uitlezen kan beginnen, zodra de kruisgekoppelde keten in de geeigende toestand is vergrendeld. Met het uitlezen be-15 hoeft derhalve niet te worden gewacht totdat de spanningen van de bitlijnen veranderen, hetgeen gebeurt na een passende vertraging, die een funktie is van de weerstand van de eerste en tweede transistors en de capacitantie'die bij de desbetreffende bitlijnen behoort. De rechtstreekse verbinding van de schrijfketens met dezelfde aansluitingen 20 (18, 22) als die welke zijn verbonden met de bitlijnen, is bevorderlijk voor een snelle s^hrijfwerking. Doordat gebruik is gemaakt van eerste en tweede transistors met betrekkelijk hoge impedantie, alsook als gevolg van hun werking in de geleidende toestand gedurende de volledige cyclus, wordt bereikt, dat de grootte van de stroomprikkels wordt 25 verkleind. Zulks betekent, dat de ruisbedrijfsmarges van het geheugensysteem worden vergroot en onnauwkeurigheden worden verminderd.

De uitvinding zal in het onderstaande nader worden toegelicht onder verwijzing naar de tekening. In de tekening is:

Figuur 1 een schema van een aftastversterker als een uit-30 yoeringsvorm van de uitvinding; figuur 2 een schema van een keten, die kan worden gebruikt in combinatie met de aftastversterker volgens figuur 1.

In figuur 1 is binnen de door S aangeduide rechthoek een aftastversterker 10 weergegeven, waarvan deel uitmaakt de veldeffekt-35 transistors Q1, Q2, Q3, Q^, Q5, Q6, Q7, Q8, Q9 en Q10. Met een eerste zich bij de ene zijde van de aftastversterker 10 bevindende uitwendige aansluiting 22 is verbonden een geschakelde, een condensator omvattende 8 0 2 θ Θ 7 0 -1+- geheugencel (getekend binnen de door M aangeduide rechthoek), waarvan deel uitmaken een veldeffekttransistor Q11 en een condensator Ch.

Met een tweede zich bij de andere zijde van de versterker bevindende uitwendige aansluiting 18 is verbonden een referentiegeheugencel i- (getekend binnen de rechthoek, die door R is aangeduid), waarvan deel uitmaken de veldeffekttransistors Q12 en Q13 en de condensator C3. De geheugencel M is via de bron van de transistor Q11 verbonden met de aansluiting 22, waarmee een condensator C2 is verbonden. De referentiegeheugencel R is via de bron van de transistor Q12 verbon-10 den met de aansluiting 18, waarmee een condensator C1 is verbonden. Typerend is, dat de poortaansluiting 32 is gekoppeld met een woord-lijn van een halfgeleidergeheugen en de aansluiting 22 is gekoppeld met een bitlijn van hetzelfde geheugen. Door C1 en C2 zijn aangeduid de parasitaire capaciteiten van al de inrichtingen en lijnen, die zijn 15 verbonden met resp. de aansluitingen 18 en 22. Deze capaciteiten C1 . en C2 zijn verbonden met een potentiaal VBB, die representatief is voor de potentiaal van een halfgeleiderlichaam (substraat), waarin de aftastversterker 10, de geheugencel M en de referentiegeheugencel R zijn gefabriceerd.

20 De aftastversterker 10 is werkzaam om de in de geheugen cel M opgeslagen logische informatie af te tasten, op te frissen en deze versterker maakt het tevens mogelijk, om informatie snel uit te lezen of in te schrijven, zonder dat grote stroomprikkels ontstaan.

25 De poort van de transistor Q2 is verbonden met de afvoer van de transistor Q1, de bron van de transistor Q3, de afvoer van de transistor Q7 en de eerste inwendige aansluiting 12. De poort van de transistor Q1 is verbonden met de afvoer van de transistor Q2, de bron van de transistor Ql+, de afvoer van de transistor Q8 en met een 30 . tweede inwendige aansluiting 11+. De combinatie van de transistors Q1 en Q2 staat bekend als een kruisgekoppeld paar, een kruisgekoppelde keten of een flip-flop. De bronnen van de transitors Q1 en Q2 zijn tezamen verbonden met een aansluiting 16 en met een spanningspuls-generator, die is aangeduid door SAL. Een uitvoeringsvorm van deze 35 generator SAL is weergegeven in figuur 2 als de keten 58. Door de transistors Q7 en Q8 wordt bevorderd, dat informatie, die verschijnt op resp. de inwendige of uitleesaansluitingen 12 en 11+ snel kan worden -5- uitgelezen. Een en ander kan worden aangeduid als leesketens of lees-ketenvoorzleningen.De poorten van de transistors Q7 en Q8 zijn samen verbonden met een aansluiting IA en met een spanningspulsgenerator . RS. De bronaansluitingen van de transistors Q7 en Q8 zijn verbonden 5 met de aansluitingen resp. b6 en i*8. De aansluitingen b6 en bQ fungeren als complementaire leesuitgangsaansluitingen.

De afvoer van de transistor Q3 is verbonden met de aansluiting 18, de bron van de transistor Q9 en met de bron van de transistor Q5· De afvoer van de transistor Qi; is verbonden met de aan- 10 sluiting 22, de bron van de transistor Qé en met de bron van de transistor Q10. Door de transistors Q9 en Q10. wordt bevorderd, dat informatie (data) snel kan worden ingeschreven in de geheugencellen, die zijn verbonden met resp. de uitwendige of schrijf aansluitingen 18 en 22. Een en ander kan worden aangeduid als schrijfketens of schrijf-15 ketenvoorzieningen. De poorten van de transistors Q9 en Q10' zijn samen' gekoppeld met een aansluiting 50 en met een spanningspulsgenèrator WS. De afvoeraansluitingen van de transistors Q9 en' Q10 zijn verbonden met resp. de aansluitingen 52 en 5^· De aansluitingen 52 en 5^ fungeren als complementaire data-ingangs (schrijf)aansluitingen. Door de 20 onderbroken lijn die tussen de aansluitingen IA en 50 is getekend, is aangeduid, dat deze aansluitingen met elkaar kunnen worden'verbonden. Ditzelfde geldt ten aanzien van de aansluitingen b6 en 52 en de aansluitingen U8 en 5^··

De afvoeraansluitingen van de transistors Q5 en Q6 zijn 25 samen verbonden met een aansluiting 26 en met een energievoeding TDD.

De poortaansluitingen van de transistors Q5 en Q6 zijn samen verbonden met een aansluiting 2b en met een spanningspulsbron PCB. De transistors Q5 en Q6 doen dienst als voorladingsketen, die wordt gebruikt om de potentialen van de aansluitingen 18. en 12.resp. 22 en A naar 30 keuze in te stellen, zodanig dat deze potentialen in wezen gelijk zijn. De transistors Q3 en' kunnen worden aangeduid als buffertransistors.

De poortaansluitingen van de transistors Q3 en'zijn samen verbonden met een aansluiting 20 en met een spanningsbron VDDP.

Een MOS transistor zal worden' aangeduid als te zijn "voor-35 bereid", indien de poortpotentiaal met betrekking tot de bron een zodanige grootte en polariteit heeft, dat geleiding tussen de bron en de afvoer'van deze transistor mogelijk is. Omgekeerd is een' "niet-voorbereide" MOS-transistor een'transistor, waarbij de poortpotentiaal 8020070 -6- niet groot genoeg is of niet de juiste polariteit heeft om te bereiken, dat geleiding tussen de bron en de afvoer daarvan mogelijk is.

De binnen de rechthoek M weergegeven geheugencel alsook de werking daarvan, zijn algemeen bekend. De afvoer van de transistor 5 Q11 is verbonden met de ene aansluiting van de condensator en met een aansluiting 28. De tweede aansluiting van de condensator (Λ is verbonden met een aansluiting 30 met de potentiaal VDD. De poort-aansluiting van de transistor Q11 is verbonden met een aansluiting 32. Wanneer in de geheugencel een "1" is opgeslagen, wordt de aansluiting 10 28 opgeladen tot een potentiaal, die ongeveer gelijk is aan het ver schil tussen VDD en de drempelspanning (V^) van de transistor Q11. Waarden, die typerend zijn voor resp. VDD en V^ zijn resp. +8 en ongeveer 1 volt. Wanneer in de geheugencel een "0" is opgeslagen, wordt de aansluiting 28 opgeladen tot een potentiaal waarvan de grootte 15 ongeveer gelijk is aan VSS. Een voor VSS typerende waarde is 0 volt.

Een "1" wordt ingeschreven in de geheugencel M door de transistor Q11 voor te bereiden (door de potentiaal VDD aan te leggen aan de aansluiting 32) en door het aanleggen van een potentiaal gelijk aan het verschil tussen VDD en eenmaal de drempelspanning, of een meer posi-20 tieve spanning, aan de bronaansluiting van <fe transistor Q11 (de aansluiting 22). Hierdoor wordt de potentiaal van de aansluiting 28 ingesteld op de waarde VDD-V^, hetgeen overeenkomt met een opgeslagen "1". In de geheugencel wordt een "0" ingeschreven door de transistor Q11 voor te bereiden en de potentiaal van de aansluiting 22 in te 25 stellen op VSS. Als gevolg hiervan wordt de aansluiting 28 ingesteld op VSS, hetgeen overeenkomt met opgeslagen ”0".

Logische informatie, die is opgeslagen in de geheugencel M wordt uit- . ' f gelezen door de transistor Q11 voor te bereiden en'het mogelijk te maken, dat de voordien op de aansluiting 28 aanwezige potentiaal de potentiaal 30 van de aansluiting 22 kan wijzingen. De poortaansluiting 32 is als regel verbonden met een woordlijn van een halfgeleidergeheugen en de aansluiting 22 is gekoppeld met een bitlijn van hetzelfde geheugen.

In de referentiegeheugencel R is de afvoeraansluiting van de transistor Q13 verbonden met de ene aansluiting van de condensator 35 03, de afvoeraansluiting van de transistor Q12 en een aansluiting 36.

Een tweede aansluiting van de condensator C3 is verbonden met een aansluiting 38 en met VDD. De poort van de transistor Q12 is verbonden -7- met een aansluiting 3^. De bronaansluiting van de transistor Q13 is verbonden met een aansluiting b2 en met een energievoeding VSS. De poortaansluiting van de transistor Q13 is verbonden met een aansluiting Uo en met een spanningspulsbron PRR. De condensator C3 heeft een 5 capaciteitswaarde, die ongeveer gelijk is aan de helft van de capaciteitswaarde van de condensator (A. De verhouding tussen de capaciteits-waarde van de condensatoren C3 en CU beïnvloedt de relatieve potentiaal niveau's van de aansluitingen 18 en 22.

De aftastversterker 10 werkt in wezen als volgt: De aan- 10 sluiting PCB wordt in eerste aanleg gehouden op een hoog potentiaal- niveau, dat tenminste eenmaal de drenrpelspanning groter is dan de potentiaal van de energievoeding VDD. De aansluiting VDDP bevindt zich eveneens op een potentiaalniveau,dat tenminste een drempelspanning groter is dan de potentiaal van de energievoeding VDD. SAL bevindt 15 zich op een potentiaalniveau van VDD en de aansluitingen 32, 3^> bh en 50 zijn alle ingesteld op een potentiaal gelijk aan die van VSS.

De keten 58» die kan worden gebruikt om een uitgangsgolf van SAL

teweeg te brengen, is weergegeven in figuur 2. PRR bevindt zich op een

potentiaalniveau, dat ongeveer gelijk is aan het verschil tussen VDD

. .

20 en eenmaal de drempelspanning. Onder deze voorwarden zijn de transistors Q3, QU, Q5s Q6 en Q13 voorbereid,de transistors Q1, Q2, Q7, Q8, Q9, Q10, Q11 en Q12 zijn niet-voorbereid. Als gevolg hiervan worden de aansluitingen 18 en 22 alsook de aansluitingen 12 en 1^ ingesteld en gehouden op een potentiaalniveau van VDD. Bovendien wordt de aan-25 sluiting 36 ingesteld op een potentiaalniveau van VSS.

Kort na het begin van een werkcyclus wordt de potentiaal van zowel PCB alswel PRR verminderd tot VSS. Hierdoor worden de aansluitingen 12, 1U, 18, 22 en 36 elektrisch zwevend op een potentiaal, korresponderende met de voordien ingestelde niveau's. Nadat dit heeft 30 plaatsgevonden, wordt de potentiaal van de aansluitingen 32 en 3^ vanaf VSS verhoogd tot VDD. Als gevolg hiervan worden de transistors Q11 en Q12 voorbereid, waardoor de aansluiting 36 via de transistor 12 met de aansluiting 18 en de aansluiting 28 via de transistor Q12 met de aansluiting 22 wordt gekoppeld. Hierdoor worden'' van de aanslui-35 tingen 18 en 22Ve potentialen gewijzigd als een funktie van de potentialen van resp. de aansluitingen 36 en 22, en als een funktie van de relatieve capaciteitswaarden van de condensatoren C3 en Cl resp. C^ 8020070 -8- en C2. Bij:.de aansluitingen 12 en 1H behoren parasitaire capaciteiten maar deze capaciteiten _(die niet zijn weergegeven) zijn aanzienlijk kleiner dan die van de condensatoren C1 en C2. Ook bij de aansluiting.

16 hoort een parasitaire capaciteit (niet weergegeven).

5 Indien in de geheugencel M een "0".is opgeslagén,bevindt de aansluiting 28 zich in eerste aanleg op VSS (in de regel'0 Volt).

Doordat de transistor Q11 wordt voorbereid, wordt de aansluiting 22 ontladen vanaf het in eerste aanleg ingestelde potentiaalniveau VDD met een bedrag 4V en wel zodanig, dat de uiteindelijke potentiaal 10 wordt VDD-AV. Wanneer gelijktijdig hiermee de transistor 0,12. wordt .

voorbereid, wordt de aansluiting 18 ontladen tot een potentiaalniveau-waarde van VDD-0,5&V. Deze potentiaalwaarden worden verkregen aangezien de verhouding tussen de capaciteitswaarden van de condensatoren C3 en Cij ongeveer 1 op 2 is.

15 De transistoreQ3 en QU zijn altijd voorbereid, hetgeen tot gevolg heeft, dat de potentiaaalveranderingen van de aansluitingen 18 en 22 zich via de transistors resp. Q3 en QU voortplanten en' de potentialen van-de aansluitingen 12 en 1¼ veranderen, zodanig, dat de potentialen van deze aansluitingen korresponderen met de potentialen van 20 resp. de aansluitingen 18. en 22.

Op dit tijdstip wordt de aansluiting 16 door toevoer van pulsen vanaf het aanvankelijke potentiaalniveau VDD gebracht op een potentiaal van VSS. De helling van de flank van de spanningspuls is in eerste aanleg geleidelijk en neemt vervolgens snel toe. De potentiaal 25 van de poortaansluiting van de transistor Q2 is meer positief dan die van de poortaansluiting van de transistor Q1.. Wanneer derhalve de potentiaal van de aansluiting 16 daalt, blijft de transistor Qlniet-voorbereid en de transistor Q2 wordt voorbereid en begint te geleiden zodat de aansluiting lil wordt ontladen. Het potentiaalverschil tussen 30 . de aansluitingen 12 en 1¾. neemt derhalve toe. Op deze tijd blijft de potentiaal van de aansluiting 12 in wezen gehandhaafd'op het niveau van VDD-0,5 Δ V. Zodra het potentiaalverschil tussen de aansluitingen 12 en 1^ is toegenomen tot de typerende waarde zoals; gegeven' door eenmaal de drempelwaarde spanning (mem typerend geval 1 Volt)., zal de hel-35 ling van de spanningsgolf, zoals .aangelegd aan de aansluiting l6 (SAL) snel toenemen, zodat de potentialen van de aansluitingen en 16 daarna snel aangroeien tot VSS. De aansluiting 12 blijft gedurende 8020970 -9- de volledige tijd waarin de aansluiting 16 wordt gepulseerd vanaf VDD naar VSS op een potentiaal, die een waarde heeft ongeveer gelijk aan VDD-0,5^V.

Wanneer de potentiaal van de aansluiting 16 de waarde VSS 5 bereikt, wordt de potentiaal van de aansluiting 44 (RS) vanaf VSS gepulseerd naar VDD. Typerend is, dat de potentialen van de aansluitingen 46 en 48 elektrisch zijn ingesteld op VDD en wel door de spanningsvoor-ladingsketen (niet weergegeven) waarna de potentiaal van deze aansluitingen juist even voor het moment waarop de potentiaal van de aanslui-10 ting 41+ vanaf VSS wordt gebracht op VDD, zwevend wordt gemaakt. In het geval waarin in de geheugencel M een "0" is opgeslagen, wordt de transistor Q8 voorbereid, zodat de potentiaal van de aansluiting 14 wordt overgedragen naar de aansluiting 48. De potentiaal van de aansluiting 48 wordt derhalve verlaagd tot VSS. Zulks betekent, dat vanuit de 15 geheugencel M een "0" is uitgelezen. De transistor Q7 blijft niet-voorbereid, aangezien zowel de poortaansluiting, alswel de afvoer-aansluiting en de bronaansluiting alle op of nabij de potentiaal VDD zijn. De potentiaal van de aansluiting 46 blijft derhalve VDD, terwijl de potentiaal van de aansluiting 48 afneemt tot een waarde 20 lager dan VDD. Het spanningsverschil tussen de aansluitingen 12 en 14 is derhalve overgedragen naar de aansluitingen 46 en 48.

In een typerend geheugensysteem zullen de aansluitingen 46 en 48 zijn verbonden met een andere aftastversterker (niet weergegeven), die speciaal is ingericht om betrekkelijk sterk capacitieve belastingen 25 aan te drijven.

Tijdens het uitlezen wordt een begin gemaakt met het opfrissen van de inhoud van de geheugencel M. De potentiaal van de aansluiting 14 wordt snel verminderd tot VSS. De potentiaal van de aansluiting 22 neemt aanzienlijk langzamer af, en wel wegens de aanwezigheid van 30 de veerstand van de transistor Q4 en de capacitantie van de condensator C2. De transistors Q3 en Q4 zijn volgens een op zichzelf bekende wijze ontworpen als transistors met een relatief hoge weerstand tussen de afvoer en de bron, wanneer de transistor is voorbereid. De als gevolg van de ontlading van de condensator C2 teweeggebrachte stroomprikkel 35 heeft derhalve een topamplitude en een tijdsduur, die resp. lager en langer zijn dan in het geval indien de transistor Q4 een relatief lage weerstand zou hebben. Opgemerkt wordt, dat de uitleesoperatie kan be- 8020070 -10- ginnen zodra het kruisgekoppelde paar door de negatief gerichte span-ningspuls zoals aangelegd aan de aansluiting 16 is vergrendeld. Het is niet nodig, dat wordt gewacht totdat de potentiaal van de aansluiting 22 dezelfde is geworden als die van de aansluiting 1U. Het uitlezen 5 van informatie vanaf de aftastversterker 10 naar de aansluitingen b6 en bQ kan derhalve voortgang vinden, zonder dat "behoeft te worden gewacht op het moment waarop de inhoud volledig is opgefrist.

Wanneer de potentiaal van de aansluiting 22 is verminderd tot het potentiaalniveau VSS, zal de potentiaal van de aansluiting 28 10 eveneens afnemen, aangezien de transistor Q11 nog steeds is voorbereid. Aldus is de geheugencel M zodanig opgefrist, dat hierin opnieuw een logische "0" is opgeslagen. Op dit tijdstip is de potentiaal van de aansluiting 18 nog steeds in de buurt van VDD en de potentiaal van de aansluiting 3β wordt vergroot tot een waarde van ongeveer VDD minus 15 de drempelspanning van de transistor Q12, aangezien op dit moment de transistor Q12 is voorbereid.

Thans kan de werkcyclus van de aftastversterker 10 worden beëindigd en de' potentialen van de aansluitingen 32, 3^ en worden teruggebracht op VSS en de potentialen van de aansluitingen 16, 2b en 1|0 20 worden teruggebracht op hun positieve beginwaarde. De potentialen van de aansluitingen b6 en 18 worden bovendien opnieuw ingesteld op +VDD. Hierdoor wordt de transistor Q13 voorbereid als gevolg waarvan de potentiaal van de aansluiting 36 afneemt tot VSS. De potentialen van al de overige eerder genoemde aansluitingen worden ingesteld op 25 bun beginwaarde, die in het voorafgaande zijn behandeld.

Indien in plaats van een "0" een "1" is opgeslagen in de geheugencel M, zal gedurende de tijd waarin de transistor Q11 in eerste aanleg is voorbereid, de potentiaal van de aansluiting 11 blijven op de aanvankelijk ingestelde waarde van VDD. De potentiaal 30 van de aansluiting 12 daalt vanaf VDD naar een waarde van VDD minus 0,5^V. Deze voorwaarden hebben tot gevolg, dat de potentiaal van de aansluiting 12 afneemt tot VSS wanneer de potentiaal van de aansluiting 16 wordt gepulst tot VSS, waarbij de potentiaal van de aansluiting U8 blijft op +VDD, en de potentiaal van de aansluiting b6 tot VSS daalt 35 wanneer de potentiaal van de aansluiting (ES) wordt gepulseerd tot +VDD. Zulks is indicatief voor het uitlezen van een opgeslagen ”1" uit de geheugencel. Zodra de transistor Q11 is voorbereid, wordt de 8020070 -11- geheugencel M opgefrist tot een volledig "1" potentiaalniveau van VDD minus V^. De potentiaal van de aansluiting 28 van de geheugencel M blijft op een waarde van VDD minus de drempelspanning van de transistor Q11 gedurende deze werkcyclus. Zulks betekent, dat in de geheugencel 5 M een "1" is opgeslagen. Wanneer de potentiaal van de aansluiting 16 wordt getrokken naar VSS, wordt de potentiaal van de aansluiting 12 getrokken naar een waarde lager dan VSS, aangezien deze zich bevindt op een potentiaal, die lager is dan die van de aansluiting 1U. De potentiaal van de aansluiting 18 wordt eveneens omlaag getrokken tot 10 VSS. De potentiaal van de aansluiting 36 wordt dienovereenkomstig eveneens omlaag getrokken tot VSS, aangezien de transistor Q12 is voorbereid.

Logische signaalinformatie (data) kan worden ingeschreven in de geheugencel via de transistor Q10. Opgemerkt wordt, dat de 15 geheugencel M kan worden verbonden met de aansluiting 18 en dat de referentiegeheugencel R kan worden verbonden met de aansluiting 22.

In een dergelijk geval worden data in de geheugencel ingeschreven via de transistor Q9- Gedurende een schrijfoperatiecyclus worden dezelfde procedures toegepast als die, welke gedurende een leesoperatie worden 20 gebruikt, met die uitzondering, dat de potentiaal van de aansluiting 50 (WS) vanaf VSS wordt gepulst tot VDD en de potentiaal van de aan- · sluiting kb wordt gehouden op de waarde van VSS. De in de geheugencel M in te schrijven data worden aangelegd aan de aansluiting ^b en het complement daarvan wordt aangelegd aan de aansluiting 52. Als gevolg 25 hiervan worden de potentialen van de aansluitingen 22 en 18 gedreven naar die van de aansluitingen resp. 5^ en 52. De gewenste logische informatie wordt aldus in de geheugencel M binnengevoerd, aangezien op deze tijd de transistor Q11 is voorbereid.

Een lees-gemodificeerde schrijfoperatie is eveneens moge-30 lijk.Nadat de normale leesoperatie is afgelopen, worden de transistors Q7 en Q8 in de niet-voorbereide toestand gebracht en de transistors Q9 en Q10 worden voorbereid. Hierdoor is het mogelijk, dat nieuwe informatie (data) wordt toegevoerd aan de aansluiting 5^ öm in de geheugencel M te worden ingeschreven, nadat de voordien opgeslagen infor-35 matie was uitgelezen.

De geheugencel M kan worden opgefrist tijdens een lees-, een schrijf-, of een lees-gewijzigde schrijfoperatie. Bovendien kan de 8020070 -12- cel worden opgefrist zelfs indien geen van de bovenvermelde operaties worden uitgevoerd. Indien het slechts gewenst is om de in de geheugen-cel M opgeslagen informatie op te frissen, worden de potentialen van de aansluitingen kk en 50 gedurende de volledige werkcyclus van de 5 aftastversterker 10 op VSS gehouden. Een "1" bevattende geheugencel, die vanaf de volledige "1" potentiaal al dan niet kan zijn ontladen tot VDD-V^, wordt opnieuw geladen of gehouden op de volledige "1" potentiaalwaarde, wanneer de transistor Q11 in de voorbereide toestand komt. Een "0" bevattende geheugencel wordt in eerste aanleg opgeladen 10 tot een potentiaal tussen 0 Volt en VDD-V^. Als gevolg van het daarna plaatsvindende pulsen van de potentiaal van de aansluiting 16 tot VSS wordt de potentiaal van de aansluiting 22 ontladen tot VSS, waardoor de geheugencel zodanig wordt ontladen, dat deze opnieuw een "0" bevat.

15 Het aantal lees- en schrijfaan sluitingen voor de aftast- versterker 10 kan vanaf zes aansluitingen worden teruggebracht tot drie aansluitingen door de aansluitingen h6 en 52 met elkaar te verbinden, de aansluitingen U8 en met elkaar te verbinden en de aansluitingen en 50 met elkaar te verbinden. Zelfs indien een derge-20 lijke configuratie is gevormd, zijn de banen waarin de transistors Q7 en Q8 zijn opgenomen, de primaire leesbanen, aangezien hierlangs in hoofdzaak al de leesstromen worden geleid, terwijl voor inschrijf-operaties de transistors Q9 en Q10 de primaire schrijfbanen vormen, aangezien deze transistors in hoofdzaak al de schrijfstroom voeren.

25 In figuur 2 is een keten 58 weergegeven,die kan worden ge bruikt als de spanningsgeneratorketen SAL volgens figuur 1. De keten 58 omvat de veldeffekttransistors Q1U, Q15, Q16 en Q1T en de vertra-gingsketens 1 en 2. De uitgangsspanningsgolfvorm bij de aansluiting 16 is aanvankelijk op een waarde +VDD, die vervolgens daalt tot +VDD-30 Vj. Vervolgens daalt de potentiaal met een geleidelijke helling naar VSS. Na een vooraf gekozen tijd daalt de potentiaal met een aanzienlijk grotere snelheid totdat dan de waarde VSS wordt bereikt.

Al de afvoeraansluitingen van de transistors Q1E, Q15 en Q16 en- de bronaansluiting van de transistor Q17, zijn verbonden met 35 de aansluiting 16. De bronaansluitingen van de transistors Q1V, Q15 en Q16 zijn alle samen verbonden met de energievoeding VSS. De afvoeraan-sluiting van de transistor Q17 is verbonden met de energievoeding +VDD, 8020070 \ -13-

De poort aansluiting van de transistor Q1Ï* is verbonden met een ingangs-aansluiting 60 met een spanningspulsgenerator CR en met een ingang van de vertragingsketen 1. Een uitgangsaansluiting van de vertragings-keten 1 is verbonden met de poortaansluiting van de transistor Q15, 5 een ingangsaansluiting van de vertragingsketen 2 en een aansluiting 62. Een uitgangsaansluiting van de vertragingsketen 2 is verbonden met de poortaansluiting van de transistor Q16 en met een aansluiting Gk.

Dë poortaansluiting van de transistor Q17 is verbonden met de aansluiting 2k (PCB).

10 Aan het begin van een werkcyclus is de potentiaal van de aansluiting 2k (PCB) tenminste even positief als +VDD vermeerderd met eenmaal de drempelspanning en de potentiaal van de aansluiting 60 (CR) heeft een waarde YSS. Hierdoor wordt de transistor Q17 voorbereid en de transistors Q1U, Q15 en Q16 komen in de niet-voorbereide toe-15 stand. Als gevolg hiervan wordt de potentiaal van de aansluiting 16.

gehouden op +VDD. De potentiaal van de aansluiting 2k{PCB) wordt vervolgens gepulst naar VSS en de potentiaal van de aansluiting 16 blijft zwevend op een waarde +VDD. De potentiaal van de aansluiting 60 (CR) wordt vervolgens gepulst vanaf VSS naar +VDD. De potentialen van de 20 aansluitingen 32 en 3^ (figuur 1) worden gelijktijdig gepulst vanaf VSS naar +VDD. Hierdoor wordt de transistor Q14 voorbereid, waardoor de potentiaal van de aansluiting 16 omlaag wordt getrokken naar +VSS.

De beginsnelheid waarmee de potentiaal van de aansluiting 16. daalt, is bepaald door de impedantie van de transistor Q1^ en de op de aan-25 sluiting 16 aanwezige capaciteit, (niet weergegeven] nodig om te bewerkstelligen, dat de potentiaal van de aansluiting 16 een waarde bereikt van ongeveer VDD-V^ op de tijd, dat de potentialen van de aansluitingen 12 en 1^ zijn gewijzigd als een funktie van de potentiaalni-veaus;, zoals opgeslagen in de referentiegeheugencel R en de geheugen-30 cel M. Dit laat de transistors Q1 en Q2 juist op het punt van voorbereid te zijn. De door de vertragingsketen 1 geïntroduceerde vertraging . · , ' .....

is zodanig gekozen, dat voor de overdracht van informatie zoals opgeslagen in de geheugencel M en in de referentiecel R, naar de aansluitingen resp. 1¾. en 12. voldoende tijd beschikbaar is.

35 Ha de door de vertragingsketen 1 geïntroduceerde vertraging wordt de poortaansluiting van de transistor Q15 voorbereid en deze transistor begint de potentiaal van de aansluiting 16 verder omlaag te 8020070 -Intrekken naar VSS. De impedantie van de transistor Q15 is zodanig gedimensioneerd, dat deze aanzienlijk lager is dan die van de transistor Q1U en enigszins hoger is dan die van de transistors Q1 en Q2, ofwel de parallel combinatie van de transistors Q1 en Q2, zodat 5 de potentiaal van de aansluiting 16 geleidelijk verder omlaag wordt getrokken naar VSS wanneer de transistor Q15 is voorbereid. De impedantie van de transistor Q15 is eveneens zodanig gekozen, dat de snelheid, waarmee de potentiaal van de aansluiting 16 afneemt, wordt begrensd, zodat de potentiaal van de aansluiting 12 of 1^ alnaargelang 10 welke van deze potentialen op de desbetreffende tijd het minst positief is, de potentiaal van de aansluiting 16, wanneer deze omlaag gaat, dicht zal volgen. Hierdoor wordt de verschilspanning tussen de aansluitingen 1^ en 12 versterkt,terwijl is verzekerd, dat de meer positieve van de potentialen van de twee aansluitingen op de waarde 15 blijft, die voordien tot stand was gebracht, zodat in wezen niet wordt afgeweken van dat potentiaalniveau. De vertragingstijd behorende bij de vertragingsketen 2 maakt het voor de verschilspanning tussen de aansluitingen 1¾ en 12 mogelijk om een waarde te bereiken, die enigszins groter is dan de drempelspanning, voordat de transistor Q16 20 voorbereid wordt. De transistor Q16 heeft een relatief lage impedantie en is derhalve in staat om de potentiaal van de aansluiting 16 betrekkelijk snel naar VSS te trekken,

De aftastversterker 10 is vervaardigd als een deel van een 6kK (β5·53β bits) geheugen met vrije toegankelijkheid met n-kanaal 25 geïsoleerde poort-veldeffekttransistors en geheugencellen en referen-tiegèheugencellen van de soort, zoals in het voorafgaande omschreven. De transistors Q3 en Qk hebben elk een weerstand tussen de afvoer-aansluiting en de bronaansluiting van ongeveer 50000 ohm. Proefondervindelijk is gebleken, dat een en ander hiermee goed kan funktioneren. 30 De geheugencellen zijn verdeeld in vier reeksen van 16K. Elke 16K-reeks heeft 256 bitlijnen, die daarbij behoren. Een groep van 256 aftastversterkers, elk van de soort zoals weergegeven in figuur 1,. is verbonden met de bitlijnen in elk paar van l6K-reeksen. Een afzonderlijke SAL spanningsgeneratorketen is verbonden met elke groep van 35 256 aftastversterkers. De impedanties van de transistors Qlk, Q15 en Q16 van de SAL generatorketens zijn zodanig gedimensioneerd, dat daarmee tot uitdrukking wordt gebracht, dat deiimpedanties van 256 kruis- 8020070 * -15- gekoppelde paren van transistors Q1 en Q2 worden gebruikt en niet slechts een kruisgekoppeld paar. De gefabriceerde SAL-typen spannings-generators hebben de basisstructuur, zoals weergegeven in figuur 2; deze generators zijn echter ingericht om het mogelijk te maken dat 5 een van.de twee groepen van aftastversterkers voorafgaande aan de andere volledig vergrendelt. Dit betekent, dat het aantal stroomprik-kels, die gelijktijdig optreden, wordt beperkt en dat de stroomdissi-patie van het geheugen zeer gelijkmatig over een volledige werkcyclus wordt verdeeld.

10 Het zal duidelijk zijn, dat de beschreven uitvoeringsvormen slechts bedoeld zijn als illustratie voor de algemene principes van de uitvinding. Verschillende modificaties zijn binnen het kader van de uitvinding mogelijk. Bijv. kunnen p-kanaalveldeffekttransistors worden gebruikt in plaats van de n-kanaalveldeffekttransistors, voor-15 opgesteld dat de polariteiten van de energievoedingsspanningen en spanningspulsen op geschikte wijze worden veranderd. Verder is het mogelijk, dat een diversiteit van verschillende soorten van weerstanden of depletiesoort veldeffekttransistors in de plaats worden gesteld van de transistors Q3 en Qii. Ook is het mogelijk om de kruis gekoppelde ' 20 keten meer complex uit te voeren dan een keten met slechts twee transistors. Een andere transistor kan worden toegevoegd aan de geïllustreerde voorladingsketen, waarbij de poortaansluiting van de toegevoegde transistor is verbonden met de poortaansluitingen van de transistors Q5 en Q6 en de afvoeraansluiting en bronaansluiting daarvan is 25 verbonden met de bronaansluiting van de transistor Q5 en de bronaansluiting van de transistor Q6, of met de afvoeraansluitingen van de f transistors Q1 en Q2. De bronaansluiting : en van de transistors Q5 en Q6 zouden kunnen worden verbonden met de aansluitingen 12 en 1^ in plaats van met de aansluitingen 18 en 22. Verder kan de spanningspulsgenera-30 torketen 58 (SAL) op eenvoudige wijze worden gewijzigd of vervangen door ketenvoorzieningen, die dezelfde spanningseigenschappen hebben.

Ook kunnen de lees- en schrijfketens meer gecompliceerd zijn dan ketens met slechts een enkele transistor voor elke keten. Ook is het niet nodig, dat de poortaansluitingen 20 van de transistors Q3 en ten 35 alle tijde moeten zijn voorberèid. Deze aansluitingen kunnen zijn verbonden met een spanningspulsgenerator en gedurende een werkcyclus op gepaste tijden worden voorbereid en; in de niet-voorbereide toestand 8020070 b -16- worden gebracht. Ook zouden de poortaansluitingen 20 van de transistors Q3 en Ql* kunnen zijn verbonden met een spanningspulsgenerator en geschikte potentiaalniveaus zouden kunnen worden toegepast om te bewerkstelligen, dat de weerstand van de transistors Q3 en QU lager 5 is gedurende de tijd, waarin de informatie, zoals opgeslagen in de geheugencel M en de referentiegeheugencel R wordt overgedragen naar de aansluitingen lil en 12, dan op al de andere tijden gedurende een werkcyclus.

Claims (5)

1. Digitale aftastketen, omvattende een kruisgekoppelde keten (Q1, Q2) met eerste (12) en tweede (1¾) aansluitingen en eerste (Q3) en tweede (Q^) inrichtingen van de schakelende soort, die elk 5 zijn voorzien van een stuuraansluiting (20) en een eerste (12, 1¾) en een tweede (18, 22) uitgangsaansluiting, waarbij de eerste uitgangs-aansluitingen van de eerste (Q3) en de tweede (Qi+) inrichtingen zijn verbonden met resp. de eerste (12) en de tweede (1¾) aansluitingen van de kruisgekoppelde keten (Q1, Q2), lees- en schrijfketens (Q7, Q8, 10 Q9, Q10), met het kenmerk, dat de lees- en schrijfketens omvatten afzonderlijke eerste (QT) en tweede (q8) leesketens en afzonderlijke eerste (Q9) en tweede (Q10) schrijfketens; de eerste en tweede leesketens zijn verbonden met de eerste (12) en de tweede (1¾) aansluitingen van de kruisgekoppelde keten, en de eerste schrijfketen is 15 verbonden met de tweede aansluiting (18) van de eerste inrichting (Q3)-en de tweede schrijfketen is verbonden met de tweede aansluiting (22) van de tweede inrichting (¾¾).

2. Keten volgens conclusie 1, met het kenmerk, dat de kruisgekoppelde keten (Q1, Q2) omvat derde (Q1) en vierde (Q2) scha- 20 kelinrichtingen, die elk zijn voorzien van een stuuraansluiting en eerste en tweede uitgangsaansluitingen; in de stuuraansluiting van de vierde schakelinrichting (Q2) is verbonden met de eerste uitgangs-aansluiting van de derde schakelinrichting (Q1) en met de eerste aansluiting (12) van de kruisgekoppelde keten (Q1, Q2); en de stuuraan-25 sluiting van de derde schakelinrichting (Q2) is verbonden met de eerste uitgangsaansluiting van de vierde schakelinrichting (Q2) en met de tweede aansluiting (1¾) van de kruisgekoppelde leten (Q1, Q2).

3. Keten volgens conclusie 2, met het kenmerk, dat de eerste leesketen (Q7) omvat een vijfde schakelinrichting (Q7) en de 30 tweede leesketen (Q8) omvat een zesde schakelinrichting (Q8); de eerste schrijfketen (Q9) omvat een zevende schakelinrichting (Q9) en de tweede schrijfketen (Q10) omvat een achtste schakelinrichting (Q10.).; elk van de vijfde (Q7), zesde (Q8), zevende (Q9) en achtste (Q10) schakelinrichtingen is voorzien van een stuuraansluiting en eerste 35 en tweede uit gangs aansluitingen; de eerste uitgangsaansluiting van de vijfde schakelinrichting (Q7) is verbonden met de eerste aansluiting (12) van de kruisgekoppelde keten (Q1,Q2) en de eerste uitgangsaan- 8020070 ft -Ί δε luit ing van de zesde schakelinrichting (Q8) is verbonden met de tweede aansluiting (1*0 van de kruisgekoppelde keten (Q1, Q2); en de eerste uitgangsaansluiting van de zevende schakelinrichting (Q9) is verbonden met de tweede uitgangsaansluiting (18) van de eerste 5 schakelinrichting (Q3)s en de eerste uitgangsaansluiting van de achtste schakelinrichting (Q10) is verbonden met de tweede aansluiting (22) van de tweede schakelinrichting (Q^). U. Keten volgens conclusie 3, gekenmerkt door een voor-ladingsketen (Q5, Q6), die is verbonden met de tweede uitgangsaan-10 sluitingen (18, 22) van de eerste (Q3) en de tweede (Q^) schakelin-richtingen.

5. Keten volgens conclusie k, met het kenmerk, dat de voorladingsketen (Q5> Q6) omvat negende (Q5) en tiende (Q6) schakel-inrichtingen, die elk zijn voorzien van een stuuraansluiting en eerste 15 en tweede uitgangsaansluitingen; de stuuraansluitingen van de negende (Q5) en tiende (Q6) schakelinrichtingen zijn samen verbonden; de tweede uitgangsaansluiting van de negende schakelinrichting(Q5) is verbonden met de tweede uitgangsaansluiting (18) van de eerste schakelinrichting (Q3); en de tweede uitgangsaansluiting van de tiende 20 schakelinrichting (Q6) is verbonden met de tweede uitgangsaansluiting (22) van de tweede schakelinrichting (Q*0.

6. Keten volgens conclusie 5> met het kenmerk, dat de tweede uitgangsaansluitingen (16) van de derde (Ql).en vierde (Q2) schakelinrichtingen samen zijn verbonden; spanningspulsgeneratorketen— 25 voorzieningen (QΊ, Q15 * Q16 en Q17)-'en vertragingsketens (1 en 2) zijn aangebracht en omvatten elfde (Q1l·), twaalfde (Q15), dertiende (Q16) en veertiende (Q1T) schakelinrichtingen, die elk zijn voorzien van een stuuraansluiting en eerste en tweede üitgangsaansluitingen en die verder omvatten eerste (1) en tweede (2) vertragingsketens; 30 de eerste (Q3), tweede (Q^), derde (Q1), vierde (Q2), vijfde (Q7) zesde (Q8), zevende (Q9), achtste (Q10), negende (Q5), tiende (Q6), elfde (Q1*0, twaalfde (Q15), dertiende (Q16), en veertiende (Q17) schakelinrichtingen alle zijn uitgevoerd als veldeffekttransistors; de bronaansluitingen van de elfde (Q1*0 , twaalfde (Q, 15) en dertiende 35 (Q16), transistors samen zijn verbonden, de afvoeraansluitingen van .................. de elfde (Qlh·), twaalfde (Q15) en dertiende (Ql6) transistors' en de bron-aansluiting van de veertiende (Q17) transistor zijn verbonden met de 8020070 & -19- * bronaanslu.itingen van de derde (Q1) en vierde (Q2) transistors; de poortaansluiting van de elfde (Q1 ) transistor is verbonden met een ingangsaansluiting (6o) en is verbonden met een eerste ingangsaan-sluiting van de eerste vertragingsketen (1); een uitgangsaansluiting 5 (62) van de eerste vertragingsketen (1) is verbonden met de poort aansluiting van de twaalfde (Q15) transistor en met een ingangsaan-sluiting van de tweede vertragingsketen (2); en een uit gangs aansluiting (6U) van de tweede vertragingsketen is verbonden met de poortaansluiting van de dertiende (Q16) transistor. 10 7· Keten volgens conclusie 6, met het kenmerk, dat al de veldeffekttransistors (Q1, Q2, Q3, Q^,Q5, Q6, Q7, Q8, Q9 en Q10) zijn uitgevoerd als verrijkingsmodus n-kanaalveldeffekttransistors. 1020070