NL7905891A - Halfgeleiderinrichting. - Google Patents
Halfgeleiderinrichting. Download PDFInfo
- Publication number
- NL7905891A NL7905891A NL7905891A NL7905891A NL7905891A NL 7905891 A NL7905891 A NL 7905891A NL 7905891 A NL7905891 A NL 7905891A NL 7905891 A NL7905891 A NL 7905891A NL 7905891 A NL7905891 A NL 7905891A
- Authority
- NL
- Netherlands
- Prior art keywords
- layer
- silicon nitride
- semiconductor device
- silicon
- resin
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/312—Organic layers, e.g. photoresist
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
- H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
793331/Ar/mk *
Aanvraagster: HITACHI LTD. te TOKYO, JAPAN Titel : "Halfgeleiderinrichting'* .
De uitvinding heeft betrekking op een halfgeleiderinrichting 5 met een grote betrouwbaarheid, in het bijzonder een halfgeleiderinrichting met een van siliciumnitride vervaardigde passiveringslaag, die uitstekende resultaten levert.
Halfgeleiderinrichtingen, waarvoor grote betrouwbaarheid vereist is, in het bijzonder geïntegreerde schakelingen ClC's) en schakelingen 10 op grote schaal (LSI's) voor telecommunicaties in computers enzovoort, en voor elektronische onderdelen in auto's, enzovoort werden tot nu toe in hoofdzaak verzegeld in keramische verpakkingen. Aangezien de keramische verpakkingen echter duur zijn, is onlangs het gebruik van goedkope kunststof-verpakkingen (gegoten hars) voorgesteld met het oog op de gemakkelijker auto-15 matisering van de bewerkingen en de gemakkelijker massa-produktie naast het feit, dat een hars, dat het materiaal van de kunststofverpakkingen vormt, goedkoop is.
Het voor de kunststofverpakking gebruikte hars bevat echter ionenverontreinigingen en is tevens onbevredigend ten aanzien van de lucht-20 dichtheid, aangezien vocht vanaf de buitenzijde er doorheen dringt. De inrichting binnen de kunststof verpakking kan dientengevolge onderhevig zijn aan veranderingen in eigenschappen, korrosie van aluminium-verbindingen, en dergelijke. Teneinde deze nadelen van het harsmateriaal te compenseren en d« grote betrouwbaarheid van de inrichting te handhaven moet een uitstekende 25 passireringslaag op een halfgeleiderlichaam aangebracht worden. De passiverdngs-laag moet in dit geval vrij zijn van gebreken zoals putjes en barsten en moet een uitstekend vermogen voor het tegenhouden van vocht alsmede ionenverontreinigingen bezitten.
Tot nu toe zijn een fosforsilicaatglaslaag en een silicium-30 dioxyde-laag in hoofdzaak toegepast als passiveringslagen voor LSI's, enzovoort. Deze lagen bezitten echter een geringe mechanische sterkte, zodat bi; de omhulling van de halfgeleiderinrichtingen in de kunststofverpakkingen tengevolge van drukspanningen bij het harden van het hars barstjes in de lagen optreden. Het optreden van barstjes in de passiveringslaag is ongunstig, aan-35 gezien de in het hars van het verpakkingsmateriaal aanwezige ionenverontrei- 790 5 8 91 É _ 2 _ nigingen en het vocht, dat door het hars van dé verpakking is gedrongen, door de barstjes in de ketenelementen van de inrichting kunnen komen, waardoor de eigenschappen van de inrichting achteruitgaan en verbindingen door corrosie verbroken worden, hetgeen leidt tot vermindering van de betrouw-5 baarheid van de inrichting.
Ter toelichting van de stand der techniek kunnen de Japanse octrooiaanvrage No. 56973/1978, de Japanse octrooiaanvrage 21017/1969 en het artikel van P.H. Holloway en H.J. Stein: Journal of Electrochemical Society, vol. 123, No. 5 (mei 1976), blz. 723 - 728 genoemd worden.
10 De uitvinding beoogt nu de problemen van de bekende halfge- leiderinrichtingen op te heffen en een halfgeleiderinrichting met een uitstekende passiveringslaag te verschaffen.
Dit oogmerk wordt bij de halfgeleiderinrichting volgens de uitvinding bereikt, doordat deze een passiveringslaag van siliciumnitride 15 met 0,8 - 5,9 gev.% H op een halfgeleiderlichaam met tenminste één keten-sleraent daarin bevat.
De siliciumnitride-laag bezit het vermogen om zowel vocht als ionenverontreinigingen tegen te houden en bevat weinig putjes. Door een geschikte keuze van de samenstelling wordt een laag met weinig gebreken zoals 20 barstjes en met uitstekende mechanische eigenschappen verkregen.
Het siliciumnitride dat de passiveringslaag vormt, moet 0,8 - 5.9 gew.$ H (waterstof) bevatten. Wanneer het waterstofgehalte hoger is dan 5.9 gew.$, wordt op nadelige wijze H^-gas vrijgemaakt bij een temperatuurstijging tijdens een proces na de vorming van de passiveringslaag, waardoor ,25 plotseling opzwellingen en barstjes in de passiveringslaag gevormd kunnen worden. Wanneer het waterstofgehalte minder dan 0,8 gew.$ bedraagt, bezit de gevormde siliciumnitride-laag het nadeel van een hoge trekspanning in de vorm van een inwendige spanning en barst de laag bij afzetting met een dikt s van 0,3 - 0,7yöm of meer.
30 Het is gewenst, dat het siliciumnitride, dat de passiverings laag vormt, 61 - 70 gew.$ Si, 25 - 37 gev.% N, 0,8 - 5,9 gew.$ H en ten hoogste 0,6 gew.$ 0 als voornaamste bestanddelen bevat. Wanneer de gehalten van Si en N buiten de aangegeven grenzen liggen, bezit de gevormde siliciumnitride-laag de neiging tot barsten tengevolge van uitwendige spanningen en 35 is het zeer waarschijnlijk dat barsten zullen optreden tengevolge van druk- 790 5 8 91 -3 - spanningen, van een hars tijdens de verzegeling van de halfgeleiderinrichting in een kunststof verpakking. Wanneer het zuurstofgehalte meer dan 0,6 gew.$ bedraagt, bezit de gevormde siliciumnitride-laag slechtere mechanische eigenschappen en kunnen op soortgelijke wijze barsten tengevolge van uit-5 wendige spanningen optreden. Bij voorkeur bedraagt het siliciumgehalte 63 - 68,5 gew.$, in het bijzonder 64 - 67,5 gew.# en het stikstofgehalte 27 -34 gew.%, in het bijzonder 28 - 32 gew.#.
Als werkwijzen voor de vorming van de siliciumnitride-laag kan gebruik gemaakt worden van de gebruikelijke CVD-methode (chemische damp-10 afzetting) en de plasma CVD-methode (door plasma versterkte chemische damp-afzetting).'Bij de gebruikelijke CVD-methode moet het substraat echter verhit worden op 600 - 1.000°C. Dientengevolge kan deze methode in het algemeei ongeschikt geacht worden voor de vorming van de passiveringslaag, die dikwijls aangebracht wordt op een verbindende geleidende laag van aluminium.
15 De plasma CVD-methode is een geschikte werkwijze voor de vorming van de siliciumnitride-laag volgens de uitvinding. Volgens de plasma CVD-methode kan de siliciumnitride-laag zelfs bij lage températuren van het substraat van 450°C en lager gevormd worden. De afzetting van siliciumnitride met behulp van de plasma CVD-methode is algemeen bekend op het gebied van de ver-20 vaardiging van halfgeleiderinrichtingen. Zoals blijkt uit de voorafgaande beschrijving is het genoemde "siliciumnitride" geen verbinding met één enkeLe samenstelling, doch een amorf materiaal, dat in hoofdzaak bestaat uit silicium en stikstof, met samenstellingen binnen de eerdervermelde grenzen.
Voorts is de dichtheid een belangrijke eigenschap van de sili-25 ciumnitride-laag. Een gewenste dichtheid van het siliciumnitride is 2,3 - 3,05 g/cm?. Een siliciumnitride-laag met een dichtheid van meer dan 3,1 g/c:a^ is ongewenst, aangezien deze onderhevig is aan inwendige drukspanningen, waardoor scheurtjes optreden bij de afzetting van de laag. Een siliciumni-
Z
tride-laag met een kleinere dichtheid dan 2,3 g/cnr is ongewenst, aangezien 30 de mechanische eigenschappen daarvan onbevredigend zijn, waardoor tengevolgj van uitwendige spanningen scheurtjes op kunnen treden. Aangezien de mechanische eigenschappen toenemen bij toename van de dichtheid, is de grootst mogelijke dichtheid binnen het gebied beneden 3,05 g/ctt? gewenst. De dichtheid van de siliciumnitride-laag is afhankelijk van bijvoorbeeld de substraat-35 temperatuur tijdens de afzetting en neemt in hoofdzaak evenredig toe met de 790 58 91 s _ 4 _ stijging in de substraat-temperatuur. Ter verkrijging van de eerdergenoemde dichtheid moet de substraat-temperatuur op 120 - 600°C gebracht worden. Bij een substraat-temperatuur van 270°C verkrijgt men een dichtheid van 2,5 + 0,1 g/cïï?. Voorts wordt de dichtheid vergroot door afname van de druk van 5 een reactiegas en verhoging van de frequentie van de spanning bij kathode-verstuiving.
Met voordeel bedraagt de dikte van de passiveringslaag van siliciumnitride 0,7 - 2,3yam. Bij dikten buiten deze grenzen nemen de mechanische eigenschappen van de siliciumnitride-laag af, zodat de laag geneigd 10 is tot barsten tengevolge van uitwendige spanningen. Bij voorkeur bedraagt de dikte 1,0 - 2,2yim, in het bijzonder 1,2 - 2,0yim.
Het halfgeleiderlichaam in de halfgeleiderinrichting volgens de uitvinding moet tenminste één keteneleraent bevatten. Het ketenelement wordt gewoonlijk af gezet in een oppervlakte-gedeelte van een halfgeleider-15 plaatje. Het halfgeleiderlichaam zal isolerende lagen, verbindende opvulsels en een verbindende geleidende laag bevatten, die naar wens aangebracht zijn op het halfgeleiderplaatje· In het bijzonder kan als uitvoeringsvorm van de uitvinding een halfgeleiderlichaam genoemd worden, dat een op een halfgelei-' derplaatje aangebrachte siliciumdioxyde-laag met op voorafbepaalde plaatsen 20 openingen bevat, alsmede een op de siliciumdioxyde-laag aangebrachte anorga-’ nische isolerende laag van fosfosilicaatglas of siliciumnitride met opening? n op voorafbepaalde plaatsen en een verbindende geleidende laag volgens een voorafbepaald patroon, die zich uitstrekt op de anorganische isolerende laag; en in verbinding staat met voorafbepaalde gebieden in het plaatje via de 25 openingen in de anorganische isolerende laag en de openingen in de siliciumdioxyde-laag.
Een halfgeleiderinrichting, waarin op een dergelijke halfgeleiderlichaam een passiveringslaag, die op de eerderbeschreven wijze vervaai-digd is uit een siliciumnitride-laag en met openingen op voorafbepaalde plas t-30 sen is gevormd, en een metalen laag met een voorafbepaald patroon, die zich uitstrekt op de passiveringslaag en via de openingen in verbinding staat met. de verbindende geleidende laag, is aangebracht, kan genoemd worden als concreet voorbeeld van een halfgeleiderinrichting volgens de uitvinding. In dit geval kan de passiveringslaag een dubbele laag zijn, waarbij nog een hars-35 Laag aangebracht is op de siliciumnitride-laag. Dit hars kan een willekeurig 790 5 8 91 - 5 - PIQ-hars ("PIQ" is de naam, waaronder door Hitachi Kasei Kabushiki-Kaisha in Japan vervaardigd polyimide^iso-indroch^nazolinedion-hars in de handel wordt gebracht), een polyimidehars en een polyamidehars zijn. De eerdergenoemde metalen laag kan zowel als een verbindingslaag als als verbindend 5 opvulsel toegepast worden. Bij toepassing als verbindend opvulsel kan een: verbindend gedeelte boven of over het aktieve gebied van het halfgeleider-plaatje aangebracht worden, waardoor de constructies van de halfgeleider-inrichtingen zoals geïntegreerde schakelingen zeer uiteenlopend of gemakkelijk vervaardigd kunnen worden. De reden hiervoor is, dat de in de half-10 geleiderinrichting volgens de uitvinding toegepaste siliciumnitride-laag uitstekende mechanische eigenschappen bezit en geen neiging tot barsten vertoont.
In vele gevallenbestaat het halfgeleiderplaatje in hoofdzaak uit silicium. Het is gewenst, dat het fosforgehalte van het fosfosilicaat-15 glas voor de anorganische isolerende laag 3-6 mol.# bedraagt. Wanneer het fosforgehalte groter is dan 6 mol.$3, bezit de op de fosfosilicaatglaslaag aangebrachte siliciumnitride-laag de neiging om bij de hogedruk-pan-proef af te bladderen en vindt corrosie plaats in de aluminium-verbinding, zodat geen gunstig resultaat kan worden verwacht. Wanneer het fosforgehalte kleinsr 20 is dan 3 mol.# is zoals bekend de natrium-bindende werking gering.
De uitvinding zal nader toegelicht worden door de hierna volgende beschrijving van een aantal voorkeursuitvoeringsvormen aan de hand vai de bijgevoegde tekening, waarin:
Fig. 1 een doorsnede van een halfgeleiderinrichting volgens 25 een uitvoeringsvorm van de uitvinding,
Fig. 2 een grafiek van de betrekking tussen het waterstofge-halte in een siliciumnitride-laag en de inwendige spanning van de laag alsmede de scheurdichtheid na een warmtebehandeling,
Fig. 3 een grafiek van de betrekking tussen de dichtheid van 30 de gebreken in eenaliciumnitride-laag en het storingspercentage van een •halfgeleiderinrichting,
Fig. k een grafiek van een betrekking tussen de mechanische sterkte van een·siliciumnitride-laag en de dichtheid van de gebreken,
Fig. 5 een grafiek van de betrekking tussen het siliciumgehal :e 35 alsmede het stikstofgehalte in een siliciumnitride-laag en de mechanische 790.5 8 91 / . _ β_ sterkte van de laag,
Fig. 6 een grafiek van de betrekking tussen de dichtheid van een siliciumnitride-laag en de mechanische sterkte van de laag, alsmede de inwendige spanning daarvan, 5 Fig. 7 een grafiek van de betrekking tussen de dikte van een siliciumnitride-laag en de mechanische sterkte daarvan en de Fig. 8, 9 en 10 doorsneden van een halfgeleiderinrichting volgens een andere uitvoeringsvorm van de uitvinding tonen.
VOORBEELD I
10 Fig. 1 toont een doorsnede van een volgens 'deze uitvoerings vorm vervaardigde halfgeleiderinrichting, waarbij een verpakking in de tekening is weggelaten.
Men brengt een siliciumdioxydelaag 2 met een opening 8 aan op een siliciumplaatje 1, brengt een polykristallijne siliciumlaag 3 aan op 15 voorafbepaalde delen van de siliciumdioxydelaag 2 en zet een laag fosfosili · caatglas (fosforgehalte ongeveer *f,5 mol.$) k met openingen 9 af op de sill* ciumdioxyde-laag 2 en de piLykristalli jne siliciumlaag 3· Men vormt een ver-bindingslaag 5 van aluminium op de fosfosilicaatglaslaag 4, zodat deze via de openingen 9 van de fosfosilicaatglaslaag 3 en de opening 8 van de silicium-20 dioxyde-laag 2 in verbinding staat met diffusielagen 7 in het siliciumplaatje 1. Een uiteinde van de fosfosilicaatglaslaag 3 wordt in direkt kontakt gehouden met het siliciumplaatje 1. De bovengenoemde bewerkingen worden geraak· · kelijk uitgevoerd volgens bekende methoden voor de Vervaardiging van half- „ gelei derinri cht ingen.
25 Op de gehele oppervlakken van de aldus vervaardigde halfgelei·' derlichamen worden siliciumnitride-lagen 6 met verschillende waterstofgehal' :en afgezet met dikten van ongeveer 2 ^im. Een plasma-CVD-inrichting met capaci-tief gekoppelde elektroden in de vorm van schijven met een diameter van 6k cm wordt toegepast voor de vorming van de siliciumnitridelaag 6. De omstan-30 digheden tijdens de vorming van de siliciumnitride-laag zijn als volgt.
De stroomsnelheid van de reactiegassen bedraagt 2,1 cm^ per 3 3 sekonde voor SiH^, 5,0 cm per sekonde voor NH^ en 10,0 cm voor N^. De drul; van het reactiegas bedraagt 35 Pa. De toegepastehoogfrequent-spanning bezit een frequentie van 50 KHz en een vermogen van 0,Λ2 KW. De temperatuur van 35 het siliciumlichaam tijdens de afzetting van het siliciumnitride bedraagt 790 5 8 91 - 7- 270°C. De onder deze omstandigheden door plasma-CVD afgezette siliciumnitride-laag bestaat uit 67,8 geu.°A Sij 28,6 gew./é N, 3 A gew.% H en 0,23 gew.% 0.
Het waterstofgehalte wordt geregeld door de temperatuur van het lichaam, de frequentie van de hoogfrequent-spanning en de druk van het reactiegas. Dit 5 waterstofgehalte daalt bij verhoging van de temperatuur van het lichaam, verhoging van de frequentie van de spanning of verlaging van de gasdruk.
Wanneer het waterstofgehalte minder dan 0,8 gew.# bedroeg, traden reeds tijdens de vorming barsten in de siliciumnitride-laag 6 op. Wanneer de siliciumnitride-laag meer dan 5» 9 gew.$ waterstof bevatte, trade i 10 uitstulpingen en barsten in de siliciumnitride-laag op, wanneer het siliciun-lichaam in een daarop volgende bewerking werd verhit. Dientengevolge moet het waterstofgehalte van de siliciumnitride-laag tussen 0,8 en 5,9 gew·# bedragen. Wanneer het-waterstofgehalte van de siliciumnitride-laag binnen deze grenzen ligt, geeft de halfgeleiderinrichting volgens deze uitvoerings-15 vorm een buitengewoon goed resultaat en blijft zelfs na verpakking met een giethars in een stabiele toestand.
De gasatmosfeer bij de chemische dampafzetting kan naast de eerdergenoemde bestanddelen een inert gas zoals Ar en He, 0^, NOg, enzovoort bevatten.
20 In het hierna volgende, zal een methode voor de analyse van waterstof in de siliciumnitride-laag uiteengezet worden. Siliciumnitride wordt door plasma-CVD direkt afgezet op een soortgelijk siliciumplaatje als toegepast voor het eerderbeschreven halfgeleiderlichaam en de hoeveelheid H^-gas, die vrijkomt bij verhitting van het verkregen siliciumplaat je op 25 1200°C wordt gemeten met behulp van een massaspectrometer. De omstandighede: i bij de afzetting van het siliciumnitride zijn volledig hetzelfde als bij de vervaardiging van de in Fig. 1 toegelichte halfgeleiderinrichting. Methoden voor de analyse van Si, N en 0 zullen uiteengezet worden bij een nog volgende beschrijving van een uitvoeringsvorm.
30 Figuur 2 toont de betrekking tussen het waterstofgehalte in de siliciumnitride-laag en de inwendige spanning van de laag alsmede de scheurdichtheid na de verhitting. In Fig. 2 toont een kromme 11 de inwendigs spanning en een kromme 12 de scheurdichtheid.
De inwendige spanning van de laag wordt berekend uit een ver-35 andering in de straal van de kromme van een siliciumplaatje na direkte af- 790 58 91 : · - _ 8 _ zetting van siliciumnitride op het plaatje onder dezelfde omstandigheden als! eerder beschreven. De meting van de straal van de kromming wordt uitgevoerc volgens de Newton-ringmethode.
De scheurdichtheid wordt bepaald nadat het halfgeleiderlichaam 5 met het daarop afgezette siliciumnitride 30 minuten op k30°C is verhit.
Zoals blijkt uit figuur 2 bezit de siliciumnitide-laag een inwendige trekspanning, wanneer het waterstofgehalte in de afgezette sili-ciumnitride-laag minder dan 0,8 gew.$ bedraagt. In dit geval treden barsten reeds op bij afzetting van de laag in een dikte van 0,3 - 0,7yam en is het 10 moeilijk om een dikkere laag af te .zetten. Wanneer het waterstofgehalte meer dan 5»9 gew.$ bedraagt, is de na verhitting gemeten scheurdichtheid opmerkelijk groot. Dientengevolge moet vermeden worden, dat het waterstofgehalte • r in de siliciumnitride-laag minder dan 0,8 gew.^. of meer dan 5»9 gew.$ bedraagt. Aangezien dit tot nu toe niet bekend was, was het moeilijk om in grote op-15 brengst een halfgeleiderinrichting met uitstekende eigenschappen onder toepassing van een siliciumnitride-laag als passiveringslaag te vervaardigen.
Als bewerkingen onder verhoging van de temperatuur na de vorming van de siliciumnitride-laag worden ontlaten (gedurende ongeveer 30 minuten bij kOO - 450°C) en omhullen met kunststof bij 350 - ^90°C uitgevoerd.
20 VOORBEELD II
Op soortgelijke wijze als in Voorbeeld I zet men een siliciumnitride-laag als passiveringslaag af op het gehele oppervlak van een halfgeleiderlichaam met een siliciumdioxyde-laag, een polykristalli jne silicium · laag, een fosfosilicaatglaslaag en een verbindingslaag van aluminium. De 25 dikte van de siliciumnitride-laag bedraagt 2yim, het waterstofgehalte ongeveer 1,8 gev.% en het zuurstofgehalte 0,23 - 0,35 gew.$. Voorts laat men in dit voorbeeld het siliciumgehalte en het stikstofgehalte van de af te zetten siliciumnitride-laag variëren. Het siliciumgehalte en het stikstofgehalte kunnen geregeld worden door verandering van de verhouding tussen de hoeveel' 30 heid SiH^ en de hoeveelheid NH^ van het bij de plasma-chemische dampafzetting toegepaste reactiegas. Door relatieve verhoging van de hoeveelheid NH_ word; 3 het stikstofgehalte in de siliciumnitridelaag verhoogd.
Het met de siliciumnitridelaag als passiveringslaag gevormde halfgeleiderlichaam wordt door gieten met een epoxyhars omhuld. De maximale 35 verhittingstemperatuur tijdens het omhullen bedraagt ongeveer ^00°C.
790 5 8 91 - 9 -
Wanneer het siliciumgehalte in de siliciumnitride-laag 6t -70 gew.$ en het stikstofgehalte 25 - 37 gew.$ bedroeg, werden gunstige resultaten verkregen zonder optreden van barsten tengevolge van het inkapselen. Zelfs na aanleggen van een voorspanning van 20 Volt * gedurende 1000 uren in 5 een atmosfeer met een temperatuur van 85°C en een vochtigheidsgraad van 852 bedroeg het storingspercentage nog geen 0,1$.
Wanneer het siliciumgehalte en het stikstofgehalte echter buiten de genoemde grenzen lagen, bezat de halfgeleiderinrichting na de omhulling met kunststof een geringe betrouwbaarheid. Bij aanleggen van een 10 voorspanning van 20 Volt gedurende 1000 uren in een atmosfeer met een temperatuur van 85°C en een vochtigheidsgraad van 85$ bedroeg het storingspercentage meer dan 0,1$. Een grote betrouwbaarheid zoals die van met keramisch materiaal omhulde inrichtingen is een vereiste voor geïntegreerde schakelingen voor computers en elektronische onderdelen van auto's en het storingspercen-15 tage moet ten hoogste 0,1$ bedragen. Het is derhalve gewenst, dat het siliciumgehalte en het stikstofgehalte in de siliciumnitride-laag binnen de bovengenoemde grenzen liggen. Het storingspercentage van 0,1$ in dat geval komt overeen met een dichtheid van ongeveer 1 defekt per plaatje in de siliciumnitride-laag na de kunststof-omhulling. De afmetingen van een plaatje 20 bedragen 6,1 mm x 6,2 mm.
Figuur 3 toont een grafiek van de betrekking tussen het aantaL defekten van de passiveringslaag per plaatje na de kunststofomhulling en het storingspercentage na de proef. Zoals blijkt uit figuur 3 moet ter verkrijging van een storingspercentage van ten hoogste 0,1$ de dichtheid van de defekte:i 25 van de siliciumnitride-laag na de kunststofomhulling ten hoogste één defekt per plaat je bedragen. De mechanische sterkte van de op het halfgeleiderlicb iam af te zetten siliciumnitride-laag moet derhalve groot zijn om bestand te zijn tegen de drukspanning van het hars na de kunststofomhulling zodat slee] lts ten hoogste 1 barst per plaatje optreedt.
30 Men heeft gevonden, dat als maatstaf voor de mechanische sterkte van de siliciumnitride-laag met voordeel een waarde Hd toegepast kan worden die het produkt is van de deformatie-energie, die nodig is om de laag te breken, en de dikte van de laag t. De "deformatie-energie die nodig is voor het breken van de laag" is het produkt van de "breukspanning" en de "rek 35 bij breuk". Aangezien het echter moeilijk is om de breukspanning van een 790 58 91 - . — 10- dunne laag direkt te meten, wordt in plaats daarvan de hardheid als waarde toegepast.
Voor de bepaling van de hardheid van de siliciumnitride-laag wordt de hardheid Hv van de direkt door plasma-CVD op een siliciumplaat je 5 afgezette siliciumnitride-laag gemeten met behulp van een Vickers hardheid meter. Voor de bepaling van de breukspanning van de siliciumnitride-laag wordt een direkt door plasma-CVD op een aluminiumplaat afgezette siliciumnitride-laag met een dikte van 0,5 mm gerekt met behulp van een Tensilon rek-proefapparaat tot een barst in de siliciumnitride-laag optreedt -en wore t 10 de voor het veroorzaken van de barst in de laag noodzakelijke verlenging bepaald. De rek bij breuk £.g wordt aangegeven door £g · AL is de vei-. lenging, waarbij de breuk optreedt en L de lengte van het gerekte monster.
In beide gevallen van de bepaling van de hardheid en de rek bij breuk zijn de omstandigheden voor het afzetten van het siliciumnitride hetzelfde als 15 bij de vervaardiging van de halfgeleiderinrichting volgens de onderhavige uitvoeringsvorm.
De sterkte üd van de siliciumnitride-laag wordt aangegeven door Ud = Hv x hg x t. Figuur 4 toont een grafiek van de betrekking tussen het aantal defekten van de passiveringslaag per plaatje na de kunststofom- 20 hulling en de waarde ïïd of Hv x£« x t„ In deze betrekking wordt Hv uitge- drukt in Kg/mm , is-geli jk aan dL/L, dat wil zeggen dimensieloos, wordt a _£ t uitgedrukt in yim en ïïd in kg.mm yam van het materiaal*» Zoals eerder opgemerkt moet het aantal gebreken van de siliciumnitridelaag na de kunststof -omhulling ten hoogste 1 defekt per plaatje bedragen. Zoals blijkt uit figuu* 25 4 moet derhalve Hv x ^ x t groter zijn dan ongeveer 30 kg.mm yam. De af meting van het plaatje in figuur 3 en 4 bedraagt 6,1 mm x 6,2 mm.
Figuur 5 toont de betrekking tussen het siliciumgehalte en het stikstofgehalte in de door plasma-CVD gevormde siliciumnitride-laag en de waarde van Hv x x t. Zoals blijkt uit figuur 5 moeten het silicium-30 gehalte en het stikstofgehalte in de siliciumnitride-laag respektievelijk. tussen 61 en 70 gev.% en tussen 25 en 37 gew.$ liggen om een waarde van
Hv x x t, hetgeen de maatstaf van de mechanische sterkte van de silicium·· ° -2 nitridelaag is, van meer dan 30 kg.mm yam te verkrijgen. Zoals blijkt uit de voorafgaande beschrijving moeten derhalve het siliciumgehalte en het stik-35 stofgehalte in het als passiveringslaag dienènde siliciumnitricte respektieve- 790 5 8 91 _ 11 _ ' .
lijk 61 - 70 gew.$ en. 25 - 37 gew.% bedragen om een halfgeleiderinrichting met een kunststofomhulling te verkrijgen, die een even grote betrouwbaarheid bezit als een met keramisch materiaal omhulde inrichting. Dit komt goed overeen met een resultaat, dat verkregen werd bij een betrouwbaarheidsproef 5 met het halfgeleiderlichaam volgens de onderhavige uitvoeringsvorm. Uit figuur 5 blijkt dat het siliciumgehalte en het stikstofgehalte bij voorkeur respektievelijk 63 - 68,5 gew.# en 27 - 3^ gew.$ en in het bijzonder 6h - 67,5 gew.# en 28 - 32 gev.% bedragen.
Voor de analyses van silicium en stikstof in de siliciumnitri 3e-10 laag werd gebruik gemaakt van ESCA, hetgeen een methode is, waarbij een monster wordt bestraald met monochromatische zachte röntgenstralen en elemeiten worden geanalyseerd door analyse van de energie van vrijgemaakte foto-elek-tronen. Deze methode is algemeen bekend op het gebied van analytische wetenschap. De noodzakelijke konstanten werden bepaald door toepassing van stoe-15 chiometrisch Si^N^ als vergelijkingsmonster.
Voor de analyse van zuurstof wordt de siliciumnitride-laag direkt op een siliciumplaatje afgezet door middel van plasma-CVD onder dezelfde omstandigheden als bij de vervaardiging van de andere monsters. Vervolgens wordt de bekende aktiverings-analyse toegepast, waarbij de silicium-20 nitridelaag bestraald wordt met He^ (door middel van een cyclotron versneld tot ongeveer 32,5 MeV) om zuurstof in de laag om te zetten in F , en de
iS lS
hoeveelheid, waarin F omgezet is in 0 wordt gemeten.
De analyse van waterstof wordt op de in Voorbeeld I beschreven wijze uitgevoerd.
25 VOOBBEELD III
Op dezelfde wijze als in voorbeeld II wordt een siliciumnitrii te-laag als passiveringslaag afgezet op het gehele oppervlak van het halfgelei·· derlichaam. Vervolgens omhult men het verkregen halfgeleiderlichaam met een epoxyhars en legt hierop een voorspanning van 20 Volt aan in een atmosfeer 30 met een temperatuur van 85°C en een vochtigheidsgraad van 85$ gedurende 1000 uren. Men regelt het waterstofgehalte in de siliciumnitridelaag op ongeveer 1,8 gew.$, het siliciumgehalte op ongeveer 65 gew.%, het stikstofgehal· :e op ongeveer 33 gew.^ en laat het zuurstofgehalte variëren in een gebied van ten hoogste 0,9 gew.$. Het zuurstofgehalte kan geregeld worden met behulp 35 van de temperatuur van het halfgeleiderlichaam, waarop de laag wordt afgeze-; 790 5 8 91 _ 12 _ en neemt af bij stijging van de temperatuur van het lichaam.
Wanneer het zuurstofgehalte in de siliciumnitride-laag niet meer dan 0,6 gew.$ bedroeg, was het storingspercentage na de proef ten hoogste 0,1$ en werd het goede resultaat verkregen. Wanneer het zuurstofgehalte 5 daarentegen meer dan 0,6 gew.$ bedroeg, was het storingspercentage groter dan 0,1$ en werden ongewenste resultaten verkregen.
De reden hiervoor is, dat bij verhoging van het zuurstofgehalte de hardheid Hv van de siliciumnitride-laag afneemt, zodat de waarde van Hv x&g x t , die een maatstaf voor de sterkte van de laag is, afneemt. De 10 voor de analyse van de samenstelling toegepaste methoden zijn hetzelfde als beschreven in Voorbeelden I en II.
VOORBEELD IV
Op dezelfde wijze als in Voorbeeld II zet men een siliciumnitride-laag als passiveringslaag af op het gehele oppervlak van een half-15 geleiderlichaam. Vervolgens omhult men het verkregen halfgeleiderlichaam me: een epoxyhars en legt een voorspanning van 20 Volt hierop aan in een atmosfeer met een temperatuur van 85°0 en een vochtigheidsgraad van 85$ gedurend * 1000 uren. Vervolgens bepaalt men het storingspercentage. De samenstelling van dê siliciumnitride-laag bestaat uit 66 - 68 gew.$ Si, 3.I - 33 gew.$ N, ; 20 en ongeveer 1,8 gew.$ H. De dikte van de laag bedraagt ongeveer 2 ^im. In dit voorbeeld laat men de dichtheid van de laag variëren door verandering van de temperatuur van het lichaam tijdens de afzetting van de silicium-' nitride-laag, enzovoort.
Wanneer de dichtheid van de siliciumnitride-laag 2,3 - 3,05 25 g/cm^ bedroeg, was het storingspercentage niet groter dan 0,1$. Wanneer de dichtheid daarentegen minder dan 2,3 g/cnr'* bedroeg, steeg het op de proef gebaseerde storingspercentage boven 0,1$. Wanneer de dichtheid meer dan ongeveer 3,1 g/cm^ bedroeg, traden reeds tijdens afzetting van de laag barsten op, zodat dergelijke grote dichtheden vermeden moeten worden* De geschikte 30 dichtheid van de siliciumnitride-laag bedraagt derhalve 2,3 - 3,05 g/cm?.
Figuur 6 toont een grafiek van de betrekking tussen de dichtheid van de siliciumnitride-laag en de inwendige spanning alsmede Hv x^g x t. Een rechte lijn 21 geeft de waarde van Hv x έ-g x t en een kromme 22 de inwendige spanning.
35 De dichtheid van de laag wordt berekend uit het gewicht van d* 790 5 8 91 _13 _ laag, verkregen door bepaling, van de gewichtsverandering voor het na de vorming van de laag en het volume van de laag, berekend uit de dikte van de laag en het oppervlak van het af2ettingsplaatje. De methoden voor de analyse van de samenstelling, de bepaling van ïïv x x t .en de bepaling van de in-5 wendige spanning zijn hetzelfde als in de voorafgaande voorbeelden.
Zoals blijkt uit figuur 6 bedraagt de waarde van Ht x ^ x t, die een maatstaf is voor de sterkte van de laag, bij een dichtheid van *5 —2 minder dan 2,3 g/car minder dan ongeveer 30 kg.mm ,jm en is de sterkte van de laag onvoldoende. Wanneer de dichtheid groter is dan ongeveer 3,1 g/crn^ 10 verkrijgt de siliciumnitride-laag een inwendige trekspanning en is het aantal optredende barsten groot, zodat dergelijke waarden van de dichtheid vermeden moeten worden. Dit komt goed overeen met de proefresultaten. Aangeziei ïïv xE-r, x t recht evenredig toeneemt met de toename van de dichtheid is een ö 3 zo groot mogelijke dichtheid beneden 3»05 g/cnr gewenst.
15 De dichtheid van de door plasma-CVD afgezette siliciumnitride- laag varieert afhankelijk van de temperatuur van het lichaam tijdens de afzetting, de frequentie van de hoogfrequentspanning en de druk van het reactLe-gas. De dichtheid neemt toe bij stijging van de temperatuur van het lichaam of van de frequentie van de spanning of bij afname van de druk van het reac-20 tiegas. Gewoonlijk zijn geschikte temperaturen van het lichaam ter verkrijging van dichtheden van 2,3 - 3,05 g/cm^ 120 - 600°C.
VOORBEELD V
Op dezelfde wijze als in Voorbeeld II wordt een siliciumnitrile-laag als passiveringslaag afgezet op het gehele oppervlak van het halfgelei-25 derlichaam. Vervolgens omhult men het verkregen halfgeleiderlichaam met een epoxyhars en legt hierop gedurende 1000 uren een voorspanning van 20 Volt in een atmosfeer met een temperatuur van 85°0 en een vochtigheidsgraad van 83$ aan. Daarna onderzoekt men het storingspercentage. De samenstelling van de siliciumnitride-laag bestaat uit 67 gew.$ Si, 31 gew.% N, 1,8 gew.$ ïï en 30 0,2 gew.# 0 en de dichtheid bedraagt 2,88 g/cm^. In dit voorbeeld laat men de dikte van de siliciumnitride-laag variëren van 0,3 - 2,5pxa en bestudeer: de invloed van de dikte van de laag.
Wanneer de dikte van de siliciumnitride-laag 0,7 - 2,3 bedroeg, werd bij de proef een storingspercentage van ten hoogste 0,1^ gevond ïn. 35 Wanneer de dikte echter kleiner dan 0,7y*m of groter dan 2,3 ^im bedroeg, 790 5 8 91 14 __ steeg het storingspercentage boven 0,1#. Geschikte dikten van de silicium-nitridelaag zijn derhalve 0,7 - 2,3yun.
Figuur 7 toont een grafiek van de betrekking tussen de dikte van de siliciumnitride-laag en de grootheid Hv x ; ^ x t. In figuur 7 komt 5 een kromme 31 overeen met het geval, waarin de samenstelling bestaat uit 67 gew.# Si, 31 gew.# N, 1,8 gew.# H en 0,2 gew.# 0 en de dichtheid gelijk is aan 2,9 g/cm^,.komt een kromme 32 overeen met het geval, waarin de samenstelling bestaat uit 67 gew·# Si, 31 gew.# N, 1,7 gew·# H en 0,3 gew·# 0 en de dichtheid gelijk is aan 2,7 g/cm^, komt een kromme 33 Qvèreen met het ge-10 val, waarin de samenstelling bestaat uit 68 gew.# Si, 29 gew.# N, 1,8 gewS
H en 0,2 gew.# 0 en de dichtheid gelijk is aan 2,7 g/cm^ en komt een kromme 34 overeen met het geval, waarin de samenstelling bestaat uit 69 gew·# Si, 28 gew.# N, 1,8 gew.# H en 0,2 gew.# 0 en de dichtheid gelijk is aan 2,6 g/cm^. In het geval van kromme 31, waarin de grootheid Hv x t betrekke -15 lijk groot is, wordt bij een laag met een dikte van 0,7yim - 2,3yim de grootheid Hv x f g x t 30 kg.mm-^yim of meer. Wanneer de dikte van de laag buiten deze grenzen ligt, bereikt de grootheid Hv x C τ> x t niet een waarde van 30 -2 ΰ kg.mm yum en kan geen bevredigende sterkte verwacht worden. Dit komt goed overeen met de proefresultaten. De methode voor de bepaling van Hv x x t 20 is dezelfde als in Voorbeeld II.
Uit figuur 7 blijkt, dat dikten van de siliciumnitride-laag met betere sterkten 1,0yam - 2,2yam bedragen en dat bij dikten Van 1,2yam -2,0yam de beste resultaten wórden verkregen.
VOORBEELD VI
25 Men vervaardigt een halfgeleiderinrichting met de in figuur 8 weergegeven doorsnede op dezelfde wijze als in Voorbeeld I. De halfgeleider* inrichting omvat een siliciumplaatje 41, een siliciumdioxyde-laag 42, een fosfosilicaatglaslaag 43, en verbindingslaag van aluminium 44 en een silici im-nitride-laag 45. Een in het siliciumplaatje aangebracht diffusiegebied is 30 uit de tekening weggelaten.
De fosfosilicaatglaslaag 43 is door chemische dampafzetting . aangebracht met een dikte van ongeveer 0,7 yim. Men laat de fosforconcentrat .e in de fosfosilicaatglaslaag 43 variëren van 1 tot 12 mol.#.
Dergelijke halfgeleiderinrichtingen werden onderworpen aan 35 proeven in een hogedruk pan (proeven in waterdamp bij 120°C onder 2 atmosfeer) 790 5 8 91 ί _15 _ gedurende 100 uren. De aldus verkregen resultaten zijn vermeld in Tabel A. Wanneer de fosforconcentratie in de fosfosilicaatglaslaag 43 8,0 mol.# of meer bedraagt, bladdert de siliciumnitride-laag 45 op de fosfosilicaatglaslaag 43 af. Wanneer de fosforconcentratie daarentegen 6 mol.# of minder be-5 draagt, vindt geen afbladderen van de siliciumnitride-laag plaats.
_TABEL A__
Fosforconcentratie in fosfosilicaat- Aan- of afwezigheid van afbladdering glaslaag (mol.#) van de siliciumnitride-laag na 100 uren 10 1,0 __ Zonder^afbladdering 3.0 _________ _ __ Zonder afbladdering__________ 4,5 Zonder afbladdering__________ 6.0 _______________________________ ___8,0_______________________Met_afbladder±iig_______________ 15 10,3 _ __ Met ^££l^££®£i2g_______________ 12,0 Met afbladdering
Soortgelijke resultaten werden eveneens verkregen, wanneer het door behandeling met POCl^-gas, enzovoort, in fosfosilicaatglas omgezette oppervlak van het siliciumdioxyde 42 toegepast werd als fosfosilicaatglaslaag 20 zonder gebruik te maken van chemische dampafzetting.
VOORBEELD VII:Figuur 9 toont een doorsnede van een volgens dit voorbeeld vervaardigde halfgeleiderinrichting, waarbij een omhulling en diffusiegebieden in een siliciumplaatje niet zijn weergegeven.
Een siliciumdioxydelaag 52 met een open gedeelte wordt afgezet 25 op het siliciumplaatje 51, een polykristallijne siliciumlaag 53 wordt op voorafbepaalde gedeelten van de siliciumdioxydelaag 52 aangebracht en een fosfosilicaatglaslaag (fosforgehalte ongeveer 4,5 mol.#) 54 met openingen wordt ifgezet op de siliciumdioxydelaag 52 en de polykristallijne siliciumlaag 53· ien vormt een verbindingslaag 55 van aluminium (dat één of ander legerings-30 slement kan bevatten) volgens een voorafbepaald patroon, zodat deze zich uit-3trekt op de fosfosilicaatglaslaag 5^ en via de openingen in de fosfosilicaat-jlaslaag 54 en de siliciumdioxydelaag 52 in verbinding staat met diffusie-jebieden in het siliciumplaatje 51* Uiteinden van de fosfosilicaatglaslaag >4 staan in direkt kontakt met het siliciumplaatje 51· 35 Op het gehele oppervlak van een aldus verkregen halfgeleider- 790 58 91 : ;· ..... _16 _ lichaam zet men een siliciumnitride-laag 56 met een dikte van ongeveer 1,8 jm door plasma-CVD onder dezelfde omstandigheden als in Voorbeeld I af. Voorts voorziet men de siliciumnitride-laag 56 volgens de bekende plasma-etsmethoie van openingen 59. Vervolgens zet men een Ni-Cr legeringslaag 57 met een 5 vooraf bepaald patroon af en brengt hierop een als tweede geleidende laag dienst doende laag 58 van goud aan. De Ni-Cr legeringslaag 57 en de Au-laag 58 kunnen vervangen worden door een laag van aluminium of een aluminium-legering als de tweede geleidende laag.
De tweede geleidende laag kan tevens aangebracht worden boven 10 een aktief gebied van een geïntegreerde schakeling of dergelijke als verbindende opvulling. Dit is mogelijk, aangezien de in de halfgeleiderinrich·· ting volgens de uitvinding toegepaste siliciumnitride-laag uitstekend bestand is tegen scheuren, zelfs in het geval van een verbindingsspanning, en het mogelijk maakt om verschillende constructies toe te passen.
15 De fosfosilicaatglaslaag 5^ kan vervangen worden door een siliciumnitride-laag. De siliciumnitride-laag 58 kan aangebracht worden op een siliciumdioxydelaag of een fosfosilicaatglaslaag met een dikte van 0,1 - 0,5^im en de uitstekende eigenschappen van de siliciumnitride-laag gaan hierbij niet verloren. Zoals bekend, kan de Ni-Cr legeringslaag 57 bestaan 20 uit een dubbele laag van een Ni-Cr legeringslaag en een Pd-laag, een dubbele laag van een Ti-laag en een W-laag of een dubbele laag van een Ti-laag èn een Pd-laag. Bij toepassing van Au voor de tweede geleidende laag, zoals in het onderhavige voorbeeld, wordt een uitstekende verbinding verkregen bij de bevestiging van Au-spijkerkoppen door thermocompressie of de bevestiging 25 van stroken. Dientengevolge kunnen de voor het tot stand brengen van de verbinding toegepaste kracht en temperatuur gering zijn en kan de daarvoor benodigde tijd kort zijn. Bovendien is de corrosiebestendigheid uitstekend, kan de strookdichtheid verhoogd worden en is de betrouwbaarheid groot* De Au-laag 58 kan tevens toegepast worden voor een verbindingslaag. Bij toe-30 passing van een ander metaal dan goud, bijvoorbeeld aluminium, voor de twee ie geleidende laag^is de Ni-Cr legeringslaag 57 niet nodig.
Zoals eerder opgemerkt bezit de siliciumnitride-laag 58 een goede mechanische sterkte en vertoont geen neiging tot scheuren tengevolge van schokken tijdens het aanbrengen van de bedrading. Zelfs wanneer de half -35 geleiderinrichting met de siliciumnitride-laag omhuld wordt met kunststof, 790 5 8 91 i - 17- treden geen scheuren ορ·
De in dit voorbeeld beschreven halfgeleiderinrichting kan too-gepast worden voor een MOS of bipolaire geïntegreerde schakeling (in het geval van een bipolaire geïntegreerde schakeling wórdt de polykrisfellijne 5 siliciumlaag 53 niet gevormd en wordt de fosfosilicaatglaslaag 3b soms vervangen door de aan een behandeling met fosfor onderworpen siliciumdioxyde-laag 52).
VOORBEELD VIII
figuur 10 toont een doorsnede van een in dit voorbeeld ver-10 vaardigde halfgeleiderinrichting, waarbij een omhulling en diffusiegebieder. in een siliciumplaatje niet zijn weergegeven. Bij deze halfgeleiderinrichting wordt een polyimide-harslaag 67 toegevoegd aan de in figuur 9 weergegeven halfgeleiderinrichting van Voorbeeld VII. De polyimide-harslaag 67 ligt op een siliciumnitride-laag 66 en kan vervangen worden door een polyamide-hars-15 laag of een PIQ-harslaag (PIQ is een door Hitachi Kasei Kabushiki-Kaisha ir Japan in de handel gebracht hars). Het PIQ-hars is een thermohardend poly-imide-iso-indrochinazolinedionhars.
De in figuur 10 weergegeven halfgeleiderinrichting omvat een siliciumplaatje 61, een siliciumdioxydelaag 62, een polykristellijne siliciun-20 laag 63, een fosfosilicaatglaslaag 6b met een fosforgehalte van ongeveer b,5 mol.#, een aluminiumverbindingslaag 65, een siliciumnitride-laag 66, een polyimidelaag 67, een Ni-Cr legeringslaag 68 en een Au-laag 69.
Bij de in dit voorbeeld beschreven halfgeleiderinrichting wadt gebruik gemaakt van een dubbele laag, bestaande uit de siliciumnitride-laag 25 66 met een uitstekende mechanische sterkte en verminderde neiging tot scheuren en de harslaag 67 met een grote mechanische bewerkbaarheid. Aldus kan een schok gemakkelijker opgevangen worden bij het aanbrengen van een bedrading op de tweede geleidende laag (in dit voorbeeld de Au-laag 69), die de verbindende opvulling vormt. Hierdoor kan de verbindende opvulling op een sta-30 bielere wijze dan in Voorbeeld” VU aangebracht worden boven het aktieve gebied van een IC-plaatje.
Voor de tweede verbindingslaag kan gebruik gemaakt worden van een laag aluminium of een aluminiumlegering in plaats van de Au-laag 69. In dat geval is de Ni-Cr legeringslaag 68 niet nodig. De onder de Au-laag 69 35 liggende Ni-Cr legeringslaag kan tevens bestaan uit de in Voorbeeld VII
790 58 91 _18 _ 5.
beschreven dubbele laag.
Vanzelfsprekend zijn binnen het kader der uitvinding vele wijzigingen en veranderingen mogelijk.
790 5 8 91
Claims (9)
- 2. Halfgeleiderinrichting volgens conclusie 1, m e t het kenmerk, dat het siliciumnitride als voornaamste bestanddelen 61 - 7C gew. /6 Si, 25 - 37 gev.% N, 0,8 - 5»9 gew.^ H en ten hoogste 0,6 gew.% Q bei at.
- 3. Halfgeleiderinrichting volgens conclusie 2, m e t het kenmerk, dat het siliciumnitride een dichtheid van 2,5 - 3,05 g/cnP bezit. k. Halfgeleiderinrichting volgens conclusie 2, m e t het kenmerk, dat de passiveringslaag een dikte van 0,7 - 2,3bezit. 15 5- Halfgeleiderinrichting volgens conclusie 2, m e t het kenmerk, dat het halfgeleiderlichaam een siliciumdioxydelaag, die aan-gebracht is op een halfgeleiderplaat j e en een opening op een voorafbepaalde plaats bezit, een anorganische isolerende laag van fosfosilicaatglas of siliciumnitride, die aangebracht is op de siliciumdioxydelaag en voorzien is 20 van openingen op vooraf bepaalde plaatsen, en een verbindende geleidende laag met een vooraf bepaald patroon bevat, die zich uitstrekt op de anorganische isolerende laag en via de openingen in de anorganische isolerende laag en de opening in de siliciumdioxydelaag in kontakt staat met vooraf bepaalde gebieden in het plaatje.
- 6. Halfgeleiderinrichting volgens conclusie 5i met het kenmerk, dat het halfgeleiderlichaam een polykristallijne siliciumlaa» bevat, die de anorganische isolerende laag op een gedeelte van de siliciumdioxydelaag bedekt.
- 7. Halfgeleiderinrichting volgens conclusie 5i ® e t het 30 kenmerk, dat de passiveringslaag voorzien is van een metalen laag met vooraf bepaald patroon, die zich uitstrekt op de passiveringslaag en via ee:i opening op een vooraf bepaalde plaats van de passiveringslaag in kontakt staat met de verbindende geleidende laag.
- 8. Halfgeleiderinrichting volgens conclusie 5» m e t het 35 kenmerk, dat de passiveringslaag aan het oppervlak voorzien is van eei 7905891 . ' ' . ^ 20 _ laag van een hars, gekozen uit de groep van een PIQ-hars, een polyimideharg en een polyamidehars o
- 9. Halfgeleiderinrichting volgens conclusie 8, m e t het kenmerk, dat de harslaag voorzien is van een metalen laag met een vocr- 5 af bepaald patroon, die zich uitstrekt op de harslaag en via een opening op een vooraf bepaalde plaats van de passiveringslaag met inbegrip van de harslaag in kontakt staat met de verbindende geleidende laag.
- 10. Halfgeleiderinrichting volgens conclusie 7 of 9, m e t het kenmerk, dat de metalen laag zich uitstrekt boven een aktief gebied 10 van het halfgeleiderplaatje en toegepast wordt als verbindende opvulling.
- 11. Halfgeleiderinrichting volgens eenof meer der conclusies 5 -10, met het kenmerk, dat de anorganische isolerende laag vervaardigd is van fosfosilicaatglas.
- 12. Halfgeleiderinrichting volgens conclusie 11, met het 15 kenmerk, dat het fosfoHsilicaatglas 3 - 6 mol.$ fosfor bevat. 790 5 8 91
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9263378 | 1978-07-31 | ||
JP9263378A JPS5519850A (en) | 1978-07-31 | 1978-07-31 | Semiconductor |
Publications (1)
Publication Number | Publication Date |
---|---|
NL7905891A true NL7905891A (nl) | 1980-02-04 |
Family
ID=14059838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL7905891A NL7905891A (nl) | 1978-07-31 | 1979-07-31 | Halfgeleiderinrichting. |
Country Status (7)
Country | Link |
---|---|
US (1) | US4365264A (nl) |
JP (1) | JPS5519850A (nl) |
CA (1) | CA1135874A (nl) |
DE (1) | DE2931032A1 (nl) |
FR (1) | FR2432766B1 (nl) |
GB (1) | GB2027273B (nl) |
NL (1) | NL7905891A (nl) |
Families Citing this family (58)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56150830A (en) * | 1980-04-25 | 1981-11-21 | Hitachi Ltd | Semiconductor device |
JPS56157037A (en) * | 1980-05-08 | 1981-12-04 | Toshiba Corp | Semiconductor device |
JPS5745259A (en) * | 1980-09-01 | 1982-03-15 | Hitachi Ltd | Resin sealing type semiconductor device |
US5229642A (en) * | 1980-09-01 | 1993-07-20 | Hitachi, Ltd. | Resin molded type semiconductor device having a conductor film |
US5552639A (en) * | 1980-09-01 | 1996-09-03 | Hitachi, Ltd. | Resin molded type semiconductor device having a conductor film |
US5371411A (en) * | 1980-09-01 | 1994-12-06 | Hitachi, Ltd. | Resin molded type semiconductor device having a conductor film |
JPS5762535A (en) * | 1980-10-01 | 1982-04-15 | Hitachi Ltd | Semiconductor device |
JPS57113235A (en) * | 1980-12-29 | 1982-07-14 | Nec Corp | Semiconductor device |
JPS57128036A (en) * | 1981-01-30 | 1982-08-09 | Fujitsu Ltd | Manufacture of semiconductor device |
US4490737A (en) * | 1981-03-16 | 1984-12-25 | Fairchild Camera & Instrument Corp. | Smooth glass insulating film over interconnects on an integrated circuit |
JPS5816548A (ja) * | 1981-07-22 | 1983-01-31 | Toshiba Corp | 半導体装置の製造方法 |
DE3146981A1 (de) * | 1981-11-26 | 1983-06-01 | Siemens AG, 1000 Berlin und 8000 München | Fototransistor in mos-duennschichttechnik, verfahren zu seiner herstellung und verfahren zu seinem betrieb. |
JPS58122738A (ja) * | 1982-01-14 | 1983-07-21 | Toshiba Corp | 半導体装置 |
US4985373A (en) * | 1982-04-23 | 1991-01-15 | At&T Bell Laboratories | Multiple insulating layer for two-level interconnected metallization in semiconductor integrated circuit structures |
JPS5994830A (ja) * | 1982-11-24 | 1984-05-31 | Fuji Electric Corp Res & Dev Ltd | 半導体素子の表面保護膜形成方法 |
JPS59119733A (ja) * | 1982-12-24 | 1984-07-11 | Toshiba Corp | 半導体装置 |
JPS601846A (ja) * | 1983-06-18 | 1985-01-08 | Toshiba Corp | 多層配線構造の半導体装置とその製造方法 |
US4571093A (en) * | 1983-11-04 | 1986-02-18 | Burroughs Corporation | Method of testing plastic-packaged semiconductor devices |
US5172203A (en) * | 1983-12-23 | 1992-12-15 | Sony Corporation | Semiconductor device with polycrystalline silicon active region and method of fabrication thereof |
US5162892A (en) * | 1983-12-24 | 1992-11-10 | Sony Corporation | Semiconductor device with polycrystalline silicon active region and hydrogenated passivation layer |
WO1985004519A1 (en) * | 1984-03-22 | 1985-10-10 | Mostek Corporation | Nitride bonding layer |
JPS61113272A (ja) * | 1984-11-08 | 1986-05-31 | Mitsubishi Electric Corp | 紫外線消去型半導体記憶装置 |
US4612805A (en) * | 1984-12-24 | 1986-09-23 | International Business Machines Corporation | Adhesion characterization test site |
US5528058A (en) * | 1986-03-21 | 1996-06-18 | Advanced Power Technology, Inc. | IGBT device with platinum lifetime control and reduced gaw |
US4764800A (en) * | 1986-05-07 | 1988-08-16 | Advanced Micro Devices, Inc. | Seal structure for an integrated circuit |
JPH0752772B2 (ja) * | 1986-11-22 | 1995-06-05 | ヤマハ株式会社 | 半導体装置の製法 |
EP0281140B1 (en) * | 1987-03-04 | 1993-05-12 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the same |
JPS6412577A (en) * | 1987-07-06 | 1989-01-17 | Canon Kk | Thin film transistor |
JPH084109B2 (ja) * | 1987-08-18 | 1996-01-17 | 富士通株式会社 | 半導体装置およびその製造方法 |
US5065222A (en) * | 1987-11-11 | 1991-11-12 | Seiko Instruments Inc. | Semiconductor device having two-layered passivation film |
US5107323A (en) * | 1988-12-22 | 1992-04-21 | At&T Bell Laboratories | Protective layer for high voltage devices |
US5605863A (en) * | 1990-08-31 | 1997-02-25 | Texas Instruments Incorporated | Device packaging using heat spreaders and assisted deposition of wire bonds |
TW214599B (nl) * | 1990-10-15 | 1993-10-11 | Seiko Epson Corp | |
JP2752582B2 (ja) * | 1994-05-20 | 1998-05-18 | 株式会社フロンテック | 電子素子及びその製造方法 |
US6870272B2 (en) * | 1994-09-20 | 2005-03-22 | Tessera, Inc. | Methods of making microelectronic assemblies including compliant interfaces |
US5971253A (en) * | 1995-07-31 | 1999-10-26 | Tessera, Inc. | Microelectronic component mounting with deformable shell terminals |
US6211572B1 (en) | 1995-10-31 | 2001-04-03 | Tessera, Inc. | Semiconductor chip package with fan-in leads |
US6284563B1 (en) * | 1995-10-31 | 2001-09-04 | Tessera, Inc. | Method of making compliant microelectronic assemblies |
US6294799B1 (en) * | 1995-11-27 | 2001-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
US5940732A (en) | 1995-11-27 | 1999-08-17 | Semiconductor Energy Laboratory Co., | Method of fabricating semiconductor device |
KR100271222B1 (ko) * | 1995-12-14 | 2000-12-01 | 오카베 히로무 | 반도체 소자 및 그 제조 방법 |
JPH1070123A (ja) * | 1996-06-17 | 1998-03-10 | Siemens Ag | 表面状態の不動態化を容易にする層を有する装置構造 |
US6635514B1 (en) | 1996-12-12 | 2003-10-21 | Tessera, Inc. | Compliant package with conductive elastomeric posts |
US6284986B1 (en) * | 1999-03-15 | 2001-09-04 | Seh America, Inc. | Method of determining the thickness of a layer on a silicon substrate |
JP2003502866A (ja) * | 1999-06-17 | 2003-01-21 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法 |
DE10016132A1 (de) * | 2000-03-31 | 2001-10-18 | Infineon Technologies Ag | Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung |
DE10116069C2 (de) * | 2001-04-02 | 2003-02-20 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zu seiner Herstellung |
US20040121146A1 (en) * | 2002-12-20 | 2004-06-24 | Xiao-Ming He | Composite barrier films and method |
US6940173B2 (en) * | 2003-01-29 | 2005-09-06 | International Business Machines Corporation | Interconnect structures incorporating low-k dielectric barrier films |
US7001844B2 (en) * | 2004-04-30 | 2006-02-21 | International Business Machines Corporation | Material for contact etch layer to enhance device performance |
KR101267651B1 (ko) * | 2005-02-25 | 2013-05-23 | 테세라, 인코포레이티드 | 유연성을 갖는 마이크로 전자회로 조립체 |
US7635919B1 (en) * | 2005-05-26 | 2009-12-22 | Rockwell Collins, Inc. | Low modulus stress buffer coating in microelectronic devices |
US7462527B2 (en) * | 2005-07-06 | 2008-12-09 | International Business Machines Corporation | Method of forming nitride films with high compressive stress for improved PFET device performance |
US7749886B2 (en) * | 2006-12-20 | 2010-07-06 | Tessera, Inc. | Microelectronic assemblies having compliancy and methods therefor |
US10270026B2 (en) * | 2017-02-24 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company Ltd. | Multilayered spacer structure for a magnetic tunneling junction and method of manufacturing |
JP6876500B2 (ja) * | 2017-04-19 | 2021-05-26 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US20230125383A1 (en) * | 2019-11-27 | 2023-04-27 | Boe Technology Group Co., Ltd. | Driving substrate and method for manufacturing the same, light-emitting substrate and display device |
CN111416013A (zh) * | 2020-05-02 | 2020-07-14 | 熵熠(上海)能源科技有限公司 | 一种以氢化非晶氮氧化硅薄膜为钝化层的异质结太阳电池 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4001870A (en) * | 1972-08-18 | 1977-01-04 | Hitachi, Ltd. | Isolating protective film for semiconductor devices and method for making the same |
JPS5421073B2 (nl) * | 1974-04-15 | 1979-07-27 | ||
US4091406A (en) * | 1976-11-01 | 1978-05-23 | Rca Corporation | Combination glass/low temperature deposited Siw Nx Hy O.sub.z |
US4097889A (en) * | 1976-11-01 | 1978-06-27 | Rca Corporation | Combination glass/low temperature deposited Siw Nx Hy O.sub.z |
US4091407A (en) * | 1976-11-01 | 1978-05-23 | Rca Corporation | Combination glass/low temperature deposited Siw Nx Hy O.sub.z |
-
1978
- 1978-07-31 JP JP9263378A patent/JPS5519850A/ja active Pending
-
1979
- 1979-07-12 CA CA000331729A patent/CA1135874A/en not_active Expired
- 1979-07-18 FR FR7918556A patent/FR2432766B1/fr not_active Expired
- 1979-07-30 GB GB7926421A patent/GB2027273B/en not_active Expired
- 1979-07-31 DE DE19792931032 patent/DE2931032A1/de not_active Ceased
- 1979-07-31 NL NL7905891A patent/NL7905891A/nl not_active Application Discontinuation
-
1981
- 1981-05-19 US US06/265,167 patent/US4365264A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CA1135874A (en) | 1982-11-16 |
JPS5519850A (en) | 1980-02-12 |
DE2931032A1 (de) | 1980-02-14 |
US4365264A (en) | 1982-12-21 |
FR2432766A1 (fr) | 1980-02-29 |
GB2027273B (en) | 1982-11-03 |
FR2432766B1 (fr) | 1985-06-21 |
GB2027273A (en) | 1980-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NL7905891A (nl) | Halfgeleiderinrichting. | |
US4091406A (en) | Combination glass/low temperature deposited Siw Nx Hy O.sub.z | |
US4892703A (en) | Surface structure of A1N substrate and a process for producing the same | |
US5406124A (en) | Insulating adhesive tape, and lead frame and semiconductor device employing the tape | |
US7190250B2 (en) | Encapsulation with oxide bond to borosilicate mixture | |
EP0820097A1 (en) | Semiconductor chips with bond pads suitable for improved die testing | |
WO2001067504A1 (en) | Electronic device packaging | |
US20030122453A1 (en) | Elastic wave element and method for fabricating the same | |
JP7036838B2 (ja) | 半導体装置用ボンディングワイヤ | |
Aoh et al. | Thermosonic bonding of gold wire onto a copper pad with titanium thin-film deposition | |
Koyama et al. | A new bond failure wire crater in surface mount device | |
Lewis et al. | Role of materials evolution in VLSI plastic packages in improving reflow soldering performance | |
KR100335514B1 (ko) | 집적회로서브어셈블리의밀봉방법 | |
Johal et al. | Electroless nickel/electroless palladium/immersion gold plating process for gold-and aluminum-wire bonding designed for high-temperature applications | |
Wada et al. | Analysis of Corrosion on Aluminum Double‐Layer Metallization | |
Lee et al. | Investigation of a novel leadframe treatment for" dry-pack free" packaging | |
Pecht et al. | Effect of delamination on moisture accelerated failures in plastic encapsulated microcircuits | |
Lee et al. | A novel coupling agent based on Zn-Cr chemistry for enhanced moulding compound to leadframe adhesion and improved popcorn resistance | |
US10978414B2 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
Burger | Fracture mechanical characterization of IC‐device interfaces | |
JP2674670B2 (ja) | 半導体装置の製造方法 | |
Loo et al. | Die attach of large dice with Ag/glass in multilayer packages | |
Ueno | Influence of Al film thickness on bondability of Au wire to Al pad | |
Hsieh et al. | Enhanced adhesion and thermal stability of Al/Cr film on indium-tin-oxide (ITO)-coated glass | |
Ueno | Reliable Au Wire Bonding to Al/Ti/Al Pad |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A1A | A request for search or an international-type search has been filed | ||
BB | A search report has been drawn up | ||
A85 | Still pending on 85-01-01 | ||
BV | The patent application has lapsed |