MXPA02002773A

MXPA02002773A - Circuito aislador optico 12c.

Info

Publication number: MXPA02002773A
Application number: MXPA02002773A
Authority: MX
Inventors: Parviz Ghaseminejad
Original assignee: Powersmart Inc
Priority date: 1999-10-28
Filing date: 2000-10-27
Publication date: 2003-01-28
Also published as: JP2003530685A; TW548998B; WO2001039515A3; KR20020041463A; EP1230683A4; EP1230683A2; AU3967901A; WO2001039515A2

Abstract

Un circuito aislador optico (100) para proporcionar aislamiento entre una linea de transmision de Circuito Inter-Integrado (12C) bidireccional, y un par de lineas de transmision unidireccionales (32, 34). El circuito aislador optico (100) incluye un puerto bidireccional (102) para recibir datos de la linea de transmision bidireccional y para proporcionar datos a la misma. El circuito incluye ademas una via de salida que tiene (i) un primer compensador (108) para recibir datos salientes del puerto bidireccional (102), (ii) un primer aislador optico (110) para recibir los datos salientes de una salida del primer compensador (108), y (iii) un segundo compensador (112) para recibir los datos salientes de una salida del primer aislador optico (110) y proporcionar los datos salientes a un puerto de salida (104). El circuito incluye tambien una via de salida que tiene (i) un tercer compensador (114) para recibir datos entrantes de un puerto de entrada (106), (ii) un segundo aislador optico (116) para recibir los datos entrantes provenientes de una salida del tercer compensador (114), y (iii) un cuarto compensador (118) para recibir los datos entrantes de una salida del segundo aislador optico (116) . El cuarto compensador (118) proporciona los datos entrantes al puerto bidireccional (102), de manera tal que las caracteristicas de los datos entrantes sean compatibles con las caracteristicas 12C. La figura mas representativa de la invencion es la numero 4.

Description

CIRCUITO AISLADOR ÓPTICO 12C CAMPO Y ANTECEDENTES DE LA INVENCIÓN La presente invención se refiere a circuitos para proporcionar aislamiento eléctrico y más particularmente a circuitos de aislamiento óptico (a los que se hace referencia de aquí en adelante como circuitos "opto-aisladores")/ que son compatibles con el protocolo de comunicación del Circuito ínter-Integrado (al que se hace referencia de aquí en adelante como "I2C"). El bus -I2C es una arquitectura de comunicación en dos líneas, bidireccional, que fue desarrollada para proporcionar comunicaciones entre dispositivos de circuitos integrados ("IC"), y es bien conocido por los experimentados en la técnica. El protocolo I2C es esencialmente un sistema de maestro/esclavo, en donde una estación maestra transmite una solicitud de información y la direcciona a un esclavo particular, a través de una sola línea física. Las estaciones esclavas monitorean continuamente la línea respecto a esas transmisiones dirigidas a ellas; cuando un esclavo detecta que está siendo direccionado, el esclavo responde a la solicitud a cierto tiempo predeterminado después de que el maestro ha terminado de transmitir. En esta forma, únicamente un transmisor se encuentra usando la línea a la vez, todo bajo el control y dirección de la estación maestra. La velocidad de transmisión de datos estándar es de 100,000 bitios por segundo, la cual puede escalarse hasta 400,000 bitios por segundo en el modo rápido. No existe límite particular para el número de dispositivos que puedan ser conectados al bus I2C, siempre y cuando no se exceda la capacitancia máxima del bus, la cual es de 400 pF. La Figura 1 muestra una aplicación de monitoreo de batería, en la que se puede usar el bus I2C. En esta aplicación, un gran número de módulos 20 de celdas individuales (por ejemplo, 30 o más módulos) se encuentran conectados en serie para formar una batería de alto voltaje 10. Cada uno de los módulos 20 de celdas, incluye una celda de voltaje 22, junto con un módulo 24 de monitoreo de energía, asociado con la celda 22. En una modalidad, la celda incluye una celda de NiMH, aunque también se pueden usar otras tecnologías para generar voltaje, conocidas por los experimentados en la técnica. El módulo 24 de monitoreo de energía determina varios parámetros de la celda asociada 22 y reporta esos parámetros a través de un bus I2C 30. Cada módulo proporciona un puerto de entrada/salida ("I/O") 32 de datos, un puerto I/O 34 de reloj, y una conexión a tierra local 36. El puerto I/O 32 de datos y el puerto I/O 34 de reloj están dirigidos a la conexión a tierra local 36. De esta manera, en la modalidad mostrada en la Figura 1, un gran número de módulos 20 de celdas individuales, todos conectados a diferentes niveles de voltaje, proporcionan información acerca de las celdas constituyentes. Debido a que los módulos 20 de celdas se encuentran apilados, es decir, conectados en serie, existe un voltaje diferencial entre las señales de salida de los módulos. Como un ejemplo, supóngase que cada celda 22 produce 10.8 voltios de corriente directa (VDC), y que la batería 10 incluye 30 de esas celdas. Siendo así, el diferencial de voltaje entre el módulo 20 de celdas, que se encuentra en la parte superior de la serie, y el módulo 20 de celdas, que se encuentra en la parte inferior de la serie, es de 324 voltios . Un módulo 40 de monitoreo de batería se comunica con los módulos individuales 20 a través de un bus I2C 42. Sin embargo, dado que los módulos individuales 20 funcionan todos a diferentes niveles de voltaje, las salidas de datos 32 y del reloj 34, no pueden ser conectadas en común. Por consiguiente, las salidas de datos 32 y del reloj 34, pueden ser unidas solamente a un bus común después de que hayan sido aisladas unas de otras mediante un dispositivo de aislamiento 50 como se muestra en la Figura 1. Un dispositivo de la técnica anterior usado para proporcionar aislamiento entre circuitos que funcionan a diferentes niveles de voltaje es un opto-aislador. Sin embargo, los circuitos opto-aisladores de la técnica anterior no pueden adecuarse a las características únicas del protocolo de comunicaciones I2C. Un objeto de la presente invención es superar substancialmente las desventajas e inconvenientes de la técnica anterior, anteriormente identificados.

SUMARIO DE LA INVENCIÓN Los objetos precedentes y otros objetos se consiguen mediante la invención, la cual en un aspecto comprende un circuito opto-aislador para proporcionar aislamiento entre una línea de transmisión I2C, bidireccional, y un par de líneas de transmisión unidireccionales. El circuito opto-aislador incluye un puerto bidireccional para recibir datos desde, y proporcionar datos hacia, la línea de transmisión bidireccional. El circuito incluye además una vía de salida que tiene (i) un primer compensador para recibir datos salientes del puerto bidireccional, (ii) un primer opto-aislador para recibir los datos salientes de una salida del primer compensador, y (iii) un segundo compensador para recibir los datos salientes de una salida del primer opto-aislador y proporcionar los datos salientes a un puerto de salida. El circuito incluye también una vía de entrada que tiene (i) un tercer compensador para recibir datos entrantes de un puerto de entrada, (ii) un segundo opto-aislador para recibir los datos entrantes de una salida del tercer compensador, y (iii) un cuarto compensador para recibir los datos entrantes de una salida del segundo opto-aislador. El cuarto compensador proporciona los datos entrantes al puerto bidireccional, de manera tal que las características de los datos entrantes sean compatibles con las características I2C. En otra modalidad de la invención, el puerto bidireccional se encuentra en un nivel de voltaje que corresponde a un estado lógico alto cuando un nivel de voltaje que corresponde a un estado lógico alto se aplica al puerto de entrada, y el puerto bidireccional se encuentra en un nivel de voltaje que corresponde a un estado lógico bajo cuando un nivel de voltaje que corresponde a un estado lógico bajo se aplica al puerto de entrada. En otra modalidad de la invención, el puerto de salida se encuentra en un nivel de voltaje que corresponde a un estado lógico alto cuando un nivel de voltaje que corresponde a un estado lógico alto se aplica al puerto bidireccional, y el puerto de salida se encuentra en un nivel de voltaje que corresponde a un estado lógico bajo cuando un nivel de voltaje que corresponde a un estado lógico bajo se aplica al puerto bidireccional. En otra modalidad de la invención, el primer compensador incluye un compensador de tres estados, que tiene (i) una entrada habilitadora de alta impedancia conectada eléctricamente al puerto bidireccional, (ii) una salida conectada eléctricamente al primer opto-aislador, y (iii) una entrada conectada eléctricamente a un voltaje de referencia que corresponde a un estado lógico alto. En otra modalidad de la invención, el segundo compensador incluye un compensador de tres estados construido y dispuesto de manera tal que la salida del compensador de tres estados se encuentre en un estado de alta impedancia, cuando el primer opto-aislador presente un voltaje que corresponda a un estado lógico alto en la entrada del segundo compensador. La salida del compensador de tres estados se encuentra en un nivel de voltaje que corresponde a un estado lógico bajo, cuando el primer opto-aislador presenta un estado de alta impedancia en la entrada del segundo compensador, y la salida del compensador de tres estados se encuentra conectada eléctricamente al puerto de salida. En otra modalidad de la invención, el tercer compensador incluye un compensador de tres estados que tiene (i) una entrada habilitadora de alta impedancia conectada eléctricamente al puerto de entrada, (ii) una salida conectada eléctricamente al segundo opto-aislador, y (iii) una entrada conectada eléctricamente a un voltaje de referencia que corresponde a un estado lógico alto. En otra modalidad de la invención, el cuarto compensador incluye un compensador de tres estados, construido y dispuesto de manera tal que su salida se encuentre en un nivel de voltaje que corresponda a un estado lógico alto cuando el segundo opto-aislador presente un voltaje que corresponda a un estado lógico alto en la entrada del cuarto compensador. La salida del compensador de tres estados se encuentra en un nivel de voltaje que corresponde a un estado lógico bajo, cuando el primer opto-aislador presenta un estado de alta impedancia en la entrada del cuarto compensador, y la salida del compensador de tres estados se encuentra conectada eléctricamente al puerto bidireccional . En otro aspecto la invención incluye un método para proporcionar aislamiento entre una línea de transmisión I2C, bidireccional, y un par de líneas de transmisión unidireccionales . El método incluye proporcionar un puerto bidireccional para recibir datos desde la línea de transmisión bidireccional y para proporcionar datos a la misma. El método incluye además proporcionar una vía de salida que incluye (i) un primer compensador para recibir datos salientes del puerto bidireccional, (ii) un primer opto-aislador para recibir los datos salientes de una salida del primer compensador, y (iii) un segundo compensador para recibir los datos salientes de una salida del primer opto-aislador y proporcionar los datos salientes a un puerto de salida. El método incluye también proporcionar una vía de entrada, que incluye (i) un tercer compensador para recibir datos entrantes de un puerto de entrada, (ii) un segundo opto-aislador para recibir los datos entrantes de una salida del tercer compensador, y (iii) un cuarto compensador para recibir los datos entrantes de una salida del segundo opto-aislador. El cuarto compensador proporciona los datos entrantes al puerto bidireccional, de manera tal que las características de los datos entrantes sean compatibles con las características I2C.

BREVE DESCRIPCIÓN DE LOS DIBUJOS Los objetos precedentes y otros objetos de esta invención, las diferentes características de la misma, así como la invención misma, pueden comprenderse en forma más completa a partir de la siguiente descripción, cuando se lea en forma conjunta con los dibujos adjuntos, en los que: La Figura 1 muestra una aplicación de monitoreo de batería, en la que puede usarse el bus I2C; La Figura 2 muestra una vista de diagrama de bloques, de una modalidad preferida de un circuito aislador óptico I2C, de conformidad con la presente invención; La Figura 3 muestra la distribución de circuitos opto-aisladores a un reloj y líneas de datos para tres celdas diferentes en el circuito de la Figura 2; y, La Figura 4 muestra una representación esquemática de una modalidad preferida del circuito opto-aislador de la Figura 2.

DESCRIPCIÓN DE LAS MODALIDADES PREFERIDAS La Figura 2 muestra una vista del diagrama de bloques, de una modalidad preferida de un circuito opto-aislador I2C 100 de conformidad con la presente invención. Cada puerto I/O 32 de reloj y puerto I/O 34 de datos, de la batería 10, está conectado a un circuito opto-aislador separado. La Figura 3 muestra la distribución de circuitos opto-aisladores 100 para un reloj y líneas de datos, para tres celdas diferentes 20. En la Figura 2, el opto-aislador 100 incluye un puerto bidireccional 102, un puerto de salida 104 y un puerto de entrada 106. El opto-aislador 100 funciona en uno de tres modos. En un primer modo, el opto-aislador 100 recibe una señal de entrada en el puerto bidireccional 102, transmite la señal a través del opto-aislador 100, y conduce la señal hacia afuera del puerto de salida 104. En un segundo modo el opto-aislador 100 recibe una señal de entrada en el puerto de entrada 106, transmite la señal a través del opto-aislador 100, y conduce la señal hacia afuera del puerto bidireccional 102. En un tercer modo, el opto-aislador 102 está inactivo, y todos los puertos 102, 104 y 106 se encuentran en un estado inactivo predeterminado. En una modalidad preferida, el estado inactivo predeterminado es un estado lógico alto. En algunas modalidades preferidas de la invención, las señales conducidas hacia y desde los puertos 102, 104 y 106 son señales lógicas digitales, aunque en otras modalidades las señales podrían ser señales analógicas, u otras formas de señales conocidas en la técnica. Cuando el circuito opto-aislador 100 está funcionando en el primer modo, un primer compensador 108 recibe una señal del puerto bidireccional 102 y la conduce hacia un primer opto-aislador 110. En una modalidad, este primer aislador óptico 108 es una combinación de diodo electroluminiscente ("LED") y fototransistor, que es bien conocida para los experimentados en la técnica. Dentro de ese opto-aislador, el LED transforma una señal eléctrica en una señal luminosa, y transmite la señal luminosa hacia el fototransistor. El fototransistor recibe la señal luminosa, la transforma nuevamente en una señal eléctrica y proporciona la señal eléctrica recuperada, en una salida del opto-aislador. Ese opto-aislador proporciona así aislamiento en el espacio libre entre el LED y el fototransistor. También se pueden usar otros de esos dispositivos que proporcionan aislamiento transformando una señal eléctrica en alguna otra forma de señal y luego nuevamente en una señal eléctrica, o mediante otro método para proporcionar aislamiento, conocido en la técnica. Un ejemplo de un opto-aislador disponible comercialmente, tal como el que se describe en la presente, es el PS2501 fabricado por NEC. Un segundo compensador 112 recibe la señal de salida del primer opto-aislador 110 y conduce la señal hacia el puerto de salida 104. Cuando el circuito opto-aislador 100 está funcionando en el segundo modo, un tercer compensador 114 recibe un señal en el puerto de entrada 106 y la conduce hacia un segundo opto-aislador 116, el cual tiene características similares a las del primer opto-aislador 110. Un cuarto compensador 118 recibe la señal de salida del segundo opto-aislador 116 y conduce la señal hacia el puerto direccional 102. Cuando no hay señal de entrada, ya sea en el puerto bidireccional 102 o en el puerto de entrada 106, el circuito opto-aislador 100 está funcionando en el tercer modo al cual se hace referencia también en la presente como el modo de "reposo" . Cuando el circuito opto-aislador 100 detecta la ausencia de una señal de entrada, ya sea en el puerto bidireccional 102 o en el puerto de entrada 106, el circuito opto-aislador 100 conduce el puerto bidireccional 102 y el puerto de salida 104 hacia un nivel de "reposo" predeterminado. En una modalidad preferida, el nivel de reposo es un nivel de voltaje que corresponde a un estado lógico alto (dependiendo de la familia lógica particular que se use), aunque también se pueden — usar otros niveles predeterminados, para representar un estado de reposo. La Figura 4 muestra una representación esquemática de una modalidad preferida del circuito opto-aislador 100. El primer compensador 100 incluye un circuito excitador 202 con una salida de tres estados. La salida del circuito excitador puede ser entonces, ya sea un estado lógico alto, un estado lógico bajo, o un estado de alta impedancia. La entrada del circuito excitador 202 está conectada eléctricamente a un voltaje de referencia VCC1 que corresponde preferentemente a un estado lógico alto, y la salida del circuito excitador 202 está conectada eléctricamente al ánodo 203 de un LED 204 en el opto-aislador 110. La entrada habilitadora de alta impedancia 206 está conectada eléctricamente al puerto bidireccional 102. El cátodo 205 del LED 204 está conectado eléctricamente a una terminal de un resistor 208. La otra terminal del resistor 208 está conectada eléctricamente a una conexión a tierra local 1 ("LG1") en donde "LG1" se define como un voltaje de referencia de cero voltios con respecto a VCC1. El segundo compensador 112 incluye un circuito excitador 210 con una salida de tres estados, un transistor bipolar NPN 212, un resistor de conexión 214, y un resistor de desconexión 216. La entrada del excitador 210 está conectada eléctricamente a una conexión a tierra local ("LG") , en donde "LG" se define como un voltaje de referencia de cero voltios con respecto al voltaje de referencia Vcc, y la salida del excitador 210 está conectada eléctricamente al puerto de salida 104. El habilitador de alta impedancia 218 está conectado eléctricamente al colector del transistor 212 y a una primera terminal del resistor de conexión 214. La segunda terminal del resistor de polarización al nivel lógico alto está conectada al Vcc. La base del transistor 212 está conectada eléctricamente a una primera terminal del resistor de desconexión 216 y a una primera terminal de un fototransistor 220 en el opto-aislador 110. Una segunda terminal del resistor de desconexión 216 está conectada eléctricamente a LG, una segunda terminal del fototransistor 220 está conectada eléctricamente a Vcc/ y el emisor del transistor 202 está conectado eléctricamente a LG. El tercer compensador 114 incluye un circuito excitador 222 con una salida de tres estados. La entrada del circuito excitador 222 está conectado eléctricamente a un voltaje de referencia VQ-, que corresponde preferentemente a un estado lógico alto, y la salida del circuito excitador 222 está conectada eléctricamente al ánodo 223 de un LED 224 en el opto-aislador 116. La entrada habilitadora de alta impedancia 228 está conectada eléctricamente al puerto de entrada 106. El cátodo 225 del LED 224 está conectado eléctricamente a una terminal de un resistor 226. La otra terminal del resistor 226 está conectada eléctricamente a LG. El cuarto compensador 118 incluye un circuito excitador 230 con una salida de tres estados, un transistor bipolar NPN 232, un resistor de conexión 234, y un resistor de desconexión 236. La entrada del excitador 230 está conectada eléctricamente a la LG1, y la salida del excitador 230 está- conectada eléctricamente al puerto bidireccional 102. La alta impedancia 238 habilitada está conectada eléctricamente al colector del transistor 232 y a una primera terminal del resistor de conexión 234. La segunda terminal del resistor de conexión 234 está conectada al VCC1. La base del transistor 232 está conectada eléctricamente a una primera terminal del resistor de desconexión 236 y a una primera terminal de un fototransistor 240 en el opto-aislador 116. Una segunda terminal del resistor de desconexión 236 está conectada eléctricamente a la LG1, una segunda terminal del fototransistor 240 está conectada eléctricamente al VCC1, y el emisor del transistor 212 está conectado eléctricamente a la LG1. Una primera terminal de un segundo resistor de conexión 242 está conectada eléctricamente al puerto bidireccional 102. Una segunda terminal del segundo resistor de conexión 242 está conectada eléctricamente al V,cci • En el primer modo en donde los datos digitales entran al puerto bidireccional 102 y salen del puerto de salida 104, un nivel lógico bajo causa una caída de voltaje a través del resistor de conexión 242, y habilita el estado de alta impedancia del compensador 202. Aunque se esté en el estado de alta impedancia, no fluye corriente a través del LED 204, y el fototransistor 220 permanece apagado. Mientras el fototransistor 220 permanece apagado, el transistor 212 permanece también apagado, dando por resultado una caída de voltaje despreciable a través del resistor de conexión 214, que a su vez mantiene a la entrada habilitadora de alta impedancia 218 del circuito excitador 210 en el estado inactivo (estado lógico alto) habilitando el excitador 210. El excitador habilitado 210 excita el LG (estado lógico bajo) en su entrada al puerto de salida 104. De esta manera, en el primer modo, un estado lógico bajo en el puerto bidireccional 102 da por resultado un estado lógico bajo en el puerto de salida 104. En el primer modo, un nivel lógico alto en la entrada bidireccional 102 causa una caída de voltaje despreciable a través del resistor de conexión 242 y pone la entrada habilitadora de alta impedancia 206 del excitador 202, en su estado inactivo, habilitando así el excitador 202. El excitador habilitado 202 conduce el VCC1 en su entrada al ánodo 203 del LED 204, polarizando así en forma directa el LED 204 y causando que éste emita luz. La luz emitida enciende el fototransistor 220 el cual enciende el transistor 212. El transistor 212 encendido crea una caída de voltaje a través del resistor de conexión 214 que es lo suficientemente grande para poner la entrada habilitadora de alta impedancia 218 en el estado activo, poniendo la salida del excitador 210 en el estado de alta impedancia. De esta manera, en el primer modo, un estado lógico alto en la entrada del puerto bidireccional da por resultado un estado de alta impedancia en el puerto de salida 104. Un resistor de conexión externo en el puerto de salida, produciría así un estado lógico alto. En el segundo modo, en donde los datos digitales entran al puerto de entrada 106 y salen del puerto bidireccional 102,' un nivel lógico bajo permite el estado de alta impedancia del compensador 222. Aunque el compensador 222 esté en el estado de alta impedancia, no fluye corriente a través del LED 224, y el fototransistor 240 permanece apagado. Mientras el fototransistor 240 permanece apagado, el transistor 232 permanece también apagado, dando por resultado una caída de voltaje despreciable a través del resistor de conexión 234, que a su vez mantiene la entrada habilitadora de alta impedancia 238 del circuito excitador 230 en el estado inactivo (estado lógico alto) , habilitando el excitador 230. El excitador habilitado 230 conduce a la LG (estado lógico bajo) en su entrada, hacia el puerto bidireccional 102. De esta manera, en el segundo modo un estado lógico bajo en el puerto de entrada 106 da por resultado un nivel lógico bajo en el puerto bidireccional 102. En el segundo modo, un nivel lógico alto en el puerto de entrada 106 pone la entrada habilitadora de alta impedancia 206 del excitador 202, en el estado inactivo, habilitando así el excitador 222. El excitador habilitado 222 conduce el en su entrada al ánodo 223 del LED 224, polarizando así directamente el LED 224 y causando que éste emita luz. La luz emitida enciende el fototransistor 240, el cual enciende el transistor 232. El transistor 232 encendido crea una caída de voltaje a través del resistor de conexión 234, que es lo suficientemente grande para poner la entrada habilitadora de alta impedancia 238 en el estado activo, poniendo la salida del excitador 210 en el estado de alta impedancia. El resistor de conexión 242 trae la salida de alta impedancia del excitador 210 hasta un estado lógico alto. De esta manera, en el segundo modo, un estado lógico alto en el puerto de entrada 106 da por resultado un estado lógico alto en el puerto bidireccional 102. En el tercer modo (es decir, el estado de reposo) , un estado lógico alto se encuentra presente en el puerto bidireccional 102 y en el puerto de entrada 106 (es decir, el estado de reposo) , lo cual indica que no hay datos en ninguno de los puertos. Como se describió anteriormente, un estado lógico alto en el puerto bidireccional da por resultado un estado de alta impedancia en el puerto de salida 104, y un estado lógico alto en el puerto de entrada 106 da por resultado un estado lógico alto en el puerto bidireccional 102. La invención puede ser incorporada en otras formas específicas sin apartarse del espíritu o características esenciales de la misma. Las modalidades de la presente se consideran entonces, en todos los respectos, como ilustrativas y no restrictivas, y el alcance de la invención se encuentra indicado por las reivindicaciones anexas más que por la descripción precedente y por lo tanto todos los cambios que se encuentren dentro del significado y rango de equivalencia de las reivindicaciones, pretenden estar comprendidos en la misma.

Claims

REIVINDICACIONES

1. Un circuito opto-aislador para proporcionar aislamiento entre una línea de transmisión de Circuito Inter-Integrado (I2C) bidireccional, y un par de líneas de transmisión unidireccionales, caracterizado porque comprende: un puerto bidireccional para recibir datos desde la línea de transmisión bidireccional y para proporcionar datos a la misma; una vía de salida, que incluye (i) un primer compensador para recibir datos salientes del puerto bidireccional, (ii) un primer opto-aislador para recibir los datos salientes de una salida del primer compensador, y (iii) un segundo compensador para recibir los datos salientes de una salida del primer opto-aislador y proporcionar los datos salientes a un puerto de salida; una vía de entrada, que incluye (i) un tercer compensador para recibir datos entrantes de un puerto de entrada, (ii) un segundo opto-aislador para recibir los datos entrantes de una salida del tercer compensador, y (iii) un cuarto compensador para recibir los datos entrantes de una salida del segundo opto-aislador; en donde el cuarto compensador proporciona los datos entrantes al puerto bidireccional, de manera tal que las características de los datos entrantes sean compatibles con las características I2C.

2. Un circuito opto-aislador de conformidad con la reivindicación 1, caracterizado porque el puerto bidireccional se encuentra en un nivel de voltaje correspondiente a un estado lógico alto, cuando un nivel de voltaje que corresponda a un nivel lógico alto, se aplique al puerto de entrada, y el puerto bidireccional se encuentra en un nivel de voltaje que corresponde a un estado lógico bajo, cuando un nivel de voltaje que corresponde a un nivel lógico bajo, se aplica al puerto de entrada.

3. Un circuito opto-aislador de conformidad con la reivindicación 1, caracterizado porque el puerto de salida se encuentra en un nivel de voltaje que corresponde a un estado lógico alto, cuando un nivel de voltaje que corresponde a un estado lógico alto se aplica al puerto bidireccional, y el puerto de salida se encuentra en un nivel de voltaje que corresponde a un estado lógico bajo cuando un nivel de voltaje que corresponde a un estado lógico bajo, se aplica al puerto bidireccional.

4. Un circuito opto-aislador de conformidad con la reivindicación 1, caracterizado porque el primer compensador incluye un compensador de tres estados que tiene (i) una entrada habilitadora de alta impedancia, conectada eléctricamente al puerto bidireccional, (ii) una salida conectada eléctricamente al primer opto-aislador; y (iii) una entrada conectada eléctricamente a un voltaje de referencia que corresponde a un estado lógico alto.

5. Un circuito opto-aislador de conformidad con la reivindicación 1, caracterizado porque el segundo compensador incluye un compensador de tres estados, construido y dispuesto de manera tal que la salida del compensador de tres estados se encuentra en un estado de alta impedancia cuando el primer opto-aislador presenta un voltaje que corresponde a un estado lógico alto, en la entrada del segundo compensador, y la salida del compensador de tres estados se encuentra en un nivel de voltaje que corresponde a un estado lógico bajo, cuando el primer opto-aislador presenta un estado de alta impedancia en la entrada del segundo compensador, y la salida del compensador de tres estados se encuentra conectada eléctricamente al puerto de salida.

6. Un circuito opto-aislador de conformidad con la reivindicación 1, caracterizado porque el tercer compensador incluye un compensador de tres estados, que tiene (i) una entrada habilitadora de alta impedancia, conectada eléctricamente al puerto de entrada, (ii) una salida conectada eléctricamente al segundo opto-aislador; y (iii) una entrada conectada eléctricamente a un voltaje de referencia que corresponde a un estado lógico alto.

7. Un circuito opto-aislador de conformidad con la reivindicación 1, caracterizado porque el cuarto compensador incluye un compensador de tres estados construido y dispuesto de manera tal que la salida del compensador de tres estados se encuentra en un nivel de voltaje que corresponde a un estado lógico alto, cuando el segundo opto-aislador presenta un voltaje que corresponde a un estado lógico alto, en la entrada del cuarto compensador, y la salida del compensador de tres estados se encuentra en un nivel de voltaje que corresponde a un estado lógico bajo, cuando el primer opto-aislador presenta un estado de alta impedancia en la entrada del cuarto compensador, y la salida del compensador de tres estados se encuentra conectada eléctricamente al puerto bidireccional .

8. Un método para proporcionar aislamiento entre una línea de transmisión I2C, bidireccional, y un par de líneas de transmisión unidireccionales, caracterizado porque comprende: proporcionar un puerto bidireccional para recibir datos desde la línea de transmisión bidireccional, y proporcionar datos a la misma; proporcionar una vía de salida que incluya (i) un primer compensador para recibir datos salientes del puerto bidireccional, (ii) un primer opto-aislador para recibir los datos salientes de una salida del primer compensador, y (iii) un segundo compensador para recibir los datos salientes de una salida del primer opto-aislador y proporcionar los datos salientes a un puerto de salida; proporcionar una vía de entrada que incluya (i) un tercer compensador para recibir datos entrantes de un puerto de entrada, (ii) un segundo opto-aislador para recibir los datos entrantes de una salida del tercer compensador, y (iii) un cuarto compensador para recibir los datos entrantes de una salida del segundo opto-aislador, en donde el cuarto compensador proporciona los datos entrantes al puerto bidireccional, de manera tal que las características de los datos entrantes sean compatibles con las características I2C.