KR980012661A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- KR980012661A KR980012661A KR1019960031624A KR19960031624A KR980012661A KR 980012661 A KR980012661 A KR 980012661A KR 1019960031624 A KR1019960031624 A KR 1019960031624A KR 19960031624 A KR19960031624 A KR 19960031624A KR 980012661 A KR980012661 A KR 980012661A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- semiconductor device
- word lines
- manufacturing
- regular intervals
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Abstract
본 발명은 반도체 소자에 관한 것으로 특히, 집적도가 높은 소자를 형성할 수 있도록 한 반도체 소자의 제조방법에 관한 것이다. 본 발명의 반도체 소자의 제조방법은 일정한 간격을 갖고 일방향으로 배열되는 복수개의 워드라인과 상기 워드라인에 수직한 방향으로 일정한 간격을 갖고 배열되는 비트라인을 구비한 반도체 소자의 제조방법에 있어서, 반도체 기판에 일정한 간격을 갖고 매트릭스 형태로 활성영역을 형성하는 단계 ; 상기 각 활성영역에 2개의 워드라인이 위치되도록 일정간격을 갖고 일 방향으로 복수개의 워드라인을 형성하는 단계 : 상기 워드 라인을 마스크로 하여 활성영역에 불순물 영역을 형성하는 단계 ; 상기 워드라인을 포함한 기판 전면에 절연막을 형성하는 단계 : 홀수번째 비트라인에 콘택홀을 형성하여 홀수번째 비트라인을 형성하는 단계 : 짝수번째 비트라인에 콘택홀을 형성하고 짝수번째 비트라인을 형성하는 단계를 포함하여 형성함을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device capable of forming a device having a high degree of integration. A method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device having a plurality of word lines arranged in one direction at regular intervals and bit lines arranged at regular intervals in a direction perpendicular to the word lines, Forming an active region in a matrix form at regular intervals on a substrate; Forming a plurality of word lines in one direction at regular intervals so that two word lines are located in each active region; forming an impurity region in the active region using the word lines as a mask; Forming an insulating film over the entire surface of the substrate including the word line: forming an odd-numbered bit line by forming a contact hole in an odd-numbered bit line: forming a contact hole in an even-numbered bit line and forming an even- Wherein the step of forming comprises the steps of:
Description
본 발명은 반도체 소자에 관한 것으로 특히, 집적도가 높은 소자를 형성할 수 있도록 한 반도체 소자의 제조방법에 관한 것이다. 이하, 첨부된 도면을 참조하여 종래의 반도체 소자의 제조방법을 설명하면 다음과 같다. 도 1a - 도 Ic은 종래의 반도체 소자의 제조방법을 나타낸 공정단면도이다. 종래의 반도체 소자의 제조방 법은 도 1a에 도시된 바와같이 활성영역과 필드영역으로 정의된 반도체 기판(11)의 필드영역에 필드 산화막 (12)을 형성하고, 상기 활성영역상에 게이트 절연막 및 게이트용 폴리 실리콘을 증착하고, 상기 게이트용 폴리실리콘상에 감광막을 도포한 후, 사진석판술 및 식각공정으로 상기 게이트용 폴리실리콘과 게이트 절연막 을 선택적으로 제거하여 복수개의 게이트 전극(13)을 형성한다. 그리고 상기 복수개의 게이트 전극(13)을 마스크로 양측면의 반도체 기판(11)에 불순물 이온을 주입함으로써 소오소/드레인 불순물 확산영역(14)을 형성한다. 이어서, 도 1b에 도시된 바와같이 상기 복수개의 게이트 전극(13)을 포함한 전면에 절연막(15)을 증착하고, 상기 복수개의 게이트 전극(13) 사이의 상기 소오스/드레인/불순물 확산영역(14)이 노출되도록 콘택홀 (16)을 헝성한다. 그리고 도 Ic에 도시된 바와같이 상기 콘택홀(16)을 포함한 전면에 데이타 라인용 제1금속 층을 형성하고, 상기 콘택홀(16)내에와 상기 콘택홀(16) 양측의 절연막(15)상에 남도록 선택적으로 제거하여 데이타 라인(17)을 형성한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device capable of forming a device having a high degree of integration. Hereinafter, a method of manufacturing a conventional semiconductor device will be described with reference to the accompanying drawings. 1A to 1I are process sectional views showing a conventional method of manufacturing a semiconductor device. 1A, a field oxide film 12 is formed in a field region of a semiconductor substrate 11 defined as an active region and a field region, and a gate insulating film and a gate insulating film are formed on the active region. A polysilicon for gate is deposited, a photoresist film is coated on the polysilicon for gate, and then the gate polysilicon and the gate insulating film are selectively removed by photolithography and etching to form a plurality of gate electrodes 13 do. Then, impurity ions are implanted into the semiconductor substrate 11 on both side surfaces of the gate electrode 13 by using the plurality of gate electrodes 13 as a mask to form a source / drain impurity diffusion region 14. 1B, an insulating film 15 is deposited on the entire surface including the plurality of gate electrodes 13 and the source / drain / impurity diffusion region 14 between the plurality of gate electrodes 13 is formed. The contact hole 16 is exposed. A first metal layer for a data line is formed on the entire surface including the contact hole 16 and a second metal layer for data line is formed on the insulating film 15 on both sides of the contact hole 16 So that the data line 17 is formed.
그러나 이와같은 종래의 반도체 소자의 제조방법에 있어서 다음과 같은 문제점이 있었다 즉, 집적도가 높아질수록 특정 라인, 콘택홀을 형성이 장비의 한계점에 다달아 효과적인 공정 진행이 어렵다. 또한, 미세한 패턴을 형성한다고 해도 마진(Margin)측면에서 안정성이 떨어진다. 본 발명은 상기와 같은 문제점을 해결하기 위해 안출란 것으로 장비의 한계가 없고, 마진을 향상시킬 수 있도록 한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다However, the conventional method of manufacturing a semiconductor device has the following problems. That is, as the degree of integration increases, the formation of a specific line and a contact hole reaches the critical point of the equipment, making it difficult to carry out an effective process. In addition, even if a fine pattern is formed, stability in terms of margin is deteriorated. SUMMARY OF THE INVENTION It is an object of the present invention to solve the above-mentioned problems, and it is an object of the present invention to provide a manufacturing method of a semiconductor device which has no limitation of equipment and can improve a margin
도la - 도 Ic는 종래의 반도체 소자의 제조방법을 나타낸 공정단먼도,Figs. 1a to 1c are schematic diagrams showing the manufacturing process of the conventional semiconductor device,
도2는 본 발명의 반도체 소자를 나타낸 레이아웃도,2 is a layout diagram showing a semiconductor device of the present invention,
도 3a - 도3d는 본 발명의 반도체 소자의 제조방법을 나타낸 공정단면도FIGS. 3A to 3D are process sectional views showing a method of manufacturing a semiconductor device of the present invention
*도면의 주요 부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS
21 : 반도체 기판 22 : 필드 산화막21: semiconductor substrate 22: field oxide film
23 . 게이트 전극 24 : 소오스/드레인 불순물 확산영역23. Gate electrode 24: source / drain impurity diffusion region
25 . 제 1 절연막 26 제 1 콘택홀25. First insulating film 26 First contact hole
27 제 1데이타 라인 28 제 2절연막27 first data line 28 second insulating film
29 제 2 콘택홀 30 제 2 데이타 라인29 second contact hole 30 second data line
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은 일정한 간격을 갖고 일방향으로 배열되는 복수개의 워드라인과 상기 워드라인에 수직한 방향으로 일정한 간격을 갖고 배열되는 비트라인을 구비한 반도체 소자의 제조방법에 있어서, 반도체 기판에 일정한 간격을 갖고 매트릭스 형태로 활성영역을 형성하는 단계 : 상기 각 활성영역에 2개의 워드라인이 위치되도록 일정간격을 갖고 일 방향으로 복수개의 워드라인을 경성하는 단계 : 상기 워드라인을 마스크로 하여 활성영역에 불순물 영역을 헝성하는 단계 : 상기 워드라인을 포함한 기판 전면에 절연막을 형성하는 단계 : 홀수번째 비트라인에 콘택홀을 형성하여 홀수번째 비트라인을 형성하는 단계 ; 짝수번째 비트라인에 콘택홀을 형성하고 짝수번째 비트라인을 형성하는 단계를 포함하여 형성함을 특징으로 한다. 이하, 첨부된 도면을 참조하여 본 발명의 반도체 소자의 제조방법을 상세히 설명하면 다음과 같다. 도2는 본 발명의 반도체 소자를 나타낸 레이아웃도이고, 도 3a - 도 3d는 도 2의 A-A'선에 따른 본 발명의 반도체 소자의 제조방법을 나타낸 공정단면도이다. 본 발명의 반도체 소자의 제조방법은 도 3a에 도시된 바와같이 활성영역과 필드영역으로 정의된 반도체 기판(21)의 필드영역에 필드 산화막(22)을 형성하고, 상기 활성영역상에 게이트 절연막 및 게이트용 폴리 실리콘을 증착하고, 상기 게이트용 폴리 실리콘상에 감광막을 도포한 후, 사진석판술 및 식각공정으로 상기 게이트용 폴리 실리콘과 게이트 절연막을 선택적으로 제거하여 복수개의 게이트 전극(23)을 형성한다. 그리고 상기 복수개의 게이트 전극(23)을 마스크로 양측면의 반도체 기판(21)에 불순물 이온을 주입함으로써 소오스/드레인 불순물 확산영역(24)을 형성한다. 이어서, 도 3b에 도시된 바와같이 상기 복수개의 게이트 전극(21)을 포함한 전면에 제1절연막(25)을 증착하고, 상기 복수개의 게이트 전극(21) 사이의 상기 소오스/드레인 불순물 확산영역(24)이 노출되도록 제1콘택홀(26)을 형성 한다. 다음에, 도 3c에 도시된 바와같이 상기 제1콘택홀(26)을 포함한 전면에 제1데이타 라인용 금속을 중착하고, 상기 제1콘택홀(26)을 통해 상기 소오간/드레인 불순물 확산영역(24)과 전기적으로 연결되도록 선택적으로 제거하여 제1데이타 라인(27)을 형성한다. 이어서, 도 3d에 도시된 바와 같이 상기 제1데이타 라인(27)을 포함한 전면에 제2절연막(도면에 도시하지 않음)을 증착하고, 상기 제1데이타 라인(27)의 양측면에 제2 콘택홀(28)을 형성한다. 그리고 상기 제2콘택홀(28)을 포함한 전면에 제2타 데이타 라인용 금속을 증착하여 상기 제2콘져홀(28)내에만남도록 선택적으로 제거하여 제2차 데이타 라인(29)을 형성하고 상기 제2절연막은 제거한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device including a plurality of word lines arranged in a predetermined direction and a bit line arranged at a predetermined interval in a direction perpendicular to the word lines, A method of manufacturing a semiconductor device, comprising: forming an active region in a matrix form at regular intervals on a semiconductor substrate; forming a plurality of word lines in a single direction at regular intervals so that two word lines are located in each active region Forming an insulating film on the entire surface of the substrate including the word line; forming a contact hole in the odd-numbered bit line to form an odd-numbered bit line; step ; Forming contact holes in even-numbered bit lines and forming even-numbered bit lines. Hereinafter, a method of manufacturing a semiconductor device of the present invention will be described in detail with reference to the accompanying drawings. FIG. 2 is a layout view showing a semiconductor device of the present invention, and FIGS. 3A to 3D are process sectional views showing a method for manufacturing a semiconductor device according to the present invention, taken along line A-A 'in FIG. 3A, a field oxide film 22 is formed in a field region of a semiconductor substrate 21 defined by an active region and a field region, and a gate insulating film and a gate insulating film are formed on the active region. A polysilicon for gate is deposited, a photoresist film is coated on the polysilicon for gate, and then the gate polysilicon and the gate insulating film are selectively removed by photolithography and etching to form a plurality of gate electrodes 23 do. A source / drain impurity diffusion region 24 is formed by implanting impurity ions into the semiconductor substrate 21 on both sides with the plurality of gate electrodes 23 as a mask. 3B, a first insulating layer 25 is deposited on the entire surface including the plurality of gate electrodes 21, and the source / drain impurity diffusion regions 24 between the plurality of gate electrodes 21 The first contact hole 26 is formed. Next, as shown in FIG. 3C, a metal for the first data line is deposited on the entire surface including the first contact hole 26, and the metal / The first data line 27 is selectively removed to be electrically connected to the second data line 24. 3D, a second insulating layer (not shown) is deposited on the entire surface including the first data line 27, and a second contact hole (not shown) is formed on both sides of the first data line 27. Then, (28). A metal for a second other data line is deposited on the entire surface including the second contact hole 28 and selectively removed to meet in the second condenser hole 28 to form a second data line 29, The second insulating film is removed.
이상에서 설명한 바와 같이 본 발명의 반도체 소자의 제조방법은 다음과 같은 효과가 있다. 첫째, 두번의 공정을 통해 콘택홀을 형성하기 때문에 포토(Photo) 작업시 공정 마진을 향상시킨다. 둘째, 현 장비 특성상 한계인 공정 진행이 가능하다.As described above, the method of manufacturing a semiconductor device of the present invention has the following effects. First, since the contact hole is formed through the two processes, the process margin is improved during the photo operation. Second, it is possible to proceed with the process which is limited by the characteristics of current equipment.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960031624A KR980012661A (en) | 1996-07-31 | 1996-07-31 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960031624A KR980012661A (en) | 1996-07-31 | 1996-07-31 | Method of manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR980012661A true KR980012661A (en) | 1998-04-30 |
Family
ID=66249476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960031624A KR980012661A (en) | 1996-07-31 | 1996-07-31 | Method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR980012661A (en) |
-
1996
- 1996-07-31 KR KR1019960031624A patent/KR980012661A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100848850B1 (en) | Trench dmos transistor structure | |
US5550071A (en) | Method for forming micro contacts of semiconductor device | |
JP2780162B2 (en) | Method for manufacturing semiconductor device | |
KR940002393B1 (en) | Semiconductor memory device | |
KR100192521B1 (en) | Method of manufacturing semiconductor device | |
KR100341159B1 (en) | Method of manufacturing semiconductor memory device using two etching patterns | |
KR980012661A (en) | Method of manufacturing semiconductor device | |
KR100368321B1 (en) | Method of manufacturing a semiconductor device | |
KR100280539B1 (en) | Semiconductor device manufacturing method | |
KR100587595B1 (en) | Method for fabricating semiconductor device | |
KR100209708B1 (en) | Method for forming wiring of semiconductor device | |
KR0161737B1 (en) | Method for fabricating mosfet | |
KR100198637B1 (en) | Fabricating method of semiconductor device | |
KR100261181B1 (en) | Semiconductor device and method for manufacturing the same | |
KR100268796B1 (en) | Semiconductor device manufacturing method | |
KR100223895B1 (en) | Dram cell and manufacturing method thereof | |
KR100313954B1 (en) | Method for manufacturing high voltage device | |
KR100344827B1 (en) | Method for manufacturing semiconductor memory device | |
KR100460704B1 (en) | Method for fabricating bottom gate-type tft of sram to increase capacitance of node | |
KR960011471B1 (en) | Manufacturing method of semiconductor memory device | |
KR100365748B1 (en) | A method for forming contact of semiconductor device | |
KR0156099B1 (en) | Semiconductor memory and manufacture thereof | |
KR19980026069A (en) | Method of manufacturing capacitors in semiconductor devices | |
KR20000043897A (en) | Method for fabricating transistor of semiconductor device | |
KR19990015448A (en) | Manufacturing Method of Semiconductor Device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |