KR980012167A - 반도체장치의 패턴 인식마트 형성방법 - Google Patents

반도체장치의 패턴 인식마트 형성방법 Download PDF

Info

Publication number
KR980012167A
KR980012167A KR1019960027253A KR19960027253A KR980012167A KR 980012167 A KR980012167 A KR 980012167A KR 1019960027253 A KR1019960027253 A KR 1019960027253A KR 19960027253 A KR19960027253 A KR 19960027253A KR 980012167 A KR980012167 A KR 980012167A
Authority
KR
South Korea
Prior art keywords
pattern recognition
semiconductor device
forming
recognition mark
present
Prior art date
Application number
KR1019960027253A
Other languages
English (en)
Inventor
조형석
김봉수
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960027253A priority Critical patent/KR980012167A/ko
Publication of KR980012167A publication Critical patent/KR980012167A/ko

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

웨이퍼(Wafer)에 패턴 인식을 위한 특정모양을 각각의 웨이퍼에 관계없이 모든 웨이퍼에 동일하게 형성하여 계측공정을 신속하고 지속적으로 하도록 개선시킨 반도체장치의 패턴 인식마크 형성방법에 관한 것이다. 본 발명은, 패턴인식 기능을 수행하기 위한 반도체장치 패턴인식 마크의 형성방법에 있어서, 웨이퍼의 스크라이버 라인(Scribe Line) 상에 "ㄹ" 형상으로 패턴인식 마크를 모든 반도체장치에 동일하게 형성하여 패턴 인식 기능을 수행함을 특징으로 하여 이루어진다. . 따라서, 본 발명에 의하면 신속한 공정수행 및 지속적인 관리가 용이한 효과가 있다.

Description

반도체장치의 패턴 인식마트 형성방법
제1도는 종래의 반도체장치의 패턴 인식마크 형성방법을 나타내는 평면 구성도이다.
제2도는 본 발명에 따른 반도체장치의 패턴 인식마크 형성방법의 실시예를 나타내는 평면구성도이다.
* 도면의 주요 부분에 대한 부호의 설명
10, 16 : 칩 12, 18 : 스크라이버 라인
14, 20 : 패턴 인식마크
본 발명은 반도체장치의 패턴(Pattern) 인식마크(Mark) 형성방법에 관한 것으로서, 보다 상세하게는 웨이퍼(Wafer)에 패턴 인식을 위한 특정모양을 각각의 웨이퍼에 관계없이 모든 웨이퍼의 동일하게 형성하여 계측공정을 신속하고 지속적으로 하도록 개선시킨 반도체장치의 패턴 인식마크 형성방법에 관한 것이다. 통상, 반도체장치의 제조공정에서는 웨이퍼 내에 존재하는 특정모양의 마크를 이용하는 패턴을 인식하고 공정을 수행한다. 제1도는 종래의 반도체장치의 패턴 인식마크 형성방법을 나타내는 것이다. 먼저, 웨이퍼에 반복적으로 존재하는 칩(Chip)(10)과 칩(10)사이의 스크라이버 라인 (Scribe Line)(12)에는 직사각형의 패턴 인식마크(14)가 일정거리를 두고 반복적으로 형성되어 있다. 여기서 패턴 인식을 하기 위하여 웨이퍼 내에 반복적으로 존재하는 패턴 인식마크(14) 모양을 선정하는 데에는 별다른 문제가 제기되지 않는다. 그러나 공정이 진행됨에 따라 패턴 인식마크(14)의 모양이 달라지고, 이런 이유로 계측공정 셋업(Set-Up)할 때 마다 패턴 인식마크(14)를 달리해주어야 한다. 따라서, 종래에는 셋업시 많은 시간이 걸리게 되어 신속한 공정수행이 진행되는 데에는 어려움이 많았고, 또한 계측공정의 지속적인 관리도 복잡하게 되는 문제점이 있었다.
본 발명의 목적은, 신속하게 공정을 수행하고, 지속적인 관리가 이루어지도록 하기 위한 반도체장치의 패턴 인식마크 형성방법을 제공하는 데 있다. 상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 패턴 인식마크 형성방법에 있어서, 웨이퍼 스크라이버 라인(Scribe Line) 상에 "ㄹ" 형상으로 패턴 인식마크를 모든 반도체장치에 동일하게 형성하여 패턴 인식기능을 수행함을 특징으로 하여 이루어진다. 이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 제2도는 본 발명에 따른 반도체장치의 패턴 인식마크 형성방법의 실시예를 나타낸다. 먼저, 웨이퍼에 반복적으로 존재하는 칩(16)과 칩(16) 사이의 스크라이버 라인(18)에는 패턴 인식마크(20)가 일정거리를 두고 반복적으로 형성되어 있다. 본 발명은 패턴 인식마크(20)를 특정모양인 가로 90㎛ 내지 110㎛ , 세로 190㎛ 내지 210㎛ 의 "ㄹ"로 형성하고, 실시예는 가로 100㎛ , 세로 200㎛ 로 형성하여 웨이퍼에 형성되는 패턴 즉, 칩(16)의 내부에는 지장이 없도록 한다.
그리고 본 발명의 패턴 인식마크(20)는 모든 디바이스(Device)에 동일하게 적용하여 공정을 수행한다.그러면 셋업하고자 하는 모든 계측공정의 웨이퍼를 별도로 준비할 필요 없이 한 공정의 웨이퍼만 준비하면 된다. 즉, 신규 디바이스의 도입에 따라 수행되는 계측공정의 셋업은 일회 셋업만으로 모든 계측공정의 패턴 인식을 할 수 있는 것이다. 그리고 공정수행시 이상이 발견될 때 정상적으로 복구시키기도 쉬어진다. 따라서 본 발명에 의하면 신속한 공정수행 및 지속적인 관리가 용이한 효과가 있다. 이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연하다.

Claims (1)

  1. 패턴인식 기능을 수행하기 위한 반도체장치 패턴인식 마크의 형성방법에 있어서, 웨이퍼의 스크라이버 라인(Scribe Line)상에 "ㄹ" 형상으로 패턴인식 마크를 모든 반도체장치에 동일하게 형성하여 패턴 인식 기능을 수행함을 특징으로 하는 반도체장치의 패턴인식 마크 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임
KR1019960027253A 1996-07-05 1996-07-05 반도체장치의 패턴 인식마트 형성방법 KR980012167A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960027253A KR980012167A (ko) 1996-07-05 1996-07-05 반도체장치의 패턴 인식마트 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960027253A KR980012167A (ko) 1996-07-05 1996-07-05 반도체장치의 패턴 인식마트 형성방법

Publications (1)

Publication Number Publication Date
KR980012167A true KR980012167A (ko) 1998-04-30

Family

ID=66242272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960027253A KR980012167A (ko) 1996-07-05 1996-07-05 반도체장치의 패턴 인식마트 형성방법

Country Status (1)

Country Link
KR (1) KR980012167A (ko)

Similar Documents

Publication Publication Date Title
ATE219291T1 (de) Verfahren und vorrichtung zum trocknen von substraten
KR980012167A (ko) 반도체장치의 패턴 인식마트 형성방법
KR970029263A (ko) 웨이퍼를 용이하게 구별하기 위한 라벨
US20020197749A1 (en) Method of monitoring and controlling a photoresist edge bead
KR20010041940A (ko) 이중 필드 옥사이드 공정을 이용한 스테퍼 정렬 마크 형성
US20030141605A1 (en) Method of forming identifying mark on semiconductor wafer
KR19980082700A (ko) 반도체장치의 금속막 식각방법
KR950030229A (ko) 웨이퍼 패턴의 얼라인 방법
KR970059846A (ko) 반도체장치 개별패턴의 정렬상태 측정방법
KR100209727B1 (ko) 반도체 소자의 금속층 식각모니터 방법
KR100224708B1 (ko) 조립된 칩의 웨이퍼 상의 위치 확인방법
KR100312654B1 (ko) 반도체 소자의 패턴구조
KR19990026241A (ko) 잉킹 방법
KR19980022232A (ko) 정렬키를 갖는 반도체장치
KR100261178B1 (ko) 파인드타겟 감도향상방법
KR20020090601A (ko) 웨이퍼의 고유번호 표시방법
KR960026867A (ko) 반도체소자의 제조방법
JPS61263124A (ja) 半導体装置製造用のマスク板
KR980005911A (ko) 스크라이브 라인 제작방법
JPH0330332A (ja) パターン形成方法
KR950021048A (ko) 반도체 웨이퍼의 패턴 형성방법
KR960024651A (ko) 포토마스크 제작 방법
KR19980068468A (ko) 패턴화된 웨이퍼 흠결의 측정 기준 영역을 제공하는 흠결기준 웨이퍼
DE59608249D1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
KR19990033659A (ko) 타이틀러를 이용한 웨이퍼의 코드마킹방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination