KR980011972A - 큰 단차를 가지는 반도체 장치의 제조방법 - Google Patents

Abstract

본 발명은 큰 단차를 가지는 반도체 장치의 제조 방법에 관한 것으로, 본 발명에 따른 방볍에서는 단차를 가지고 형성된 좁고 깊은 구조의 패턴이 형성된 반도체 기판상에 열처리 없이 사용하는 절연 물질과, 열에 의한 평탄화 효과가 우수한 절연 물질을 차례로 증착한 후 에치백하고, 그 위에 원하는 패턴을 형성하기 위한 소정의 막질을 증착한 후, 포토레지스트 패턴에 의해 원하는 패턴을 형성한다. 본 발명에 의하면, 큰 단차가 형성된 반도체 기판상에 원하는 패턴을 형성할 때 스트링거 또는 노칭 현상을 방지함으로써 신뢰성 있는 반도체 장치를 얻을 수 있다.

Description

큰 단차를 가지는 반도체 장치의 제조방법

본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 반도체 장치를 제조하는 데 있어서 큰 단차로 인해 발생할 수 있는 스트링거(stringer) 또는 노칭(notching) 현상을 방지할 수 있는 반도체 장치의 제조 방법에 관한 것이다.

반도체 소자의 고집적화에 따라 반도체 제조 공정에 있어서 배선 구조가 더욱 적층화되고 있다. 이에 따라, 하부 구조의 패턴에 따라 단차가 심하게 되고, 상층부에 존재하는 배선이 오픈되는 등 제품의 수율 및 신뢰성에 있어서 문제점으로 야기되고 있다. 또한, 반도체 장치의 고집적화에 따라 칩 사이즈가 작아지고, 이에 따라 배선 폭도 좁아지고 있다. 이를 보상하기 위해서는 장치의 두께를 높여야 한다. 따라서, 좁고 깊은 구조의 패턴의 형성이 불가피하다. 따라서, 상기와 같은 반도체 소자의 구조적 추세에 따라서 사진 공정 및 그에 따른 식각 공정에 있어서 어려움이 증가하고 있다.

도 1a 내지 도 1e는 좁고 깊은 구조의 패턴이 형성된 반도체 기판에서 반도체 장치를 제조하는 한 단계로서, 상기 좁고 깊은 구조의 패턴 상부에 원하는 패턴을 형성하기 위하여 사진 및 식각 공정을 행하는 과정을 단계적으로 설명하기 위한 도면이다.

도 1a를 참조하면, 반도체 기판(10)상에 큰 단차, 예를 들면 약 5000 ~ 6000Å의 두께의 단차를 가지고 형성된 좁고 깊은 구조의 패턴(12) 위에 층간 절연막(20)을 얇은 두께, 예를 들면 1000Å의 두께로 증착한다.

도 1b를 참조하면, 상기 층간 절연막(20)상에 원하는 패턴을 형성하기 위한 막질, 예를 들면 폴리실리콘 막질(25)을 증착한다.

도 1c를 참조하면, 상기 폴리실리콘 막질(25)을 원하는 패턴으로 패터닝하기 위하여 상기 결과물상에 포토레지스트 물질(30)을 증착한다.

도 1d를 참조하면, 상기 포토레지스트 물질(30)을 소정의 패턴으로 패터닝하여 포토레지스트 패턴(30A)을 형성한다. 이 때, 상기 좁고 깊은 구조의 패턴(12)에 의해 상기 반도체 기판(10)상에 단차가 크게 형성되어 있으므로, 상기 반도체 기판(10)상의 일부 영역에서는 포토레지스트 물질(30)의 일부가 제거되지 않고 포토레지스트 잔류물(30B)로 남아있게 된다.

도 1e를 참조하면, 상기 포토레지스트 패턴(30A)을 마스크로 하여 상기 폴리실리콘 막질(25) 및 층간 절연막(20)을 식각하여 폴리실리콘 패턴(25A) 및 층간 절연막 패턴(20A)을 형성시킨다. 이 때, 상기 제1D도를 참조하여 설명한 바와 같은 포토레지스트 잔류물(30B)에 의해 그 하부에 있는 폴리실리콘 막질(25)의 일부가 식각되지 않고 남아 있게 된다. 그 후, 상기 포토레지스트 패턴(30A)의 스트립 공정을 거치게 되면 상기 포토레지스트 잔류물(30B)이 동시에 제거되면서 그 하부에 식각되지 않고 남아 있는 폴리실리콘 막질(25) 부분에 의해 스트링거(stringer)(25B)가 형성된다.

상기와 같은 스트링거의 형성에 따른 문제를 개선하기 위한 한가지 방법으로서, 상기 도 1d를 참조하여 설명한 바와 같은 포토레지스트 패턴의 형성 과정에서 과다 노광을 행하는 경우에는 포토레지스트 패턴의 일부가 깨지는 결과를 초래함으로써, 형성하고자 하는 패턴에 노칭(notching) 현상을 야기시킬 뿐이며, 해결하고자 하였던 스트링거 형성에 따른 문제는 개선되지 않는다.

따라서, 본 발명의 목적은 큰 단차로 인해 발생할 수 있는 스트링거 또는 노칭 현상을 방지할 수 있는 반도체 장치의 제조 방법을 제공하는 것이다.

제1a도 내지 제1e도는 종래 기술에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면이다.

제2a도 내지 제2f도는 본 발명의 바람직한 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면이다.

상기 목적을 달성하기 위하여 본 발명은, 단차를 가지고 형성된 좁고 깊은 구조의 패턴이 형성된 반도체 기판상에 열처리 없이 사용하는 절연 물질을 소정의 두께로 증착하여 제1 절연막을 형성하는 단계와, 상기 제1 절연막상에 열에 의한 평탄화 효과가 우수한 막질을 소정의 두께로 증착하여 제2 절연막을 형성하는 단계와, 상기 제1 절연막 및 제2 절연막에 의해 형성된 절연층을 행성된 에치백하여 상기 좁고 깊은 구조의 패턴상의 절연층의 두께가 소정의 두께인 절연층을 형성하는 단계와, 상기 결과물상에 원하는 패턴을 형성하기 위한 소정의 막질을 증착하는 단계와, 상기 결과물상에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 하여 상기 소정의 막질을 식각하여 상기 소정의 막질에 의한 원하는 패턴을 형성하는 단계와 상기 포토레지스트 패턴을 스트립하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법을 제공한다.

바람직하게는, 상기 제1 절연막을 형성하는 단계는 절연 물질로서 USG, PE-TEOS 또는 Si₃H₄를 사용하고, 상기 제2 절연막을 형성하는 단계는 절연 물질로서 BPSG를 사용한다.

본 발명에 의하면, 큰 단차가 형성된 반도체 기판상에 원하는 패턴을 형성할 때 스트링거 또는 노칭 현상을 방지함으로써 신뢰성 있는 반도체 장치를 얻을 수 있다.

다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.

도 2a 내지 도 2f는 본 발명의 바람직한 실시예에 따라 좁고 깊은 구조의 패턴이 형성된 반도체 기판에서 반도체 장치를 제조하는 한 단계로서, 상기 좁고 깊은 구조의 패턴 상부에 원하는 패턴을 형성하기 위하여 사진 및 식각 공정을 행하는 과정을 단계적으로 설명하기 위한 도면이다.

도 2a를 참조하면, 큰 단차, 예를 들면 약 5000 ~ 6000Å의 두께의 단차를 가지고 형성된 좁고 깊은 구조의 패턴(110)이 형성된 반도체 기판(100)상에 열처리 없이 사용하는 절연 물질, 예를 들면 USG, PE-TEOS 또는 Si₃H₄등을 증착하여 제1 절연막(121)을 3000 ~ 5000Å 정도의 두께로 형성한다.

도 2b를 참조하면, 상기 제1 절연막(121)상에 열에 의한 평탄화 효과가 우수한 막질, 예를 들면 BPSG를 증착하여 상면이 평탄한 제2 절연막(122)을 3000 ~ 5000Å 정도의 두께로 형성한다.

도 2c를 참조하면, 상기 제1 절연막(121) 및 제2 절연막(122)에 의해 형성된 절연층을 에치백하여 상기 좁고 깊은 구조의 패턴(110)상의 절연층의 두께가 소정의 두께, 예를 들면 약 2000Å으로 되는 절연층(123)을 형성한 후, 그 결과물상에 원하는 패턴을 형성하기 위한 막질, 예를 들면 폴리실리콘 막질(130)을 소정의 두께로 증착한다.

도 2d를 참조하면, 상기 폴리실리콘 막질(130)을 원하는 패턴으로 패터닝하기 위하여 상기 결과물상에 포토레지스트 물질(140)을 증착한다.

도 2e를 참조하면, 상기 포토레지스트 물질(140)을 소정의 패턴으로 패터닝하여 포토레지스트 패턴(140A)을 형성한다.

도 2f를 참조하면, 상기 포토레지스트 패턴(140A)을 마스크로 하여 상기 폴리실리콘 막질(130) 및 절연층(123)을 식각하여 폴리실리콘 패턴(130A)과 절연층 패턴(123A)을 형성한다. 그 후, 상기 포토레지스트 패턴(140A)을 스트립한다.

상기한 바와 같이, 본 발명에 따른 반도체 장치의 제조 방법에 의하면 스트링거 및 노칭의 근본 원인인 높은 단차를 줄이기 위하여 각각 특성이 다른 절연막을 이용하여 평탄화시킴으로써 원하는 패턴을 형성할 수 있고, 그에 따라 반도체 장치의 신뢰성을 향상시킬 수 있다.

본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 이하여 가능함은 명백하다.

Claims (3)

1. 단차를 가지고 형성된 좁고 깊은 구조의 패턴이 형성된 반도체 기판상에 열처리 없이 사용하는 절연 물질을 소정의 두께로 증착하여 제1절연막을 형성하는 단계와, 상기 제1절연막상에 열에 의한 평탄화 효과가 우수한 막질을 소정의 두께로 증착하여 제2절연막을 형성하는 단계와, 상기 제1절연막 및 제2절연막에 의해 형성된 절연층을 에치백하여 상기 좁고 깊은 구조의 패턴상의 절연층의 두께가 소정의 두께인 절연층을 형성하는 단계와, 상기 결과물상에 원하는 패턴을 형성하기 위한 소정의 막질을 증착하는 단계와, 상기 결과물상에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 하여 상기 소정의 막질을 식각하여 상기 소정의 막질에 의한 원하는 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 스트립하는 단게를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
2. 제1항에 있어서, 상기 제1절연막을 형성하는 단계는 절연 물질로서 USG,PE-TEOS 또는 Si₃H₄를 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
3. 제1항에 있어서, 상기 제2절연막을 형성하는 단계는 절연 물질로서 BPSG를 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임