KR980010977A - 디지털 디스플레이 모니터의 영상크기 조정장치 - Google Patents
디지털 디스플레이 모니터의 영상크기 조정장치 Download PDFInfo
- Publication number
- KR980010977A KR980010977A KR1019960026718A KR19960026718A KR980010977A KR 980010977 A KR980010977 A KR 980010977A KR 1019960026718 A KR1019960026718 A KR 1019960026718A KR 19960026718 A KR19960026718 A KR 19960026718A KR 980010977 A KR980010977 A KR 980010977A
- Authority
- KR
- South Korea
- Prior art keywords
- frequency
- signal
- clock signal
- receiving
- image
- Prior art date
Links
- 238000004513 sizing Methods 0.000 title claims 2
- 230000015654 memory Effects 0.000 claims abstract description 36
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 101150002307 DCLK2 gene Proteins 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 9
- 101150066343 Dclk1 gene Proteins 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 3
- 238000005070 sampling Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
- G09G1/08—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam directly tracing characters, the information to be displayed controlling the deflection and the intensity as a function of time in two spatial co-ordinates, e.g. according to a cartesian co-ordinate system
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/005—Adapting incoming signals to the display format of the display terminal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4084—Scaling of whole images or parts thereof, e.g. expanding or contracting in the transform domain, e.g. fast Fourier transform [FFT] domain scaling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Abstract
본 발명은 디지털 디스플레이 모니터의 영상 크기를 조정하는 장치에 관한 것으로, 영상 크기 조정 장치는 프로그램가능한 분주기를 가지는 주파수 체배 회로와, 채널 당 2개씩 할당된 6개의 라인 메모리들로 이루어지는 메모리 부를 구비하며, 영상의 수평 크기는 주파수 체배 회로를 이용하여 아날로그-디지털 변환기의 샘플링 주파수를 변경함으로써 조정되고, 영상의 수직 크기는 해당 라인 기간 동안 이중 주사가 수행되도록 함으로써 조정된다.
Description
본 발명은 LCD(Liquid Crystal Display) 모니터 등과 같은 디지털 디스플레이 모니터에 관한 것으로, 더 구체적으로는 영상(image)의 수평 크기 및 수직 크기를 조정하는 장치에 관한 것이다.
통상적인 CRT(Cathode Ray Tube) 디스플레이 모니터에서, 영상의 수평 크기 및 수직 크기의 조정(adjustment)은, 잘 알려져 있는 바와 같이, 수평 및 수직 편향 요크들(horizotal and vertical deflection yokes) 각각을 통하여 흐르는 편향 전류의 양을 조절(control)하는 것에 의해, 즉 편향 제어에 의해 이루어지도록 하고 있다.
그러나, 디지털 비디오 신호들(digital video signals)에 의해 구동되는 디지털 모니터에서는, 상술한 방식으로 영상 크기를 조정하는 것은 불가하다. 따라서, 디지털 모니터의 영상 크기를 조정하기 위해서는, 디지털 비디오 신호들의 변환 처리가 필요하다.
본 발명의 목적은 디지털 모니터에서 영상의 크기를 용이하게 조정할 수 있도록 하는 영상 크기 조정 장치를 제공하는 것이다.
제1도는 본 발명의 바람직한 실시예에 따른 영상 크기 조정 장치의 구성을 보여주는 블럭도.
제2A도 및 제2B도는 제1도에 도시된 영상 크기 조정 장치에 의한 수평 크기 제어 신호의 값이 5 일 때의 샘플링 주파수와 픽셀 수를 각각 보여주는 개략도.
제3A도 및 제3B도는 제1도에 도시된 영상 크기 조정 장치에 의한 수평 크기 제어 신호의 값이 10 일 때의 샘플링 주파수와 픽셀 수를 각각 보여주는 개략도.
제4도는 제1도에 도시된 영상 크기 조정 장치에 의한 영상의 수직 크기 변환이 이루어지지 않을 때의 타이밍과 입력 라인 수 대 출력 라인 수를 보여주는 개략도.
제5도는 제1도에 도시된 영상 크기 조정 장치에 의한 영상의 수직 크기 변환이 이루어질 때의 타이밍과 입력 라인 수 대 출력 라인 수를 예시하는 개략도.
* 도면의 주요 부분에 대한 부호의 설명
100 : 주파수 체배 회로 110 : 위상 동기 루프
120 : 분주기 130 : 프로그램가능한 분주기
200 : 아날로그-디지털 변환기 300 : 신호 선택 회로
400 : 타이밍 발생 회로 500 : 메모리 부
510∼560 : 라인 메모리 600, 700 : 스위칭 회로
상기 목적을 달성하기 위한 본 발명의 특징에 의하면, 디지털 디스플레이 모니터의 영상 크기 조정 장치는: 외부로부터 인가되는 아날로그 컬러 신호들을 각각 받아들이기 위한 신호 입력 단자들과; 제1주파수의 수평 동기 신호(horizontal synchronization signal)를 받아들이고, 영상(image)의 수평 크기(horizon- tal size)를 제어하기 위한 제1외부 제어 신호의 데이터 값에 대응하는 제2주파수의 제1클럭 신호(clock signal)와 상기 제1주파수의 분주된 주파수인 제3주파수의 제2클럭 신호를 발생하기 위한 주파수 체배 수단(周波數遞培手段) (frequency multipling means)과; 여기서, 상기 제2주파수는 상기 제1주파수보다 높고, 상기 제3주파수는 상기 제1주파수보다 높으나 상기 제2주파수보다는 낮으며; 상기 제2클럭 신호에 동기되어서 상기 신호 입력 단자들을 통하여 입력된 상기 아날로그 컬러 신호들을 디지털 컬러 신호들로 각각 변환하기 위한 아날로그-디지털 변환 수단(analog to digital converting means)과; 상기 영상의 수직 크기(vertical size)를 제어하기 위한 제2외부 제어 신호에 응답하여, 상기 제1클럭 신호와 상기 제2클럭 신호 중 어느 하나를 선택적으로 출력하기 위한 신호 선택 수단과; 상기 주파수 체배 수단으로부터의 상기 제1클럭 신호에 동기되어서 상기 제2외부 제어 신호의 데이터 값에 대응하는 선택 제어 신호를 발생하는 타이밍 발생 수단(timing generating means)과; 제1 및 제2 메모리 영역들을 구비하고, 상기 각 메모리 영역은 상기 주파수 체배 수단으로부터의 상기 제2클럭 신호에 응답하여 기입 인에이블(write enable) 상태로 되며 그리고 상기 신호 선택 수단의 출력 신호에 응답하여 독출 인에이블 상태(read enable) 상태로 되는 메모리 수단과; 상기 메모리 수단으로부터 독출된 상기 디지털 컬러 신호들을 외부로 각각 출력하기 위한 신호 출력 포트들(signal output ports)과; 상기 수평 동기 신호에 응답하여, 상기 아날로그-디지털 변환 수단으로부터의 상기 디지털 컬러 신호들을 선택적으로 상기 메모리 영역들 중 어느 하나로 전달하는 제1스위칭 수단 및; 상기 선택 제어 신호에 응답하여 상기 메모리 영역들 중 어느 하나로부터 독출된 데이터 신호들을 선택적으로 상기 신호 출력 포트들로 전달하기 위한 제2스위칭 수단을 포함한다.
상기 장치에 있어서, 상기 주파수 체배 수단은; 상기 제1주파수의 상기 수평 동기 신호와 제4주파수의 궤환 신호(feedback signal)를 받아들이고, 상기 제1주파수와 상기 제4주파수를 비교하여 상기 제1주파수에 고정(lock)된 상기 제2주파수의 상기 제1클럭 신호를 출력하는 위상 동기 루프 수단(phase locked loop means)과, 상기 제1클럭 신호를 받아들이고 그리고 상기 제2주파수의 소정 배수로 분주된 상기 제3주파수의 상기 제2클럭 신호를 출력하는 제1분주 수단(frequency dividing means) 및, 상기 제1분주 수단으로부터의 상기 제2클럭 신호를 받아들이고 그리고 상기 제3주파수의 상기 제2외부 제어 신호의 데이터 값에 대응하는 배수로 분주된 상기 제4주파수의 상기 궤환 신호를 출력하는 제2분주 수단을 포함한다.
상기 장치의 실시예에 있어서, 상기 제1분주 수단은, 상기 위상 동기 루프 수단으로부터의 상기 제1클럭 신호를 받아들이고, 상기 제2주파수의 1/2배로 분주된 상기 제2클럭 신호를 출력하는 수단을 포함한다.
상기 장치의 실시예에 있어서, 상기 제2분주 수단은, 상기 제1분주 수단으로부터의 상기 제2클럭 신호를 받아들이기 위한 입력 단자와, 상기 제1외부 테이터 신호를 받아들이기 위한 프로그램 입력 단자들과, 상기 위상 동기 루프로 상기 궤환 신호를 출력하기 위한 출력 단자를 가지는 프로그램가능한 분주기(programmable frequency divider)를 포함한다.
상기 장치의 실시예에 있어서, 상기 신호 선택 수단은, 상기 제1 및 제2클럭 신호들을 각각 받아들이기 위한 입력 단자들과, 상기 제2외부 제어 신호와 연결되는 제어 단자와, 상기 메모리 수단과 연결되는 출력 단자를 가지는 멀티플렉서(multiplexer)를 포함한다.
상기 장치의 실시예에 있어서, 상기 제1스위칭 수단은 복수개의 디멀티플렉서(demultiplexer)들을 포함하되, 상기 각 디멀티플렉서들은 상기 아날로그-디지털 변환 수단으로부터의 상기 디지털 컬러 신호들을 각각 받아들이기 위한 입력 포트들(input ports)과, 상기 수평 동기 신호와 연결되는 제어 단자와, 상기 제1메모리 영역의 데이터 입력 단자들과 각각 연결되는 제1출력 포트들 및, 상기 제2메모리 영역의 데이터 입력 포트들과 각각 연결되는 제2출력 포트들을 가진다.
상기 장치의 실시예에 있어서, 상기 제2스위칭 수단은 복수개의 멀티플렉서들을 포함하되, 상기 각 멀티플렉서들은 제1메모리 영역의 데이터 출력 포트들과 각각 연결되는 제1입력 포트들과, 상기 제2메모리 영역의 데이터 출력 포트들과 각각 연결되는 제2입력 포트들과, 상기 타이밍 발생 수단으로부터의 상기 선택 제어 신호와 연결되는 제어 단자 및, 상기 신호 출력 포트들과 각각 연결되는 출력 포트들을 가진다.
이상과 같은 구성을 갖는 본 발명에 따르면, 상기 주파수 체배 수단에 의해 아날로그-디지털 변환 수단의 샘플링 주파수(sampling frequency)가 변경되도록 함으로써, 영상의 수평 크기가 조정된다. 또한, 하나의 메모리 영역에 기입된 데이터가 수평 동기 신호(Hsync)의 1 주기 동안 2 번 독출되도록 함으로써, 해당 라인 기간 동안 이중 주사(double scanning)가 수행되어 영상의 수직 크기가 조정된다.
실시예
이제부터는 첨부된 도면들에 의거하여 본 발명의 바람직한 실시예에 따른 영상 크기 조정 장치에 대해 상세히 설명한다.
제1도는 본 발명의 바람직한 실시예에 따른 영상 크기 조정 장치의 구성을 보여주고 있다. 제1도를 참조하면, 본 발명에 따른 신규한 영상 크기 조정 장치는, 프로그램가능한 분주기(130)를 가지는 주파수 체배 회로(frequency multiplier)(100)와, 채널(channel)당 2개씩 할당된 6개의 라인 메모리들(line memories) (510∼560)로 이루어지는 메모리 부(memory section)(500)를 구비하고 있다. 본 실시예에서, 영상의 수평 크기는 상기 주파수 체배 회로(100)를 이용하여 아날로그-디지털 변환기(Analog to Digital Converter; ADC)(200)의 샘플링 주파수(sampling frequency)를 변경함으로써 조정되고, 영상의 수직 크기는 해당 라인 기간 동안 이중 주사(double scanning)가 수행되도록 함으로써 조정된다.
다시, 제1도를 참조하면, 주파수 체배 회로(100)는 위상 동기 루프(110)와, 이 루프(110)의 출력 신호(Dclk1)를 입력받아 그것의 주파수(fOUT1)의 1/2배로 분주된 주파수(fOUT2)의 신호(Dclk2)를 출력하는 1/2분주기(120) 및, 이 분주기(120)의 출력 신호(Dclk2)를 입력받아 그것의 주파수의 1/n배로 분주된 주파수(fREF)의 신호(CLKREF)를 출력하는 프로그램가능한 분주기(130)로 구성된다. 이 프로그램가능한 분주기(130)의 분주 배율(dividing magnification)은 외부로부터 입력되는 영상의 수평 크기를 표시하는 m 비트(bit) 데이터 신호(Hsize)의 데이터 값에 따라 결정된다. 이 데이터 신호(Hsize)는 디지털 모니터 시스템을 제어하는 마이크로컴퓨터 또는 마이크로프로세서 등과 같은 잘 알려져 있는 시스템 제어기(도시되지 않음)로부터 제공된다.
위상 동기 루프(100)는, 제1도에 도시된 바와 같이, 위상 검출기(Phase Detector;PD) 또는 위상 비교기(Phase Comparator)(111)와, 저역 통과 필터(Low Pass Filter;LPF)(112) 및 전압 제어 발진기(Voltage Controlled Oscillator; VCO)(113)로 구성된다. 상기 주파수 체배 회로(100)의 한 입력 단자로는, 더 구체적으로 위상 동기 루프(110) 내의 위상 검출기(111)의 한 입력 단자로는 수평 동기 신호(Hsync)가 인가되고, 다른 입력 단자로는 프로그램가능한 분주기(130)의 출력 신호(CLKREF)가 인가된다. 상기 위상 동기 루프(110)는 2 개의 분주기들(120, 130)과 함께 궤환 루프(feedback loop)를 형성한다. 상기 위상 동기 루프(110)는 포착 범위(capture range) 내의 수신된 동기 신호(Hsync)의 주파수와 프로그램가능한 분주기(130)의 출력 신호 즉, 궤환된 신호(CLKREF)의 주파수(fREF)를 비교하여 자신의 출력 신호(Dclk1)의 주파수(fOUT1)를 주파수 fIN×2×N(여기서, N은 데이터 신호 Hsize의 데이터 값)에 고정시킨다.
외부로부터 신호 입력 단자들(11∼13)을 통하여 아날로그-디지털 변환기(200)의 입력 포트들로는 아날로그 비디오 신호들 즉, 아날로그 컬러 신호들(analog color signals)(Ra, Ga, Ba)이 인가된다. 상기 아날로그-디지털 변환기(200)는 1/2 분주기(120)의 출력 신호(Dclk2)에 의해 동기되어서 아날로그 컬러 신호들(Ra, Ga, Ba)을 디지털 컬러 신호들(Rd, Gd, Bd)로 각각 변환하여 자신의 출력 포트들(14∼16)을 통하여 각각 출력한다. 상기 아날로그-디지털 변환기(200)의 상기 출력 단자들(14∼16)은 스위칭 회로(600)의 입력 포트들(17∼19)에 각각 연결된다. 각 디지털 컬러 신호들(Rd, Gd, Bd)이 8 비트 신호일 때 상기 스위칭 회로(600)는 24 개의 1×2 디멀티플렉서들로 구성될 수 있다. 각 디멀티플렉서들의 제어 단자 즉, 스위칭 회로(600)의 제어 단자(20)로는 수평 동기 신호(Hsync)가 인가된다. 스위칭 회로(600)의 출력 포트들(21∼26)에는 라인 메모리들(510∼560)의 입력 포트들(27∼32)이 각각 연결된다. 메모리 부(500)를 구성하는 6 개의 라인 메모리들(510∼560)의 기입 인에이블 단자들(33∼38)은 1/2 분주기(120)의 출력 단자에 연결되고, 그들의 독출 인에이블 단자들(39∼44)은 2×1 멀티플렉서(300)의 출력 단자에 연결된다. 예를 들어, 수평 동기 신호(Hsync)가 하이 레벨(high level)일 때 아날로그-디지털 변환기(200)로부터의 디지털 컬러 신호들(Rd, Gd, Bd)은 스위칭 회로(600)에 의해 메모리 부(500)의 첫 번째 영역 즉, 라인 메모리들(510, 530, 550)로 각각 전달되고, 상기 수평 동기 신호(Hsync)가 로우 레벨(low level)일 때에는 상기 디지털 컬러 신호들(Rd, Gd, Bd)이 상기 스위칭 회로(600)에 의해 메모리 부(500)의 두 번째 영역 즉, 라인 메모리들(520, 540, 560)로 각각 전달된다.
제2A도 및 제2B도는 본 실시예의 영상 크기 조정 장치에 의한 수평 크기 제어 신호(Hsize)의 데이터 값이 5 일 때의 샘플링 주파수와 픽셀 수를 각각 개략적으로 보여주고, 제3A도 및 제3B도는 본 실시예의 영상 크기 조정 장치에 의한 수평 크기 제어 신호(Hsize)의 데이터 값이 10일 때의 샘플링 주파수와 픽셀 수를 각각 개략적으로 보여주고 있다. 제2A도와 제3A도를 비교하면, 수평 동기 신호(Hsync)의 1주기 동안, 수평 크기 제어 신호(Hsize)의 데이터 값이 5일 때의 샘플링 주파수(즉, 분주기 120의 출력 주파수)보다 상기 수평 크기 제어 신호(Hsize)의 데이터 값이 10 일 때의 그것이 2 배로 증가되었음을 볼 수 있다. 이와 같이, 수평 크기 제어 신호(Hsize)의 데이터 값을 변화시킴으로써, 제2B도 및 제3B도에 도시된 바와 같이, 영상의 수평 크기를 조절할 수 있게 된다.
한편, 타이밍 발생 회로(400)는 위상 동기 루프(110)로부터 출력되는 클럭 신호(Dclk1)에 동기되어서 잘 알려진 시스템 제어기(도시되지 않음)로부터 제공되는 수직 크기 제어 신호(Vsize)의 데이터 값에 대응하는 선택 제어 신호(SEL)를 발생한다. 이 선택 제어 신호(SEL)는 다음에 설명되는 다른 하나의 스위칭 회로(700)로 제공된다.
끝으로, 스위칭 회로(700)은, 역시 앞에서와 마찬가지로, 각 디지털 컬러 신호들(Rd, Gd, Bd)이 8 비트 신호일 때, 24 개의 2×1 멀티플렉서들로 구성될 수 있다. 상기 스위칭 회로(700)의 입력 포트들(51∼56)은 상기 라인 메모리들(510∼560)의 출력 포트들(45∼50)에 각각 연결된다. 스위칭 회로(700)의 제어 단자 또는 각 멀티플렉서들의 제어 단자(57)로는 타이밍 발생 회로(400)로부터의 선택 제어 신호(SEL)가 인가된다. 스위칭 회로(700)의 출력 포트들(58∼60)은 이 영상 크기 조정 장치의 신호 출력 포트들(61∼63)에 각각 연결된다. 예를 들어, 타이밍 발생 회로(400)로부터의 선택 제어 신호(SEL)가 하이 레벨일 때 스위칭 회로(700)에 의해 첫 번째 영역의 라인 메모리들(510, 530, 550)로부터의 데이터들이 각각 신호 출력 포트들(61, 62, 63)로 전달되고, 상기 선택 제어 신호(SEL)가 로우 레벨일 때에는 두 번째 영역의 라인 메모리들(520, 540, 560)로부터의 데이터들이 각각 신호 출력 포트들(61, 62, 63)로 전달된다.
제4도는 본 실시예의 영상 크기 조정 장치에 의한 영상의 수직 크기 변환이 이루어지지 않을 때 즉, 수직 크기 제어 신호(Vsize)의 값이 0일 때의 타이밍과 입력 라인 수 대 출력 라인 수를 각각 개략적으로 보여주고 있다. 영상의 수직 크기 변환이 이루어지지 않으면, 2×1 멀티플렉서(300)는 분주기(120)의 출력 신호(Dclk2)를 선택한다. 이로써, 제4도에 도시된 바와 같이, 메모리 기입 클럭 신호의 주파수와 메모리 독출 클럭 신호의 그것이 동일하게 되어 라인 수의 증가가 이루어지지 않는다. 그 결과, 영상의 수직 크기 변화는 발생되지 않는다.
제5도는 본 실시예의 영상 크기 조정 장치에 의한 영상의 수직 크기 변환이 이루어질 때의 타이밍과 입력 라인 수 대 출력 라인 수를 각각 개략적으로 예시하는 것으로, 수직 크기 제어 신호(Vsize)의 값이 1일 때의 타이밍과 입력 라인 수 대 출력 라인 수를 보여주고 있다. 영상의 수직 크기 변환이 이루어지지 않으면, 2×1 멀티플렉서(300)는 수직 크기 제어 신호(Vsize)에 의해 위상 동기 루프(110)의 출력 신호(Dclk1)를 선택한다. 이로써, 제5도에 도시된 바와 같이, 첫 번째 라인이 이중 주사된다. 즉, 하나의 메모리 영역에 기입된 데이터가 수평 동기 신호(Hsync)의 1주기 동안 2번 독출된다. 수직 크기 제어 신호(Vsize)의 값이 2이면, 첫 번째 라이과 두 번째 라인에 대한 이중 주사가 수행되고, 그것의 값이 3이면, 첫 번째 내지 세 번째 라인들에 대한 이중 주사가 각각 수행된다. 이와 같이, 수직 크기 제어 신호(Vsize)의 데이터 값을 변화시킴으로써 영상의 수직 크기를 조절할 수 있게 된다.
이상과 같은 본 발명에 따르면, 디지털 비디오 신호들에 의해 구동되는 디지털 모니터에서, 영상의 수직 및 수평 크기를 사용자가 용이하게 조정할 수 있게 된다.
Claims (7)
- 외부로부터 인가되는 아날로그 컬러 신호들(Ra, Ga, Ba)을 각각 받아들이기 위한 신호 입력 단자들과; 제1주파수(fIN)의 수평 동기 신호(Hsync)를 받아들이고, 영상의 수평 크기를 제어하기 위한 제1외부 제어 신호(Hsize)의 데이터 값에 대응하는 제2주파수(fOUT1)의 제1클럭 신호(Dclk1)와 상기 제1주파수의 분주된 주파수인 제3주파수(fOUT2)의 제2클럭 신호(Dclk2)를 발생하기 위한 주파수 체배 수단(100)과; 여기서, 상기 제2주파수는 상기 제1주파수보다 높고, 상기 제3주파수는 상기 제1주파수보다 높으나 상기 제2주파수보다는 낮으며; 상기 제2클럭 신호(Dclk2)에 동기되어서 상기 신호 입력 단자들을 통하여 입력된 상기 아날로그 컬러 신호들을 디지털 컬러 신호들(Rd, Gd, Bd)로 각각 변환하기 위한 아날로그-디지털 변환 수단(200)과; 상기 영상의 수직 크기를 제어하기 위한 제2외부 제어 신호(Vsize)에 응답하여, 상기 제1클럭 신호(Dclk1)와 상기 제2클럭 신호(Dclk2) 중 어느 하나를 선택적으로 출력하기 위한 신호 선택 수단(300)과; 상기 주파수 체배 수단으로부터의 상기 제1클럭 신호(Dclk1)에 동기되어서 상기 제2외부 제어 신호(Vsize)의 데이터 값에 대응하는 선택 제어 신호(SEL)를 발생하는 타이밍 발생 수단(400)과; 제1및 제2메모리 영역들을 구비하고, 상기 각 메모리 영역은 상기 주파수 체배 수단으로부터의 상기 제2클럭 신호(Dclk2)에 응답하여 기입 인에이블 상태로 되며 그리고 상기 신호 선택 수단의 출력 신호에 응답하여 독출 인에이블 상태로 되는 메모리 수단(500)과; 상기 메모리 수단으로부터 독출된 상기 디지털 컬러 신호들을 외부로 각각 출력하기 위한 신호 출력 포트들과; 상기 수평 동기 신호에 응답하여, 상기 아날로그-디지털 변환 수단으로부터의 상기 디지털 컬러 신호들을 선택적으로 상기 메모리 영역들 중 어느 하나로 전달하는 제1스위칭 수단(500) 및; 상기 선택 제어 신호(SEL)에 응답하여 상기 메모리 영역들 중 어느 하나로부터 독출된 데이터 신호들을 선택적으로 상기 신호 출력 포트들로 전달하기 위한 제2스위칭 수단(700)을 포함하는 디지털 디스플레이 모니터의 영상 크기 조정 장치.
- 제1항에 있어서, 상기 주파수 체배 수단은; 상기 제1주파수의 상기 수평 동기 신호(Hsync)와 제4주파수(fREF)의 궤환 신호(CLKREF)를 받아들이고 그리고 상기 제1주파수와 상기 제4주파수를 비교하여 상기 제1주파수에 고정된 상기 제2주파수의 상기 제1클럭 신호(Dclk1)를 출력하는 위상 동기 루프 수단과, 상기 제1클럭 신호를 받아들이고 그리고 상기 제2주파수의 소정 배수로 분주된 상기 제3주파수의 상기 제2클럭 신호(Dclk2)를 출력하는 제1분주 수단 및, 상기 제1분주 수단으로부터의 상기 제2클럭 신호(Dclk2)를 받아들이고 그리고 상기 제3주파수의 상기 제2외부 제어 신호의 데이터 값에 대응하는 배수로 분주된 상기 제4주파수의 상기 궤환 신호를 출력하는 제2분주 수단을 포함하는 디지털 디스플레이 모니터의 영상 크기 조정 장치.
- 제2항에 있어서, 상기 제1분주 수단은, 상기 위상 동기 루프 수단으로부터의 상기 제1클럭 신호(Dclk1)를 받아들이고, 상기 제2주파수의 1/2 배로 분주된 상기 제2클럭 신호(Dck2)를 출력하는 수단(120)을 포함하는 디지털 디스플레이 모니터의 영상 크기 조정 장치.
- 제2항에 있어서, 상기 제2분주 수단은, 상기 제1분주 수단으로부터의 상기 제2클럭 신호(Dclk2)를 받아들이기 위한 입력 단자와, 상기 제1외부 테이터 신호를 받아들이기 위한 프로그램 입력 단자들과, 상기 위상 동기 루프로 상기 궤환 신호를 출력하기 위한 출력 단자를 가지는 프로그램가능한 분주기(130)를 포함하는 디지털 디스플레이 모니터의 영상 크기 조정 장치.
- 제1항에 있어서, 상기 신호 선택 수단은, 상기 제1 및 제2클럭 신호들을 각각 받아들이기 위한 입력 단자들과, 상기 제2외부 제어 신호와 연결되는 제어 단자와, 상기 메모리 수단과 연결되는 출력 단자를 가지는 멀티플렉서(300)를 포함하는 디지털 디스플레이 모니터의 영상 크기 조정 장치.
- 제1항에 있어서, 상기 제1스위칭 수단은 복수개의 디멀티플렉서들을 포함하되, 상기 각 멀티플렉서들은 아날로그-디지털 변환 수단으로부터의 상기 디지털 컬러 신호들을 각각 받아들이기 위한 입력 포트들과, 상기 수평 동기 신호와 연결되는 제어 단자와, 상기 제1메모리 영역의 데이터 입력 단자들과 각각 연결되는 제1출력 포트들 및, 상기 제2메모리 영역의 데이터 입력 포트들과 각각 연결되는 제2출력 포트들을 가지는 디지털 디스플레이 모니터의 영상 크기 조정 장치.
- 제1항에 있어서, 상기 제2스위칭 수단은 복수개의 멀티플렉서들을 포함하되, 상기 각 멀티플렉서들은 제1메모리 영역의 데이터 출력 포트들과 각각 연결되는 제1입력 포트들과, 상기 제2메모리 영역의 데이터 출력 단자들과 각각 연결되는 제2입력 포트들과, 상기 타이밍 발생 수단으로부터의 상기 선택 제어 신호와 연결되는 제어 단자 및, 상기 신호 출력 포트들과 각각 연결되는 출력 포트들을 가지는 디지털 디스플레이 모니터의 영상 크기 조정 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960026718A KR0174152B1 (ko) | 1996-07-02 | 1996-07-02 | 디지털 디스플레이 모니터의 영상크기 조정장치 |
TW086109006A TW328197B (en) | 1996-07-02 | 1997-06-27 | The image size-adjusting apparatus for digital display |
US08/887,128 US5818416A (en) | 1996-07-02 | 1997-07-02 | Image size adjusting apparatus for a digital display monitor |
GB9713920A GB2314993B (en) | 1996-07-02 | 1997-07-02 | Image size adjusting apparatus of digital display monitors |
JP17687597A JP3786760B2 (ja) | 1996-07-02 | 1997-07-02 | ディジタルディスプレイ装置の画像サイズ調整方法及びその画像サイズ調整回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960026718A KR0174152B1 (ko) | 1996-07-02 | 1996-07-02 | 디지털 디스플레이 모니터의 영상크기 조정장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980010977A true KR980010977A (ko) | 1998-04-30 |
KR0174152B1 KR0174152B1 (ko) | 1999-04-01 |
Family
ID=19465324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960026718A KR0174152B1 (ko) | 1996-07-02 | 1996-07-02 | 디지털 디스플레이 모니터의 영상크기 조정장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5818416A (ko) |
JP (1) | JP3786760B2 (ko) |
KR (1) | KR0174152B1 (ko) |
GB (1) | GB2314993B (ko) |
TW (1) | TW328197B (ko) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6331862B1 (en) | 1988-07-06 | 2001-12-18 | Lg Philips Lcd Co., Ltd. | Image expansion display and driver |
US6034689A (en) * | 1996-06-03 | 2000-03-07 | Webtv Networks, Inc. | Web browser allowing navigation between hypertext objects using remote control |
JP3268999B2 (ja) * | 1997-03-31 | 2002-03-25 | 三洋電機株式会社 | 映像信号処理回路 |
JPH11133921A (ja) * | 1997-10-28 | 1999-05-21 | Sharp Corp | 表示制御回路及び表示制御方法 |
US6639613B1 (en) | 1997-11-21 | 2003-10-28 | Xsides Corporation | Alternate display content controller |
US6330010B1 (en) * | 1997-11-21 | 2001-12-11 | Xsides Corporation | Secondary user interface |
US6686936B1 (en) | 1997-11-21 | 2004-02-03 | Xsides Corporation | Alternate display content controller |
US6018332A (en) | 1997-11-21 | 2000-01-25 | Ark Interface Ii, Inc. | Overscan user interface |
US6337717B1 (en) | 1997-11-21 | 2002-01-08 | Xsides Corporation | Alternate display content controller |
JP3433086B2 (ja) * | 1998-01-22 | 2003-08-04 | 松下電器産業株式会社 | 画像変換方法および画像変換装置 |
US6437809B1 (en) | 1998-06-05 | 2002-08-20 | Xsides Corporation | Secondary user interface |
US6426762B1 (en) | 1998-07-17 | 2002-07-30 | Xsides Corporation | Secondary user interface |
US6590592B1 (en) | 1999-04-23 | 2003-07-08 | Xsides Corporation | Parallel interface |
US6349215B1 (en) * | 1999-05-21 | 2002-02-19 | Warren L. Braun | Synchronization of broadcast facilities via microwave tone |
WO2000072123A2 (en) | 1999-05-21 | 2000-11-30 | Xsides Corporation | Parallel graphical user interface |
US6630943B1 (en) | 1999-09-21 | 2003-10-07 | Xsides Corporation | Method and system for controlling a complementary user interface on a display surface |
TW559699B (en) * | 2000-01-12 | 2003-11-01 | Sony Corp | Image display device and method |
US6677964B1 (en) | 2000-02-18 | 2004-01-13 | Xsides Corporation | Method and system for controlling a complementary user interface on a display surface |
US20040226041A1 (en) * | 2000-02-18 | 2004-11-11 | Xsides Corporation | System and method for parallel data display of multiple executing environments |
KR20020000940A (ko) * | 2000-06-22 | 2002-01-09 | 구자홍 | 키스톤 보정 장치 및 방법 |
KR100783700B1 (ko) * | 2001-02-14 | 2007-12-07 | 삼성전자주식회사 | 임펄스 구동 방식을 갖는 액정 표시 장치와 이의 구동 장치 |
US7305680B2 (en) * | 2002-08-13 | 2007-12-04 | Sharp Laboratories Of America, Inc. | Listening module for asynchronous messages sent between electronic devices of a distributed network |
JP4572144B2 (ja) * | 2005-07-06 | 2010-10-27 | Necディスプレイソリューションズ株式会社 | 表示パネル駆動装置および表示パネル駆動方法 |
JP5072419B2 (ja) * | 2007-04-24 | 2012-11-14 | 三菱電機株式会社 | 画像表示装置 |
JP7161470B2 (ja) * | 2017-06-08 | 2022-10-26 | キヤノン株式会社 | 画像処理装置およびその制御方法 |
US10778236B2 (en) * | 2019-01-04 | 2020-09-15 | Credo Technology Group Limited | PLL with wide frequency coverage |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0744641B2 (ja) * | 1983-06-06 | 1995-05-15 | キヤノン株式会社 | 画像変倍処理装置 |
US5068731A (en) * | 1988-07-14 | 1991-11-26 | Seiko Epson Corporation | Video image enlargement and reduction system and method |
US5422678A (en) * | 1991-01-29 | 1995-06-06 | Seiko Epson Corp. | Video processor for enlarging and contracting an image in a vertical direction |
JPH05158464A (ja) * | 1991-12-09 | 1993-06-25 | Toshiba Corp | 解像度変換回路 |
JP2935307B2 (ja) * | 1992-02-20 | 1999-08-16 | 株式会社日立製作所 | ディスプレイ |
JP2531426B2 (ja) * | 1993-02-01 | 1996-09-04 | 日本電気株式会社 | マルチスキャン型液晶ディスプレイ装置 |
-
1996
- 1996-07-02 KR KR1019960026718A patent/KR0174152B1/ko not_active IP Right Cessation
-
1997
- 1997-06-27 TW TW086109006A patent/TW328197B/zh not_active IP Right Cessation
- 1997-07-02 US US08/887,128 patent/US5818416A/en not_active Expired - Lifetime
- 1997-07-02 JP JP17687597A patent/JP3786760B2/ja not_active Expired - Fee Related
- 1997-07-02 GB GB9713920A patent/GB2314993B/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5818416A (en) | 1998-10-06 |
JPH1079905A (ja) | 1998-03-24 |
GB9713920D0 (en) | 1997-09-03 |
JP3786760B2 (ja) | 2006-06-14 |
GB2314993B (en) | 2000-11-08 |
GB2314993A (en) | 1998-01-14 |
KR0174152B1 (ko) | 1999-04-01 |
TW328197B (en) | 1998-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0174152B1 (ko) | 디지털 디스플레이 모니터의 영상크기 조정장치 | |
US5999226A (en) | Dual-screen apparatus capable of preventing jitter and screen cutoff | |
USRE41564E1 (en) | Video signal converting apparatus and a display device having the same | |
KR0162529B1 (ko) | 멀티스캔 lcd 용 디스플레이 제어기와 디스플레이 제어방법 | |
US6219023B1 (en) | Video signal converting apparatus with display mode conversion and a display device having the same | |
JP3257788B2 (ja) | 画像表示装置 | |
US5959691A (en) | Digital display apparatus having image size adjustment | |
JPH10319932A (ja) | ディスプレイ装置 | |
KR960014501B1 (ko) | 비디오 신호의 위상 제어 회로 | |
KR960007545B1 (ko) | 주화면위치 보상회로 및 그 방법 | |
US6396486B1 (en) | Pixel clock generator for automatically adjusting the horizontal resolution of an OSD screen | |
US20050057380A1 (en) | Apparatus for sampling a plurality of analog signals | |
EP1109146A2 (en) | Sync frequency conversion circuit | |
JPS63123284A (ja) | テレビジヨン受像機 | |
US5436670A (en) | Image display apparatus wherein the number of characters displayed is the same regardless of the frequency of the input signal | |
KR950002666B1 (ko) | 문자 표시 장치 | |
KR100297816B1 (ko) | 포맷 컨버터 주변회로 | |
KR100232605B1 (ko) | Lcd 모니터의 색신호 동기조정장치 | |
KR100196845B1 (ko) | 컴퓨터와텔레비젼의영상신호인터페이스장치 | |
JP3338173B2 (ja) | 映像信号処理装置 | |
KR100237421B1 (ko) | 액정표시장치 출력신호의 주사선수 변환장치 | |
KR910005933B1 (ko) | 다중화면 발생장치에서의 화면 스트로브 제어회로 | |
KR100230299B1 (ko) | 멀티 폐회로 tv 장치 | |
JP2588584B2 (ja) | ディジタルコンバーゼンス補正装置 | |
KR20010088206A (ko) | 온-스크린 디스플레이 폰트의 높이를 자동으로 설정하는장치, 방법 및 프로세서 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121030 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20131030 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |