KR980007493A

KR980007493A - 위상동기루프의 수평동기신호 입력단 보상장치

Info

Publication number: KR980007493A
Application number: KR1019960023888A
Authority: KR
Inventors: 서영철
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1996-06-26
Filing date: 1996-06-26
Publication date: 1998-03-30

Abstract

본 발명은 온 스크린 디스플레이 회로에 사용되는 위상 동기 루프(PLL)의 수평동기신호 보상장치를 개시한다. 상기 위상 동기 루프의 수평동기신호 보상장치는 동기신호 분리부와 동기신호 검파부 및 수평동기신호 보상부로 구성되는데 수평동기신호 보상부는 원 샤트 펄스 발생기와 윈도우 발생기와 직접 동기신호 발생기와 10비트 카운터와 프리 런 동기 신호 발생기와 카운터 리세트기 및 동기신호 유티 결정기로 구성된다. 따라서 본 발명에 따른 위상동기루프의 수평동기신호 입력단 보상장치는 동기 신호 검파기(Sync. Detector)의 출력이 하이인 외부모드일 때에는 프리 런 동기신호(Free Run Hsync)를 발생시키지 않고, 4FSC(NTSC:14.31MHz) 클록의 890분주 이상의 구간에 대해서는 동일 주파수 관계에 있도록 주파수 트래킹(Tracking) 동작을하여 입력에지(Edge)에 따른 출력신호만을 생성하며, 동기신호 검파기(Sync. Detector)의 출력이 로우이거나 내부 모드일 때에는 4FSC클록의 910분주 신호인 프리 런 동기신호(Free Run Hsync)를 위상동기루프의 기준신호(PLL Ref)로하여 위상 동기 루프의 전압 제어 발진기(VCO)의 입력전압이 일정하게 되어 위상 동기 루프의 안정된 로킹(Locking)동작을 할 수 있는 효과를 제공한다.

Description

위상동기루프의 수평동기신호 입력단 보상장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명에 따른 위상동기루프의 수평동기신호 입력단 보상장치의 블록도이다.

제3도는 제2도에 도시된 수평동기신호 보상부의 상세한 블록도이다.

제4도는 제2도에 도시된 수평동기신호 보상부의 상세한 회로도이다.

Claims

외부로부터 유입되는 복합 영상 신호를 복합 동기 신호로 분리하여 출력하는 동기 신호 분리부(Sync. Separator)와 상기 동기 신호 분리부(Sync.Separator)에서 입력된 복합 동기 신호의 유용여부를 판단하여 하이/로우 레벨을 출력하는 동기 신호 검파부 및 상기 동기 신호 분리부의 출력과 동기 신호 검파부의 출력과 4FSC(NTSC:14.31MHz) 클록을 입력으로하여 보상된 수평 동기 신호를 출력하는 수평 동기 신호 보상부로 입력단을 구성한 위상동기루프의 수평동기신호 입력단 보상장치에 있어서, 상기 수평 동기 신호 보상부는 상기 동기 신호 분리부(Sync. Separator)의 출력(Sep. Csync)과 상기 동기 신호 검파부(Sync. Detector)의 출력(SYD) 및 4FSC(NTSC:14.31MHz) 클록을 입력으로하여 원 샤트 펄스(One-shot Pulse)를 발생하는 원 샤트 펄스 발생기; 상기 원 샤트 펄스 발생기로부터 원 샅 펄스를 받아 계수를 시작하여 리셀을 하고 윈도우 신호를 발생하는 윈도우 발생기; 상기 동기 신호 분리기의 출력(Sep. Cysnc)과 상기 윈도우 발생기에 접속되어 동기 신호 검파부의 출력이 하이레벨일 때 등화 펄스와 잡음이 제거된 등화 제거 신호(Eq Era Hsync)를 발생하는 직접 동기 신호 발생기(Direct Hsync); 상기 직접 동기 신호 발생기에서 생성된 한 주기의 원 샤트 펄스를 입력으로 하고 910 분주를 위한 디코더의 출력으로 구성되어 10비트 동기 카운터를 리세트하는 카운터 리세트기; 상기 카운터 리세트기의 출력단에 접속되어 4FSC 하강단 모드의 909까지 계수하고 중간에 원 샤트 펄스가 인가될 때 0부터 다시 계수하는 10비트 동기 카운터; 상기 10비트 동기 카운터의 출력에 접속되며 동기 신호 검파부의 출력이 로우레벨일 때 강제로 수평 동기 신호를 생성하여 프리 런 동기 신호를 발생하고, 동기 신호 검파부의 출력이 하이레벨일 때 직접 동기 신호 발생기로부터 출력된 등화 제거 신호(Eq Era Hsync)를 합쳐서 위상동기루프의 기준신호(PLL Ref)를 발생하는 프리 런 동기신호 발생기; 및 상기 카운터 리세트기의 디코더에 접속 되어 등화 제거 신호(Eq Era Hsync) 레벨을 바꾸는 역활과 듀티 리세트 신호를 발생하여 등화 제거 신호와 프리 런 동기 신호의 포지티브 듀티를 결정하는 동기 신호 듀티 결정기를 포함하는 위상동기루프의 수평동기신호 입력단 보상 장치.
제1항에 있어서, 상기 프리 런 동기 신호 발생기로부터 발생된 프리 런 동기 신호를 위상동기루프의 기준신호(PLL Ref)로 입력시키는 것을 특징으로 하는 위상 동기 루프의 수평동기신호 입력단 보상장치.