KR980006158A - 창이 형성된 세라믹 기판 및 그를 이용한 칩 스케일 패키지 - Google Patents
창이 형성된 세라믹 기판 및 그를 이용한 칩 스케일 패키지 Download PDFInfo
- Publication number
- KR980006158A KR980006158A KR1019960022929A KR19960022929A KR980006158A KR 980006158 A KR980006158 A KR 980006158A KR 1019960022929 A KR1019960022929 A KR 1019960022929A KR 19960022929 A KR19960022929 A KR 19960022929A KR 980006158 A KR980006158 A KR 980006158A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- pads
- scale package
- chip
- chip scale
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
본 발명은 칩 스케일 패키지에 관한 것으로서, 복수 개의 본딩 패드들을 갖고 있는 반도체 칩; 창이 부도에 기판상에 형성되어 있고, 복수 개의 기판 패드들과 볼 패드들이 박막의 전도성 금속을 상기 기판상에 형성되어 있고, 기판 회로선이 상기 기판 패드들과 상기 볼 패드들을 각기 전기적으로 대응되어 연결되어 있고, 보호막이 상기 패드들 상면 주변과 상기 기판 회로선 상면을 절염 및 보호하고 있는 CSP용 부도체 기판, 상기 반도체 칩과 상기 CSP용 부도체 기판을 접착 고정하는 접착 수단; 상기 본딩 패드들과 각각 대응되는 상기 기판 패드들을 전기적으로 연결하기 위한 전기적 연결 수단, 상기 전기적 연결 부위를 보호하기 위한 봉지 수단, 상기 볼 패드 상에 형성된 솔더볼들; 을 포함하는 것을 특징으로 하는 칩 스케일 패키지를 제공하여 대량 생산이 가능하고, 일반적인 반도체 칩을 사용하여 공정이 단순하며, 전기적 연결을 와이어 본딩 하는 방법으로 진행함으로써 기존의 장비들과 기술을 이용할 수 있는 이점(利點)을 가지고 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 창이 형성된 세라믹 기판의 사시도.
Claims (18)
- 창이 형성되어 있는 부도체 기판; 그 부도체 기판 상에 전도성 금속 박막으로 형성된 복수 개의 기판 패드들; 상기 부도체 기판 상에 전도성 금속 박막으로 형성된 복수 개의 볼 패드들; 상기 기판 패드들과 상기 볼 패드들 간을 전기적으로 연결하는 기판 회로선; 및 상기 볼 패드들 및 상기 기판 패드들의 주변 상면과, 상기 기판 회로선 상면을 절연 및 보호하기 위한 보호막, 들을 포함하는 것을 특징으로 하는 CSP용 기판.
- 제1항에 있어서, 상기 부도체 기판 상에 형성되는 상기 창이 칩의 본딩 패드 부분이 노출되는 것을 특징으로 하는 CSP용 기판.
- 제1항에 있어서, 상기 부도체 기판이 세라믹으로 이루어지는 것을 특징으로 하는 CSP용 기판.
- 제1항에 있어서, 상기 부도체 기판의 두께가 약 0.3㎛인 것을 특징으로 하는 CSP용 기판.
- 제1항에 있어서, 상기 볼 패드들이 피치 간격이 0.5㎜ 내지 1.5㎜ 정도인 것을 특징으로 하는 CSP용 기판.
- 제1항에 있어서, 상기 보호막이 산화 알루미늄으로 이루어지는 것을 특징으로 하는 CSP용 기판.
- 복수 개의 본딩 패드들을 갖고 있는 반도체 칩; 창이 부도체 기판 상에 형성되어 있고, 복수 개의 기판 패드들과 볼 패드들이 박막의 전도성 금속으로 상기 기판상에 형성되어 있고, 기판 회로선이 상기 기판 패드들과 상기 볼 패드들을 각기 전기적으로 대응되어 연결되어 있고, 보호막이 상기 패드들 상면 주변과 상기 기판 회로선 상면을 절염 및 보호하고 있는 CSP용 부도체 기판; 상기 반도체 칩과 상기 CSP용 부도체 기판을 접착 고정하는 접착 수단; 상기 본딩 패드들과 각각 대응되는 상기 기판 패드들을 전기적으로 연결하기 위한 전기적 연결 수단; 상기 전기적 연결 부위를 보호하기 위한 봉지 수단, 및 상기 볼 패드 상에 형성된 솔더 볼들; 을 포함하는 것을 특징으로 하는 칩 스케일 패키지.
- 제7항에 있어서, 상기 부도체 기판 상에 형성되는 상기 창이 칩의 본딩 패드 부분이 노출되는 것을 특징으로 하는 칩 스케일 패키지.
- 제7항에 있어서, 상기 부도체 기판이 세라믹으로 이루어지는 것을 특징으로 하는 칩 스케일 패키지.
- 제7항에 있어서, 상기 부도체 기판의 두께가 약 0.3㎜인 것을 특징으로 하는 칩 스케일 패키지.
- 제7항에 있어서, 상기 볼 패드들이 피치 간격이 0.5㎜ 내지 1.5㎜ 정도인 것을 특징으로 하는 칩 스케일 패키지.
- 제7항에 있어서, 상기 보호막이 산화 알루미늄으로 이루어지는 것을 특징으로 하는 칩 스케일 패키지.
- 제7항에 있어서, 상기 반도체 칩과 상기 CSP용 부도체 기판을 접착하는 수단이 전기 절연 접착 테이프에 의하여 접착 고정되는 것을 특징으로 하는 칩 스케일 패키지.
- 제7항에 있어서, 상기 전기적 연결 수단이 본딩 와이어에 의하여 연결되는 것을 특징으로 하는 칩 스케일 패키지.
- 제7항에 있어서, 상기 봉지 수단이 에폭시 수지에 의하여 봉지되는 것을 특징으로 하는 칩 스케일 패키지.
- 제7항에 있어서, 상기 봉지 수단이 세라믹에 의하여 봉지되는 것을 특징으로 하는 칩 스케일 패키지.
- 제7항에 있어서, 상기 칩의 하면에 히트 싱크가 접착되는 것을 특징으로 하는 칩 스케일 패키지.
- 제7항에 있어서, 상기 CSP용 부도체 기판과 상기 칩이 동일한 크기인 것을 특징으로 하는 칩 스케일 패키지.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960022929A KR0176114B1 (ko) | 1996-06-21 | 1996-06-21 | 창이 형성된 세라믹 기판 및 그를 이용한 칩 스케일 패키지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960022929A KR0176114B1 (ko) | 1996-06-21 | 1996-06-21 | 창이 형성된 세라믹 기판 및 그를 이용한 칩 스케일 패키지 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980006158A true KR980006158A (ko) | 1998-03-30 |
KR0176114B1 KR0176114B1 (ko) | 1999-03-20 |
Family
ID=19462882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960022929A KR0176114B1 (ko) | 1996-06-21 | 1996-06-21 | 창이 형성된 세라믹 기판 및 그를 이용한 칩 스케일 패키지 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0176114B1 (ko) |
-
1996
- 1996-06-21 KR KR1019960022929A patent/KR0176114B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0176114B1 (ko) | 1999-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5519936A (en) | Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
US5311060A (en) | Heat sink for semiconductor device assembly | |
US4862245A (en) | Package semiconductor chip | |
US5521429A (en) | Surface-mount flat package semiconductor device | |
EP0198194B1 (en) | Packaged semiconductor chip | |
KR0169820B1 (ko) | 금속 회로 기판을 갖는 칩 스케일 패키지 | |
KR19990083550A (ko) | 수지밀봉형반도체장치및그제조방법,리드프레임 | |
KR100902766B1 (ko) | 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지 | |
EP0623954B1 (en) | Molded plastic packaging of electronic devices | |
JPS5769765A (en) | Sealed body of semiconductor device | |
JP2590521B2 (ja) | チップキャリア | |
KR980006158A (ko) | 창이 형성된 세라믹 기판 및 그를 이용한 칩 스케일 패키지 | |
KR100207902B1 (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
US20050087864A1 (en) | Cavity-down semiconductor package with heat spreader | |
KR100411809B1 (ko) | 크기형반도체패키지 | |
KR970077561A (ko) | 금속 기판을 이용한 칩 스케일 패키지(Chip Scale Package) | |
KR950003904B1 (ko) | 반도체 패키지 | |
JPH0739244Y2 (ja) | 混成集積回路装置 | |
KR0185515B1 (ko) | 칩사이즈의볼그리드어레이 | |
KR20000044989A (ko) | 멀티 칩 볼 그리드 어레이 패키지 | |
KR100235496B1 (ko) | 반도체 패키지 | |
JPH0786497A (ja) | インテリジェントパワーモジュール | |
JPH0536853A (ja) | 混成集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061030 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |