KR970703565A - 이산 코사인 고속 연산기 및 관련 연산기(high-speed arithmetic unit for discrete cosing transform and associated operation) - Google Patents
이산 코사인 고속 연산기 및 관련 연산기(high-speed arithmetic unit for discrete cosing transform and associated operation) Download PDFInfo
- Publication number
- KR970703565A KR970703565A KR1019960706552A KR19960706552A KR970703565A KR 970703565 A KR970703565 A KR 970703565A KR 1019960706552 A KR1019960706552 A KR 1019960706552A KR 19960706552 A KR19960706552 A KR 19960706552A KR 970703565 A KR970703565 A KR 970703565A
- Authority
- KR
- South Korea
- Prior art keywords
- sum
- constant
- difference
- results
- discrete cosine
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/147—Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Computational Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Theoretical Computer Science (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Discrete Mathematics (AREA)
- Complex Calculations (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
복수개의 데이터를 병렬입력하고, 이들의 일정 시프트양의 합/차를 전계산하고, 이들의 결과를 미리 정해진 자리위치까지 시프트하여 복수개의 계산을 일괄 후 덧셈 처리하여 이들 결과를 병렬 출력한다. 또한, 노이즈가 있는 화상으로부터 직선 성분을 검출하는 허프변환을 고속계산하는 회로에 있어서, 화소의 좌표 데이터를 입력하고 이들의 일정 시프트양의 합/차를 전계산하고, 이들의 결과를 미리 정해진 자리위치까지 시프트하여 복수 방향의 계산을 일괄 후 덧셈처리하여 이들 결과를 병렬출력, 디코드하여 투표 카운터를 구성한다. 이산 코사인 변환, 이산 하틀리 변환, 허프변환 등의 계산에 있어서 상수인 코사인 및 사인값을 미리 캐노니컬 코드를 이용하여 비제로 계수의 개수를 삭감하고, 또는 곱의 합 연산되는 데이터쌍을 시프트에 의해 비제로 계수부의 자리수를 중첩하여 덧셈, 뺄셈하는 전계산, 및 이들 결과를 정해진 자리위치로 시프트입력하여 후덧셈하여 복수계산의 일괄처리를 하여 덧셈기의 수를 삭감하기 위하여 적은 게이트 단수로 계산을 실현할 수 있으므로 고속인 연산기를 제공할 수 있다.
Description
이산 코사인 고속 연산기 및 관련 연산기(HIGH-SPEED ARITHMETIC UNIT FOR DISCRETE COSING TRANSFORM AND ASSOCIATED OPERATION)
[도면의 간단한 설명]
제1도는 본 발명의 이산 코사인 고속연산기의 구성도.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
Claims (10)
- 복수의 변수 또는 상기 복수의 변수의 상수배의 합 및/또는 차를 계산하는 복수의 제1의 계산수단과, 상기 복수의 제1의 계산수단의 출력을 각각 미리 정해진 자리수만큼 시프트하여 복수의 계산을 일괄 덧셈처리하는 처리수단을 가지는 것을 특징으로 하는 이산코사인 고속연산기.
- 복수의 변수 그 자체, 상기 변수의 상수배의 합 및/또는 차를 미리 계산하고, 이들 결과를 복수개의 상수끼리가 곱해진 상수 결과를 직접 사용하여 미리 정해진 자리수만큼 시프트하여 복수의 계산을 일괄 덧셈처리하는 수단을 가지는 것을 특징으로 하는 이산코사인 고속연산기.
- 제1항 또는 제2항에 있어서, n점 이산 코사인 변환의 식에 있어서, 순변환의 경우에는 n-1=i+j로 되는 i와 j에 대하여 i열과 j열의 합과 차를 데이터 입력 직후에 계산한 것과, 역변환의 경우에는 데이터 그 자체와를 선택하는 수단, 및 그 이후의 계산을 홀수행과 짝수행으로 그룹으로 나누고 결과의 출력변환 직전에 짝수행과 홀수행의 그룹의 결과의 합과 차를 계산한 것과 그대로의 결과와를 선택하는 수단을 마련하고, 순변환과 역변환의 하드웨어를 공통화한 것을 특징으로 하는 이산코사인 고속연산기.
- 제1항 또는 제2항에 있어서, 입력 초단이 덧셈은 뺄셈이 되도록 변환하고, 1-1=0, 1-0=1, 0-1=-1, 0-0=0이 되는 게이트 회로를 직접 마련하고, 그 이후의 덧셈에는 리던던트 2진 덧셈기를 마련한 것을 특징으로 하는 이산코사인 고속연산기.
- 제1항 또는 제2항에 있어서, 상수에 미리 적당한 계수를 곱하여 리코드한 후의 비제로 계수의 수를 원래의 상수보다도 적게 되도록 결정하여 회로를 구성한 것을 특징으로 하는 이산코사인 고속연산기.
- 음성/화상/코드 등의 멀티미디어 정보를 입출력하는 부분과 이들 데이터를 버퍼링하는 메모리를 마련하고, 상기 버퍼 메모리를 거쳐 병렬 입출력을 행하는 제1항 또는 제2항의 이산코사인 고속연산기에서 연산을 행하는 것을 특징으로 하는 데이터 처리시스템 또는 프로세서.
- 제6항에 기재된 데이터 처리를 리얼타임으로 실행하고, 실제 기억용량보다도 2∼3자리 이상 큰 가상 메모리 용량을 가지는 것을 특징으로 하는 데이터 기억 시스템.
- 복수의 변수 그 자체, 이들 변수의 상수배의 합 및/또는 차를 미리 계산하고 이들 결과를 복수개의 상수끼리가 미리 계산되는 것에 의해 1개의 상수로서 정해지는 상수결과를 직접사용하여 미리 정해진 자리수만큼 시프트하여 복수의 계산을 일괄 덧셈처리하는 수단을 가지는 것을 특징으로 하는 고속 하틀리 변환 연산기.
- 2변수의 합과 차를 동시에 계산하는 회로에 있어서 게이트의 일부를 공용하는 것을 특징으로 하는 버터플라이 연산기.
- 화소의 좌표데이터를 입력하고, 이들의 일정 시프트양의 합/차를 전(前)계산하고, 이들 결과를 미리 정해진 자리수까지 시프트하여 복수방향의 계산을 일괄 후(後)덧셈처리하여 이들 결과를 병렬출력, 디코드하여 투표 카운터를 구성하는 수단을 가지는 것을 특징으로 하는 고속 허프변환회로.※ 참고사항:최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP94-114924 | 1994-05-27 | ||
JP11492494A JP3652717B2 (ja) | 1994-05-27 | 1994-05-27 | 離散コサイン高速演算器 |
JP20318994A JPH0869528A (ja) | 1994-08-29 | 1994-08-29 | 高速ハフ変換回路 |
JP94-203189 | 1994-08-29 | ||
JP94-203188 | 1994-08-29 | ||
JP6203188A JPH0869450A (ja) | 1994-08-29 | 1994-08-29 | 高速ハートレイ変換演算器 |
PCT/JP1995/000953 WO1995033241A1 (fr) | 1994-05-27 | 1995-05-18 | Processeur arithmetique a haute vitesse pour transformee en cosinus discrete et operations associees |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970703565A true KR970703565A (ko) | 1997-07-03 |
Family
ID=27312854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960706552A KR970703565A (ko) | 1994-05-27 | 1995-05-18 | 이산 코사인 고속 연산기 및 관련 연산기(high-speed arithmetic unit for discrete cosing transform and associated operation) |
Country Status (4)
Country | Link |
---|---|
US (2) | US6029185A (ko) |
KR (1) | KR970703565A (ko) |
TW (1) | TW284869B (ko) |
WO (1) | WO1995033241A1 (ko) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU6410699A (en) * | 1998-10-13 | 2000-05-01 | Chris Cheah | Method and system for controlled distribution of information over a network |
US6499045B1 (en) * | 1999-10-21 | 2002-12-24 | Xilinx, Inc. | Implementation of a two-dimensional wavelet transform |
US6871208B1 (en) * | 1999-12-01 | 2005-03-22 | Macronix International Co., Ltd. | Parallel adder-based DCT/IDCT design using cyclic convolution |
US6876779B2 (en) * | 2000-01-24 | 2005-04-05 | Sony Côrporation | Method and apparatus of reconstructing audio/video/image data from higher moment data |
US6976012B1 (en) | 2000-01-24 | 2005-12-13 | Sony Corporation | Method and apparatus of using a neural network to train a neural network |
US6424737B1 (en) * | 2000-01-24 | 2002-07-23 | Sony Corporation | Method and apparatus of compressing images using localized radon transforms |
US6898583B1 (en) | 2000-01-24 | 2005-05-24 | Sony Corporation | Method and apparatus of creating application-specific, non-uniform wavelet transforms |
JP2001346213A (ja) * | 2000-06-02 | 2001-12-14 | Nec Corp | 離散コサイン変換装置及びその離散コサイン変換方法 |
US6684235B1 (en) | 2000-11-28 | 2004-01-27 | Xilinx, Inc. | One-dimensional wavelet system and method |
US6859815B2 (en) * | 2000-12-19 | 2005-02-22 | Koninklijke Philips Electronics N.V. | Approximate inverse discrete cosine transform for scalable computation complexity video and still image decoding |
KR20030005222A (ko) * | 2001-01-10 | 2003-01-17 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 코딩 |
US20030140079A1 (en) * | 2002-01-18 | 2003-07-24 | Murphy Charles Douglas | Multiple number representations for multiplication complexity reduction in signal processing transforms |
JP2004120439A (ja) * | 2002-09-26 | 2004-04-15 | Nec Electronics Corp | 画像処理装置及び画像処理方法 |
US7792891B2 (en) * | 2002-12-11 | 2010-09-07 | Nvidia Corporation | Forward discrete cosine transform engine |
US8423597B1 (en) | 2003-08-29 | 2013-04-16 | Nvidia Corporation | Method and system for adaptive matrix trimming in an inverse discrete cosine transform (IDCT) operation |
JP4290608B2 (ja) * | 2004-06-10 | 2009-07-08 | Necエレクトロニクス株式会社 | 画像処理回路,及び画像処理方法 |
US7634159B2 (en) * | 2004-12-08 | 2009-12-15 | Motorola, Inc. | System and method for parallel computation of an array transform |
JP4302661B2 (ja) * | 2005-05-02 | 2009-07-29 | 富士通マイクロエレクトロニクス株式会社 | 画像処理システム |
US20070200738A1 (en) * | 2005-10-12 | 2007-08-30 | Yuriy Reznik | Efficient multiplication-free computation for signal and data processing |
US8595281B2 (en) * | 2006-01-11 | 2013-11-26 | Qualcomm Incorporated | Transforms with common factors |
US8849884B2 (en) | 2006-03-29 | 2014-09-30 | Qualcom Incorporate | Transform design with scaled and non-scaled interfaces |
US9110849B2 (en) | 2009-04-15 | 2015-08-18 | Qualcomm Incorporated | Computing even-sized discrete cosine transforms |
US9069713B2 (en) | 2009-06-05 | 2015-06-30 | Qualcomm Incorporated | 4X4 transform for media coding |
US9081733B2 (en) | 2009-06-24 | 2015-07-14 | Qualcomm Incorporated | 16-point transform for media data coding |
US9075757B2 (en) | 2009-06-24 | 2015-07-07 | Qualcomm Incorporated | 16-point transform for media data coding |
US9118898B2 (en) | 2009-06-24 | 2015-08-25 | Qualcomm Incorporated | 8-point transform for media data coding |
US9824066B2 (en) | 2011-01-10 | 2017-11-21 | Qualcomm Incorporated | 32-point transform for media data coding |
US9798698B2 (en) | 2012-08-13 | 2017-10-24 | Nvidia Corporation | System and method for multi-color dilu preconditioner |
CN105978570B (zh) * | 2016-06-30 | 2023-04-25 | 中工科安科技有限公司 | 一种正余弦编码器高精度信号处理系统 |
TWI718625B (zh) * | 2019-08-16 | 2021-02-11 | 瑞昱半導體股份有限公司 | 應用於離散及逆離散正弦餘弦變換的運算電路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0687265B2 (ja) * | 1984-04-13 | 1994-11-02 | 富士通株式会社 | 空間フィルタ回路 |
US4791598A (en) * | 1987-03-24 | 1988-12-13 | Bell Communications Research, Inc. | Two-dimensional discrete cosine transform processor |
JPH02125366A (ja) * | 1988-07-15 | 1990-05-14 | Honda Motor Co Ltd | 回転運動漸化式の演算装置 |
JP2732673B2 (ja) * | 1989-07-01 | 1998-03-30 | 株式会社東芝 | 離散的コサイン変換装置 |
JP2866754B2 (ja) * | 1991-03-27 | 1999-03-08 | 三菱電機株式会社 | 演算処理装置 |
JP2882912B2 (ja) * | 1991-07-12 | 1999-04-19 | 株式会社 エイ・ティ・アール視聴覚機構研究所 | 多重解像度処理組込型ハフ変換法 |
JPH05268481A (ja) * | 1992-03-18 | 1993-10-15 | Casio Comput Co Ltd | 画像圧縮伸長装置 |
JP2725544B2 (ja) * | 1992-11-12 | 1998-03-11 | 日本電気株式会社 | Dct及び逆dct演算装置並びにその演算方法 |
KR950000386B1 (ko) * | 1992-12-30 | 1995-01-16 | 재단법인 한국전자통신연구소 | 이산여현 변환회로 |
JP2997613B2 (ja) * | 1993-10-26 | 2000-01-11 | 株式会社東芝 | 離散コサイン変換装置 |
JP4035789B2 (ja) * | 1994-10-13 | 2008-01-23 | 富士通株式会社 | 逆離散コサイン変換装置 |
-
1994
- 1994-12-28 TW TW083112262A patent/TW284869B/zh active
-
1995
- 1995-05-18 US US08/737,569 patent/US6029185A/en not_active Expired - Lifetime
- 1995-05-18 WO PCT/JP1995/000953 patent/WO1995033241A1/ja active Application Filing
- 1995-05-18 KR KR1019960706552A patent/KR970703565A/ko not_active Application Discontinuation
-
1999
- 1999-12-14 US US09/460,766 patent/US6223195B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW284869B (ko) | 1996-09-01 |
US6029185A (en) | 2000-02-22 |
WO1995033241A1 (fr) | 1995-12-07 |
US6223195B1 (en) | 2001-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970703565A (ko) | 이산 코사인 고속 연산기 및 관련 연산기(high-speed arithmetic unit for discrete cosing transform and associated operation) | |
US4849922A (en) | Circuit for computing the quantized coefficient discrete cosine transform of digital signal samples | |
US5467131A (en) | Method and apparatus for fast digital signal decoding | |
CN101075185A (zh) | 具有减小的带宽要求的矩阵乘法 | |
JP2778622B2 (ja) | 2次元dct回路 | |
US5964824A (en) | Two-dimensional IDCT circuit with input adder out output shifter for reducing addition operations during rounding-up | |
Pineiro et al. | High-radix logarithm with selection by rounding | |
JPH05181896A (ja) | 離散コサイン変換処理装置 | |
EP0588677A2 (en) | Two-dimensional 4x4 descrete cosine transformation system and two-dimensional 4x4 discrete cosine inverse transormation system with simple circuit structure | |
Bi et al. | Pipelined hardware structure for sequency-ordered complex Hadamard transform | |
Zucker et al. | Reuse of high precision arithmetic hardware to perform multiple concurrent low precision calculations | |
JP5589628B2 (ja) | 内積演算装置および内積演算方法 | |
JPH07319849A (ja) | 離散コサイン高速演算器 | |
Sikström et al. | A high speed 2-D discrete cosine transform chip | |
Ke et al. | High-performance montgomery modular multiplier with NTT and negative wrapped convolution | |
Tonomura | High-Speed Digital Circuit for Discrete Cosine Transform | |
RU2080650C1 (ru) | Устройство для вычисления модуля m-мерного вектора | |
Christopoulos et al. | Comparative performance evaluation of algorithms for fast computation of the two-dimensional DCT | |
US5987486A (en) | Apparatus and method for data processing | |
KR100575285B1 (ko) | 고속의 저전력 이산 코사인 변환 장치 및 방법 | |
US6201895B1 (en) | Orthogonal converting apparatus | |
KR100189195B1 (ko) | 단일화된 시스톨릭어레이 구조에 의한 2차원 dct/dst/dht의 수행장치 | |
JPH09223124A (ja) | データ圧縮伸長装置における離散余弦変換及び逆離散余弦変換方法及び装置 | |
KR920017367A (ko) | 2차원 이산 코사인 변환 방법 및 장치 | |
Sánchez et al. | An efficient architecture for the in-place fast cosine transform |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |