KR970700943A - 채널 소거 기능을 사용하는 고밀도 무접점 플래시 eprom 어레이(high density contactless flash eprom array using channel erase) - Google Patents

채널 소거 기능을 사용하는 고밀도 무접점 플래시 eprom 어레이(high density contactless flash eprom array using channel erase)

Info

Publication number
KR970700943A
KR970700943A KR1019960704077A KR19960704077A KR970700943A KR 970700943 A KR970700943 A KR 970700943A KR 1019960704077 A KR1019960704077 A KR 1019960704077A KR 19960704077 A KR19960704077 A KR 19960704077A KR 970700943 A KR970700943 A KR 970700943A
Authority
KR
South Korea
Prior art keywords
array
flash eprom
conductive material
line
channel
Prior art date
Application number
KR1019960704077A
Other languages
English (en)
Inventor
· 알버트 버제몬트
Original Assignee
존 엠. 클락 3세
내쇼날 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 엠. 클락 3세, 내쇼날 세미컨덕터 코포레이션 filed Critical 존 엠. 클락 3세
Publication of KR970700943A publication Critical patent/KR970700943A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0491—Virtual ground arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 N형 도전율의 확산된 실리콘 기판내의 P 웰(well) 내에 형성된 무접점 플래시(contactless flash) EPROM 어레이를 제공한다. 채널 소거 동작을 촉진시키기 위해, 박막의 터널 산화물은 상기 P 웰과 그 상부의 폴리실리콘 부동케이트 EPROM 셀 사이에 형성된다. 상기 어레이는 종래의 EPROM 셀 어레이 방식으로 프로그램된다. 그렇지만, 본 발명에 따라, 모든 비트선(bit line)이 부동(float)하도록 허용하고, 음의 소거 전압을 선택된 열(row)의 워드선(word line)에 인가하며 기판을 전원 전압으로 유지시킴으로써 EPROM 셀의 선택된 열의 채널 소거는 성취된다.

Description

채널 소거 기능을 사용하는 고밀도 무접점 플래시 EPROM 어레이(HIGH DENSITY CONTACTLESS FLASH EPROM ARRAY USING CHANNEL ERASE)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제17도는 본 발명에 따른 무접점 플래시 EPROM 어레이내의 두개의 EPRON 셀을 예시하는 레이아웃 도면.

Claims (7)

  1. N형 도전율의 실리콘 기판에 형성된 P웰(well) 내에 형성된 무접점 플래시(contactless flash) EPROM 어레이에 있어서, (a) P웰 상에 형성된 약 100 내지 120Å 두께의 제1절연 재료층; (b) 제2절연 재료 및 상기 제1절연 재료상에 형성된 하부 제1도전 재료의 복수개의 이격된 평행 수직 스트립(strip); (c) 상기 제2절연 재료의 평행 수직 스트립과 상기 하부의 제1도전 재료 사이의 P웰 내에 형성된 복수개의 매입 N+비트선(bit line); (d) 상기 제2도전 재료가 상기 제2절연 재료에 의해 상기 제1도전 재료와 분리 되도록 제2절연 재료와 제1도전 재료의 수직 스트립에 직각으로 형성된 제2도전 재료의 복수개의 이격된 평행 워드선(word line)을 포함하는 플래시 EPROM 어레이.
  2. 제1항에 있어서, (a) 상기 제1도전 재료는 이산화 실리콘을 포함하며; (b) 상기 제1도전 재료는 폴리실리콘을 포함하고; (c) 상기 제2절연 재료는 산화물/질화물/산화물(ONO) 복합물을 포함하고; (d) 상기 제2도전 재료는 폴리실리콘을 포함하는 것을 특징으로 하는 무접점 플래시 EPROM 어레이.
  3. 제1항에 있어서, 매입 N+소오스 선 각각은 제1 및 제2의 인접 비트선에 전기적으로 접속가능하고, 상기 매입 N+소오스 선 각각은 제1선택선에 의해 제공된 게이트를 지니는 제1선택 트랜지스터를 통해 상기 제1의 인접 비트선에 전기적으로 접속가능하며, 상기 매입 N+소오스 선 각각은 제2선택선에 의해 제공된 게이트를 지니는 제2선택 트랜지스터를 통해 상기 제2의 인접 비트선에 전기적으로 접속가능한 것을 특징으로 하는 무접점 플래시 EPROM 어레이.
  4. 제3항에 있어서, 상기 제1 및 제2선택 트랜지스터는 상기 어레이 플래시 EPROM 셀 보다 더 큰 전류를 구동하도록 어레이 교차점(ross-point) 플래시 EPROM 셀 보다 더 큰 채널 폭을 지니는 것을 특징으로 하는 무접점 플래시 EPROM 어레이.
  5. 제3항의 무접점 플래시 EPROM 어레이내의 선택된 EPROM 셀을 프로그램하는 방법에 있어서, 상기 방법은, (a) 프로그래밍 전압 레벨로 상기 선택된 EPROM 셀의 워드선을 유지하는 단계; (b) 고전압 레벨로 상기 선택된 셀의 비트선을 유지하는 단계; (c) 제2선택 트랜지스터를 통해 저전압 레벨로 상기 선택된 비접촉 비트선을 유지하는 단계; (d) 상기 고전압 레벨을 상기 제2선택선에 인가하는 단계 및 (e) 상기 저전압 레벨로 상기 제1선택선을 유지하는 단계를 포함하여 전자는 상기 선택된 EPROM 셀의 드레인 선으로 부터 상기 선택된 셀의 부동 게이트까지 채널을 형성하는 것을 특징으로 하는 방법.
  6. 제3항의 무접점 플래시 EPROM 어레이내에 있는 EPROM 셀의 선택된 열(row)을 채널 소거하는 방법에 있어서, (a) 상기 소오스 선이 부동 하도록 허용하는 단계; (b) 상기 선택된 열의 워드선을 음의 소거 전압으로 유지하는 단계; 및 (c) 기판을 상기 전원 전압으로 유지하는 단계를 포함하는 것을 특징으로 하는 방법.
  7. 제6항에 있어서, 상기 무접점 플래시 EPROM 어레이는 N형 도전율의 실리콘 기판에 형성된 P웰내에 형성되며 상기 P웰은 상기 N형 기판에 형성된 주변 트랜지스터의 동작을 방해하지 않고 소거를 허용하도록 고전압으로 유지되는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960704077A 1994-11-28 1995-11-27 채널 소거 기능을 사용하는 고밀도 무접점 플래시 eprom 어레이(high density contactless flash eprom array using channel erase) KR970700943A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US34598594A 1994-11-28 1994-11-28
US08/345,985 1994-11-28
PCT/US1995/015395 WO1996017384A1 (en) 1994-11-28 1995-11-27 High density contactless flash eprom array using channel erase

Publications (1)

Publication Number Publication Date
KR970700943A true KR970700943A (ko) 1997-02-12

Family

ID=23357431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960704077A KR970700943A (ko) 1994-11-28 1995-11-27 채널 소거 기능을 사용하는 고밀도 무접점 플래시 eprom 어레이(high density contactless flash eprom array using channel erase)

Country Status (3)

Country Link
EP (1) EP0742956A1 (ko)
KR (1) KR970700943A (ko)
WO (1) WO1996017384A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771517B1 (ko) * 2006-02-17 2007-10-30 삼성전자주식회사 칩 사이즈를 줄일 수 있는 플래시 메모리 장치
KR100855885B1 (ko) * 2000-09-20 2008-09-03 실리콘 스토리지 테크놀로지 인크 낮은 저항 소스 영역들과 높은 소스 연결을 갖춘 부동게이트 메모리 셀들의 반도체 메모리 어레이를 형성하는자기 정렬 방법 및, 그에의해 만들어진 메모리 어레이

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994014196A1 (en) * 1992-12-08 1994-06-23 National Semiconductor Corporation High density contactless flash eprom array using channel erase

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855885B1 (ko) * 2000-09-20 2008-09-03 실리콘 스토리지 테크놀로지 인크 낮은 저항 소스 영역들과 높은 소스 연결을 갖춘 부동게이트 메모리 셀들의 반도체 메모리 어레이를 형성하는자기 정렬 방법 및, 그에의해 만들어진 메모리 어레이
KR100771517B1 (ko) * 2006-02-17 2007-10-30 삼성전자주식회사 칩 사이즈를 줄일 수 있는 플래시 메모리 장치

Also Published As

Publication number Publication date
EP0742956A1 (en) 1996-11-20
WO1996017384A1 (en) 1996-06-06

Similar Documents

Publication Publication Date Title
US7635630B2 (en) Scalable high density non-volatile memory cells in a contactless memory array
US6794712B1 (en) Nonvolatile semiconductor memory device and process of production and write method thereof
US6115287A (en) Nonvolatile semiconductor memory device using SOI
US4531203A (en) Semiconductor memory device and method for manufacturing the same
KR100316706B1 (ko) 벌크 바이어스를 사용하는 낸드형 플래쉬 메모리소자의 프로그램 방법
KR940010357A (ko) 불휘발성 기억장치와 그 제조방법
KR970004044A (ko) 불휘발성반도체기억장치
KR101320519B1 (ko) 패스 트랜지스터를 갖는 비휘발성 메모리 소자 및 그 동작방법
KR920001720A (ko) 불휘발성 반도체기억장치
KR960700528A (ko) 초고밀도의 교번 금속 가상 접지 rom(ultra-high-density alternate metal virtual ground rom)
KR970018630A (ko) 반도체 기억장치 및 그 구동방법
KR100271944B1 (ko) 반도체 기억 장치
KR960015922A (ko) 절연체 상의 실리콘 구조로 형성된 불휘발성 반도체 메모리
US5321288A (en) Nonvolatile memory array in which each cell has a single floating gate having two tunnelling windows
US4503524A (en) Electrically erasable dual-injector floating gate programmable memory device
KR920000137A (ko) 불휘발성 반도체기억장치
JPH07226490A (ja) 半導体装置
US8384149B2 (en) Memory cell having a shared programming gate
US5147816A (en) Method of making nonvolatile memory array having cells with two tunelling windows
KR970700943A (ko) 채널 소거 기능을 사용하는 고밀도 무접점 플래시 eprom 어레이(high density contactless flash eprom array using channel erase)
US5103273A (en) Nonvolatile memory array having cells with two tunnelling windows
JP2000138300A (ja) 不揮発性半導体記憶装置及びその書き込み方法
KR100190009B1 (ko) 불휘발성 메모리 장치 및 그 제조방법과 동작방법
JPS6226596B2 (ko)
JPS6139752B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
SUBM Surrender of laid-open application requested